JPS61256625A - 薄膜半導体素子の製造方法 - Google Patents
薄膜半導体素子の製造方法Info
- Publication number
- JPS61256625A JPS61256625A JP60097538A JP9753885A JPS61256625A JP S61256625 A JPS61256625 A JP S61256625A JP 60097538 A JP60097538 A JP 60097538A JP 9753885 A JP9753885 A JP 9753885A JP S61256625 A JPS61256625 A JP S61256625A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- substrate
- chamber
- impurity
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、薄膜半導体素子の製造方法に関し、例えば、
アモルファスシリコン（以下ａ−３ｉと称す）太陽電池
の製造方法として好適なものである。
アモルファスシリコン（以下ａ−３ｉと称す）太陽電池
の製造方法として好適なものである。
従来、単一チャンバのプラズマＣＶＤ装置を用いたａ−
３ｔ太陽、電池の作成は、Ｐ層、ｉＪｉ％ ｎ層を順次
蒸着により積層するｐ −ｅ ｉ −＋） ｎのサイク
リックなプロセスを用いてきた。この方法でＰｉｎ型太
陽電池を作成する場合、チャンバ壁面や電極表面に吸着
されていた前サイクルのドーパントガスが不純物として
膜中に取り込まれるため、変換効率等の太陽電池性能に
悪影響を与えることが知られている。また、前サイクル
の条件により、残留ガス種類、濃度が大きく変化するた
め良好な再現性が得られない。
３ｔ太陽、電池の作成は、Ｐ層、ｉＪｉ％ ｎ層を順次
蒸着により積層するｐ −ｅ ｉ −＋） ｎのサイク
リックなプロセスを用いてきた。この方法でＰｉｎ型太
陽電池を作成する場合、チャンバ壁面や電極表面に吸着
されていた前サイクルのドーパントガスが不純物として
膜中に取り込まれるため、変換効率等の太陽電池性能に
悪影響を与えることが知られている。また、前サイクル
の条件により、残留ガス種類、濃度が大きく変化するた
め良好な再現性が得られない。
そこで、チャンバ壁に付着したドーパントガスを排除す
るために、例えば特開昭５５−１５１３２８号公報に示
されるように、チャンバ内に熱線を照射し、吸着ガスを
離脱せしめる方法が知られている。しかし、この方法で
は、チャンバ壁に吸着したガスを完全に離脱せしめるこ
とは困難である。
るために、例えば特開昭５５−１５１３２８号公報に示
されるように、チャンバ内に熱線を照射し、吸着ガスを
離脱せしめる方法が知られている。しかし、この方法で
は、チャンバ壁に吸着したガスを完全に離脱せしめるこ
とは困難である。
本発明は、上記Ｐｉｎ型太陽電池のように、真性半導体
膜（ｉ層）と不純物半導体膜（Ｐ層、ｎ層）とを蒸着に
よって積層する薄膜半導体素子を製造する際に、不純物
半導体膜を蒸着する工程によって反応容器内面に付着し
た不純物が、次の蒸着工程で生成される膜中に、ドープ
されることを防止するためになされたものである。
膜（ｉ層）と不純物半導体膜（Ｐ層、ｎ層）とを蒸着に
よって積層する薄膜半導体素子を製造する際に、不純物
半導体膜を蒸着する工程によって反応容器内面に付着し
た不純物が、次の蒸着工程で生成される膜中に、ドープ
されることを防止するためになされたものである。
そこで本発明では、反応容器に設置した基板上に、真性
半導体膜と不純物半導体膜とを蒸着によって積層する薄
膜半導体素子の製造方法において、前記基板を前記反応
容器内に設置する前に、前記真性半導体膜を前記反応容
器の内面に蒸着するという技術手段を採用する。
半導体膜と不純物半導体膜とを蒸着によって積層する薄
膜半導体素子の製造方法において、前記基板を前記反応
容器内に設置する前に、前記真性半導体膜を前記反応容
器の内面に蒸着するという技術手段を採用する。
前回の薄膜半導体素子の製造において、不純物半導体膜
を蒸着する際に、この不純物の一部は、反応容器内に残
留している。しかし、次回の薄膜半導体素子の製造を行
う前に、反応容器内は、あらかじめ、真性半導体の膜に
よって覆われる。つまり、容器内に付着した不純物の膜
は、真性半導体の膜によって覆われる。
を蒸着する際に、この不純物の一部は、反応容器内に残
留している。しかし、次回の薄膜半導体素子の製造を行
う前に、反応容器内は、あらかじめ、真性半導体の膜に
よって覆われる。つまり、容器内に付着した不純物の膜
は、真性半導体の膜によって覆われる。
よって、次回の薄膜半導体素子の製造工程の途中で、反
応容器内に付着した不純物が、薄膜半導体素子内にドー
プされることは、確実に防止できる。
応容器内に付着した不純物が、薄膜半導体素子内にドー
プされることは、確実に防止できる。
以下本発明を図に示す実施例によって詳細に説明する。
第１図は、薄膜半導体素子の１例として、ａ−３ｉ太陽
電池をプラズマＣＶＤによって製造する装置の概略構成
を示す。この第１図に示されるように〜反応容器をなす
チャンバ５内部には、グロー放電を行わせるための電極
３ａ、３ｂが配設されており、電極３ａは高周波電源１
に接続されている。またこの電極３ａには、原料ガスコ
ントロールユニット２から接続管２ａによって原料ガス
が供給されるようになっている。そして電極３ａのうち
電極３ｂと対向する面には、供給された原料ガスをチャ
ンバ５内に噴き出すための図示しない孔が、多数設けら
れている。
電池をプラズマＣＶＤによって製造する装置の概略構成
を示す。この第１図に示されるように〜反応容器をなす
チャンバ５内部には、グロー放電を行わせるための電極
３ａ、３ｂが配設されており、電極３ａは高周波電源１
に接続されている。またこの電極３ａには、原料ガスコ
ントロールユニット２から接続管２ａによって原料ガス
が供給されるようになっている。そして電極３ａのうち
電極３ｂと対向する面には、供給された原料ガスをチャ
ンバ５内に噴き出すための図示しない孔が、多数設けら
れている。
一方、電極３ｂの上には、基板７が載置されるようにな
っており、この電極３ｂの近くには基板７を一定温度に
加熱保持するための電気ヒータ４が配設されている。
っており、この電極３ｂの近くには基板７を一定温度に
加熱保持するための電気ヒータ４が配設されている。
また、第１図において６は、薄膜成長中に、チャンバ５
内を一定圧力に保つために排気を行うロークリポンプを
示し、８はチャンバ５内の真空引きをするための拡散ポ
ンプである。
内を一定圧力に保つために排気を行うロークリポンプを
示し、８はチャンバ５内の真空引きをするための拡散ポ
ンプである。
次に、上記構成を有する製造装置を用いてａ−３ｉ太陽
電池の製造方法について説明する。
電池の製造方法について説明する。
Ｐｉｎ型ａ−３ｉ太陽電池の場合、基板７の上には、Ｐ
層、ｉ層、ｎ層が順次グロー放電によって積層されるが
、ｎ層は不純物としてリンを含んでおりｎ層を蒸着する
際に、不純物であるリンは基板７上のみならずチャンバ
５の内壁、電極３ａ。
層、ｉ層、ｎ層が順次グロー放電によって積層されるが
、ｎ層は不純物としてリンを含んでおりｎ層を蒸着する
際に、不純物であるリンは基板７上のみならずチャンバ
５の内壁、電極３ａ。
３ｂ上に付着する。この付着したリンを含む膜が第１図
符号９によって模式的に示される。
符号９によって模式的に示される。
そこで、本実施例では、前回基板７上にＰｉｎ層を順次
積層し、基板７を取出した後、まず拡散ポンプ８によっ
てチャンバ５内部を１０−’Ｔｏ ｒ ｒの真空度にし
た後、不純物を含んでないシリコンの薄膜をＳｉＨ４ガ
スのグロー放電分解によってチャンバ５内に堆積させる
。
積層し、基板７を取出した後、まず拡散ポンプ８によっ
てチャンバ５内部を１０−’Ｔｏ ｒ ｒの真空度にし
た後、不純物を含んでないシリコンの薄膜をＳｉＨ４ガ
スのグロー放電分解によってチャンバ５内に堆積させる
。
具体的には、ガスコントロールユニット２によって、１
０％のＳ ｉ Ｈ４／ Ａ ｒのガスを流量４５３ＣＣ
Ｍで供給し、ロータリポンプ６でチャンバ５内を０．５
Ｔｏｒｒに保ち、ヒータ４によって基板３ｂの温度を２
５０℃に保ち、高周波電源ｌの周波数を１３．５６ＭＨ
ｚ、電力をＩＯＷにすることで、電極３ａ、３ｂ間にグ
ロー放電を行い、上記のガスをプラズマ化する。
０％のＳ ｉ Ｈ４／ Ａ ｒのガスを流量４５３ＣＣ
Ｍで供給し、ロータリポンプ６でチャンバ５内を０．５
Ｔｏｒｒに保ち、ヒータ４によって基板３ｂの温度を２
５０℃に保ち、高周波電源ｌの周波数を１３．５６ＭＨ
ｚ、電力をＩＯＷにすることで、電極３ａ、３ｂ間にグ
ロー放電を行い、上記のガスをプラズマ化する。
したがって、第１図の符号ｌＯに示す如く、チャンバ５
内壁および電極３ａ、３ｂ上は、不純物の混入していな
いシリコンの薄膜が堆積する。よって、上記リンを含ん
だ不純物膜９は、このシリコン薄膜１０によって覆われ
る。
内壁および電極３ａ、３ｂ上は、不純物の混入していな
いシリコンの薄膜が堆積する。よって、上記リンを含ん
だ不純物膜９は、このシリコン薄膜１０によって覆われ
る。
この処理の後、Ｉ Ｔ Ｏ／ Ｓ ｎ Ｏｚの順に透明
電極が蒸着されているガラス基板７を電極３ｂの上にセ
ットする。なお、ＩＴＯ，ＳｎＯ，の膜圧はそれぞれ１
８００人、２００人とする。
電極が蒸着されているガラス基板７を電極３ｂの上にセ
ットする。なお、ＩＴＯ，ＳｎＯ，の膜圧はそれぞれ１
８００人、２００人とする。
この後、セットした基板７の上に、ｐ、ｔ、ｎ層をプラ
ズマＣＶＤによって堆積する。以下に、その条件を示す
。
ズマＣＶＤによって堆積する。以下に、その条件を示す
。
Ｐ層 ・・・ 使用ガス：１０％ Ｓ ｉ Ｈａ／
Ａ ｒ５ＳＣＣＭ １０％ ＣＨ，／Ｈ！ ７、８ ＳＣＣ？ｔ ３００ｐｐｍ Ｂ ｚ Ｈｈ／ Ａ ｒ５．０ ＳＣ
ＣＭ 内 圧： Ｑ、 ５ Ｔｏｒｒ電 カニ
ＩＯＷ 膜 厚： ２００人 ｉ層 ・・・ 使用ガス １０％ ＳｉＨ４／Ａｒ
５ＳＣＣＭ 内 圧： ０．５ Ｔｏｒｒ 電 カニ １０Ｗ 膜 厚： ７０００人 ｎ層 ・・・ 使用ガス：１０％ ＳｉＨ４／Ａｒ３
７．５ ＳＣＣＭ １％ ＰＨ３／Ａｒ ７、９ ＳＣＣＭ 内 圧： ０．５ Ｔｏｒｒ 膜 厚： ５００人 この後ＰｉｎＪｉが堆積した基板７を取出し、図示しな
い電子ビーム蒸着装置によってｎ層に、アルミニウム電
極を蒸着する。
Ａ ｒ５ＳＣＣＭ １０％ ＣＨ，／Ｈ！ ７、８ ＳＣＣ？ｔ ３００ｐｐｍ Ｂ ｚ Ｈｈ／ Ａ ｒ５．０ ＳＣ
ＣＭ 内 圧： Ｑ、 ５ Ｔｏｒｒ電 カニ
ＩＯＷ 膜 厚： ２００人 ｉ層 ・・・ 使用ガス １０％ ＳｉＨ４／Ａｒ
５ＳＣＣＭ 内 圧： ０．５ Ｔｏｒｒ 電 カニ １０Ｗ 膜 厚： ７０００人 ｎ層 ・・・ 使用ガス：１０％ ＳｉＨ４／Ａｒ３
７．５ ＳＣＣＭ １％ ＰＨ３／Ａｒ ７、９ ＳＣＣＭ 内 圧： ０．５ Ｔｏｒｒ 膜 厚： ５００人 この後ＰｉｎＪｉが堆積した基板７を取出し、図示しな
い電子ビーム蒸着装置によってｎ層に、アルミニウム電
極を蒸着する。
そして、次に新しい基板７をチャンバ５内にセットする
前に、前述と同様にしてチャンバ５内をシリコンの膜で
被覆する。
前に、前述と同様にしてチャンバ５内をシリコンの膜で
被覆する。
なお、このような製造サイクルを数回（り返すと、チャ
ンバ５内壁および、電極３ａ、３ｂにはｐ、ｔ、ｎ型の
薄膜が数μｍ堆積するため膜の剥離が生じる。剥離した
膜の小片は、ピンホールの原因となりやすいためエツチ
ングガス（例えばＣＦ、）によってチャンバ５内部表面
のエツチングを行う。しかし、エツチングを行った後に
は、そのエツチングガスが若干残留する。よってエツチ
ング後は、再びｉ層のシリコンをチャンバ５内に蒸着さ
せて、この残留ガスの混入を防止する。
ンバ５内壁および、電極３ａ、３ｂにはｐ、ｔ、ｎ型の
薄膜が数μｍ堆積するため膜の剥離が生じる。剥離した
膜の小片は、ピンホールの原因となりやすいためエツチ
ングガス（例えばＣＦ、）によってチャンバ５内部表面
のエツチングを行う。しかし、エツチングを行った後に
は、そのエツチングガスが若干残留する。よってエツチ
ング後は、再びｉ層のシリコンをチャンバ５内に蒸着さ
せて、この残留ガスの混入を防止する。
第２図は、上記基板７のセット前に行う真性シリコン膜
のプラズマ蒸着の処理時間と、、この処理を施した太陽
電池の緒特性の変化を示している。
のプラズマ蒸着の処理時間と、、この処理を施した太陽
電池の緒特性の変化を示している。
第２図において、曲線Ａ、Ｂ、Ｃ，Ｄはそれぞれ変換効
率、開放電圧、短絡電流、ＦＦの変化を示している。こ
の第２図かられかるように、上記プラズマ処理時間が長
くなれば、チャンバ５内に堆積するシリコンの膜厚が厚
くなり、次にプラズマ処理を行う時に、不純物の飛び出
しを確実に防止するため、太陽電池の性能を決定する基
準となる変換効率、開放電圧、短絡電流、ＦＦ（曲線因
子）は全て向上している。
率、開放電圧、短絡電流、ＦＦの変化を示している。こ
の第２図かられかるように、上記プラズマ処理時間が長
くなれば、チャンバ５内に堆積するシリコンの膜厚が厚
くなり、次にプラズマ処理を行う時に、不純物の飛び出
しを確実に防止するため、太陽電池の性能を決定する基
準となる変換効率、開放電圧、短絡電流、ＦＦ（曲線因
子）は全て向上している。
第３図および第４図は、それぞれ基板セット前に、チャ
ンバ内のプラズマ蒸着処理を行わない場合と、行った場
合の各層の不純物の混入度合を二次イオン質量分析法（
ＳｉＭＳ）で測定した結果を示している。なお、第３図
、第４図において、横軸はＰｉｎ層の表面からの深さを
表し、縦軸は各不純物（リンＰ９．ボロンＢ”）のシリ
コン！１３１＋に対するイオン電流強度比を表している
。
ンバ内のプラズマ蒸着処理を行わない場合と、行った場
合の各層の不純物の混入度合を二次イオン質量分析法（
ＳｉＭＳ）で測定した結果を示している。なお、第３図
、第４図において、横軸はＰｉｎ層の表面からの深さを
表し、縦軸は各不純物（リンＰ９．ボロンＢ”）のシリ
コン！１３１＋に対するイオン電流強度比を表している
。
これら第３図および第４図によって上記プラズマ蒸着処
理を行わないと、チャンバ壁や、電極３ａ、３ｂに付着
したリンＰ°が２層中に混入することがわかる。
理を行わないと、チャンバ壁や、電極３ａ、３ｂに付着
したリンＰ°が２層中に混入することがわかる。
本例によれば、第４図に示す如＜ｐｉへのリンＰ°の混
入が防止されるため、第２図に示すように太陽電池の特
性が向上するのである。なお、第３図および第４図にお
いてｉ層に若干ボロンが混入しているが、これは、ｉ層
のフェルミレベルを価゛電子帯と伝導体のちょうど中間
となる位置側にずらす作用があるため問題はない。
入が防止されるため、第２図に示すように太陽電池の特
性が向上するのである。なお、第３図および第４図にお
いてｉ層に若干ボロンが混入しているが、これは、ｉ層
のフェルミレベルを価゛電子帯と伝導体のちょうど中間
となる位置側にずらす作用があるため問題はない。
本発明は、上述のＰｉｎ型ａ−３ｉ太陽電池の製造に限
らず、例えば、Ｐｉｎ型光センサ、ソースとドレイン電
極のオーミック接触をとるためｎ層一層が存在するＦＥ
Ｔ素子、その他イメージセンサ、感光体などの製造にも
応用できる。
らず、例えば、Ｐｉｎ型光センサ、ソースとドレイン電
極のオーミック接触をとるためｎ層一層が存在するＦＥ
Ｔ素子、その他イメージセンサ、感光体などの製造にも
応用できる。
また、蒸着方法は、上述のプラズマＣＶＤに限らず、熱
ＣＶＤ、スパッタ法にも同様に、適用できることは言う
までもない。
ＣＶＤ、スパッタ法にも同様に、適用できることは言う
までもない。
以上述べたように、本発明によれば、前回の薄膜半導体
素子の製造の際に反応容器内に付着した不純物が、次回
の薄膜半導体素子の製造工程の途中で、素子内にドープ
されることが確実に防止できるため、再現性のある良質
の薄膜半導体素子を提供できるという効果がある。
素子の製造の際に反応容器内に付着した不純物が、次回
の薄膜半導体素子の製造工程の途中で、素子内にドープ
されることが確実に防止できるため、再現性のある良質
の薄膜半導体素子を提供できるという効果がある。
第１図は本発明の製造方法を実施するための製造装置の
概略構成図、第２図は基板セット前に、チャンバ内にシ
リコンを蒸着させるプラズマ処理時間の変化に対する、
ａ−３ｉ太陽電池の各特性の変化を示す特性図、第３図
および第４図は、それぞれ上記プラズマ処理をしなかっ
た場合と、プラズマ処理を行った場合の不純物の混入度
を示す特性図である。 １・・・高周波電源、２・・・原料ガスコントロールユ
ニッＬ、３ａ、３ｂ・・・電極、４・・・電気ヒータ、
５・・・チャンバ、６・・・ロータリポンプ、７・・・
基板、８・・・拡散ポンプ、９・・・不純物混入膜、１
０・・・Ｓｉ膜。 代理人弁理士 岡 部 隆 第１図 １：高局ジ史戴薄 ２：屑、Ｖト刀゛゛ヌ、クントＯ−１し＝Ｌ＝−，，’
ｒ３ａ、３ｂ ：電極 ４：呪トシ−７ ５：ケダンｌ〈 ６： Ｄ−タソ／ｊＺシア ７： ＄オシ２ ８：苓叙ポη０ ９：斤１を物オＬ＼０東 １（Ｉ Ｓｉ升１ 第２図 甚脹ヒマＨ自）０フズマ刃１工ｉ田ｌ豐ｔ（／ｉ卜）第
３図 丞６ΣンらのりＴ５（１μｍ） 前フラス゛マ処理２し 第４図 娼ｊｆｆＤ力・うのデ訊之０ｘｎ） 約フ５ス°マス几ｖ１あり
概略構成図、第２図は基板セット前に、チャンバ内にシ
リコンを蒸着させるプラズマ処理時間の変化に対する、
ａ−３ｉ太陽電池の各特性の変化を示す特性図、第３図
および第４図は、それぞれ上記プラズマ処理をしなかっ
た場合と、プラズマ処理を行った場合の不純物の混入度
を示す特性図である。 １・・・高周波電源、２・・・原料ガスコントロールユ
ニッＬ、３ａ、３ｂ・・・電極、４・・・電気ヒータ、
５・・・チャンバ、６・・・ロータリポンプ、７・・・
基板、８・・・拡散ポンプ、９・・・不純物混入膜、１
０・・・Ｓｉ膜。 代理人弁理士 岡 部 隆 第１図 １：高局ジ史戴薄 ２：屑、Ｖト刀゛゛ヌ、クントＯ−１し＝Ｌ＝−，，’
ｒ３ａ、３ｂ ：電極 ４：呪トシ−７ ５：ケダンｌ〈 ６： Ｄ−タソ／ｊＺシア ７： ＄オシ２ ８：苓叙ポη０ ９：斤１を物オＬ＼０東 １（Ｉ Ｓｉ升１ 第２図 甚脹ヒマＨ自）０フズマ刃１工ｉ田ｌ豐ｔ（／ｉ卜）第
３図 丞６ΣンらのりＴ５（１μｍ） 前フラス゛マ処理２し 第４図 娼ｊｆｆＤ力・うのデ訊之０ｘｎ） 約フ５ス°マス几ｖ１あり
Claims (1)
- 【特許請求の範囲】 反応容器に設置した基板上に、真性半導体膜と不純物半
導体膜とを蒸着によって積層する薄膜半導体素子の製造
方法において、 前記基板を前記反応容器内に設置する前に、前記真性半
導体膜を前記反応容器の内面に蒸着することを特徴とす
る薄膜半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60097538A JPS61256625A (ja) | 1985-05-08 | 1985-05-08 | 薄膜半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60097538A JPS61256625A (ja) | 1985-05-08 | 1985-05-08 | 薄膜半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61256625A true JPS61256625A (ja) | 1986-11-14 |
Family
ID=14195021
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60097538A Pending JPS61256625A (ja) | 1985-05-08 | 1985-05-08 | 薄膜半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61256625A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63172422A (ja) * | 1987-01-12 | 1988-07-16 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH05102041A (ja) * | 1991-10-03 | 1993-04-23 | Nissin Electric Co Ltd | プラズマｃｖｄ装置 |
| JP2010034162A (ja) * | 2008-07-25 | 2010-02-12 | Sanyo Electric Co Ltd | 太陽電池の製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5892218A (ja) * | 1981-11-28 | 1983-06-01 | Semiconductor Energy Lab Co Ltd | 半導体装置作製方法 |
-
1985
- 1985-05-08 JP JP60097538A patent/JPS61256625A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5892218A (ja) * | 1981-11-28 | 1983-06-01 | Semiconductor Energy Lab Co Ltd | 半導体装置作製方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63172422A (ja) * | 1987-01-12 | 1988-07-16 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH05102041A (ja) * | 1991-10-03 | 1993-04-23 | Nissin Electric Co Ltd | プラズマｃｖｄ装置 |
| JP2010034162A (ja) * | 2008-07-25 | 2010-02-12 | Sanyo Electric Co Ltd | 太陽電池の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6309906B1 (en) | Photovoltaic cell and method of producing that cell | |
| US4400409A (en) | Method of making p-doped silicon films | |
| US4496450A (en) | Process for the production of a multicomponent thin film | |
| JPH04266019A (ja) | 成膜方法 | |
| US5387542A (en) | Polycrystalline silicon thin film and low temperature fabrication method thereof | |
| JPH0512850B2 (ja) | ||
| JPS63233564A (ja) | 接合型トランジスタの製造法 | |
| US4446168A (en) | Method of forming amorphous silicon | |
| JPS5934421B2 (ja) | 薄膜製造法 | |
| US4677738A (en) | Method of making a photovoltaic panel | |
| EP0582228A1 (en) | Process for forming amorphous silicon hydride film | |
| JPS58155773A (ja) | 半導体装置作製方法 | |
| JPS61256625A (ja) | 薄膜半導体素子の製造方法 | |
| JPH0351094B2 (ja) | ||
| JPH079059B2 (ja) | 炭素薄膜の製造方法 | |
| JP2742799B2 (ja) | 半導体薄膜の形成方法 | |
| JPH11204813A (ja) | 光電変換装置の作製方法 | |
| JPS61216318A (ja) | 光ｃｖｄ装置 | |
| JPS5976419A (ja) | ｐ型シリコン膜の製造方法 | |
| JPH0249386B2 (ja) | Purazumacvdsochi | |
| JP2654456B2 (ja) | 高品質ｉｇｆｅｔの作製方法 | |
| JPH0249385B2 (ja) | Purazumacvdsochi | |
| JPS5916326A (ja) | 薄膜の製造方法 | |
| JPS6367718A (ja) | 半導体化炭素薄膜の製造方法 | |
| JPH0536620A (ja) | 半導体表面処理方法及び装置 |