JPS63172422A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は液晶などと組み合わせて画像表示装置を構成す
るための薄膜トランジスタ（以後ＴＰＴと呼ぶ）の半導
体層やそれとソース・ドレイン電極との間に設置してオ
ーミック接触を得るための半導体薄膜の製造方法に関す
るものである。

従来の技術 第３図にＴＰＴの要部構成断面図を示す、ガラス基板１
上にゲート電極２が形成され、非晶質シリコン半導体層
４がゲート絶縁ｗＡ３を介して形成され、ソース、ドレ
イン電極６ａ、６ｂがリンを含む非晶質シリコン半導体
層５ａ、５ｂを介して形成されている。

従来上述の非晶質シリコン半導体層４、リンを含む非晶
質シリコン半導体層５ａ、５ｂは、第４図に示すような
グロー放電を用いたプラズマ化学気相堆積装置により作
製されている。第４図に示すプラズマ化学気相堆積装置
は、放電電極１４と対向放電電極１２が並行に設置され
る容量結合型であり、基板は対向放電電極１２に設置さ
れる。

このプラズマ化学気相堆積装置は、薄膜を堆積する際に
堆積室１１の側壁や放電電極１４等に付着した膜が剥離
するの防止するために、定期的にＣＦ４ガス１５を用い
たグロー放電によりクリーニングされる。

発明が解決しようとする問題点 前述のように定期的な堆積室１１内のクリーニングが行
われた直後に、リンを含む非晶質シリコン半導体層を作
製すると、その膜質の指針の一つである導電率は本来の
導電率よりも一桁小さく、従ってＴＰＴ特性が劣化する
という不良が発生した。また、ＴＰＴの半導体層である
非晶質シリコンを同様にクリーニング後に作製するとそ
のＴＦＴ特性が劣化した。

本発明はかかる問題点にのぞみなされたもので、定期的
なりリーニング後に作製される非晶質シリコン半導体薄
膜の膜質を安定させ、十分な特性が得られるＴＰＴを提
供すること目的としている。

問題点を解決するための手段 本発明は上記問題点を解決するために、堆積室内のクリ
ーニングが行われた後、基板上にＴＰＴを作製する前に
堆積室内において基板が設置される基板ホルダー１２上
の膜厚で例えば２０００Ａ相当の非晶質シリコン等の薄
膜の堆積作業を基板を設置せずに行い、その後前述の基
板上にＴＰＴを作製するための非晶質シリコン半導体な
どの堆積作業を行うことにより安定した薄膜が得られ十
分な特性を示すＴＰＴ作製できる。

作用 本発明は上述した方法により、定期的な堆積室内のクリ
ーニング後に露出した装置を構成する材料を再び被覆す
ることにより、作製する非晶質シリコン半導体などの薄
膜に不必要な不純物の混入を防止でき、その結果膜質を
安定化してＴＰＴ特性の劣化を防止できる。

実施例 以下、本発明の実施例について説明する。第１図に、第
４図に示す様な１３．５６ＭＨｚのグロー放電を用いた
化学気相堆積装置を使用して作製したリンを含む非晶質
シリコン半導体薄膜の導電率を、その装置の堆積室内の
累積堆積膜厚に対して示す、この時の累積堆積膜厚とは
、第４図に示す装置の基板ホルダー１２上に堆積される
膜厚に相当する。

図に示すように、堆積室内のクリーニング直後から堆積
室内の累積堆積膜厚が増加するにつれてリンを含む非晶
質シリコン半導体薄膜の導電率が増加し、累積堆積膜厚
が２０００Ａ以上になると導電率はほぼ一定となった。

リンを含む非晶質シリコン半導体薄膜をクリーニング直
後（累積堆積膜厚がゼロ）に基板を装置内に設置して作
製したもの（Ａ）と、堆積室内の累積堆積膜厚が２００
０Ａに達してから被堆積基板を装置内に設置して基板上
に作製したもの（Ｂ）とを第３図に示すようなＴＰＴに
応用し、その特性を比較したところ第２図に示すような
結果が得られた。

図に示すように、堆積室内の累積堆積膜厚が２０００Ａ
以上になった後作製したリンを含む非晶質シリコン半導
体薄膜を使用したＴＰＴはドレイン電流が大きい、これ
はリンを含む非晶質シリコン半導体薄膜の導電率が改善
されたことによるものである。

次に他の実施例について説明する。

ＴＰＴの半導体層としての非晶質シリコンを、第４図の
化学気相堆積装置を用いて作製する際に、堆積室内をク
リーニングしてから堆積室内の基板ホルダー上での堆積
膜厚が２０００Ａになるような非晶質シリコンの堆積作
業をしたのちに、基板を装置内に設青し、ＴＰＴの半導
体層となる非晶質シリコン半導体薄膜を作製した。その
結果、そのＴＰＴのモビリティは０．９Ｃｍ２／ｖ−８
ｅＣが得られた。これはクリーニング直後に作製した非
晶質シリコン半導体薄膜をもちいたＴＰＴのモビリティ
の約２倍の値であった。

発明の効果 以上述べてきたように、本発明は半導体ｖａｎを作製す
る化学気相堆積装置のクリーニング後は、堆積室内にお
いて基板が設置される基板ホルダー上の膜厚で例えば２
０００Ａ相当の非晶質シリコン等の薄膜の堆積作業を基
板を設置せずに行い、その後基板上に目的とする非晶質
シリコン半導体などの薄膜を作製することにより、安定
した膜質が得られ、特性が劣化しないＴＰＴを得られる
という効果を有する。

なお、本発明の詳細な説明はＴＰＴに用いる非晶質シリ
コン半導体薄膜の例を中心に述べてきたが、非晶質シリ
コンを用いるその他の半導体装置はいうまでもなく、プ
ラズマ化学気相堆積法を用いて非晶質シリコン以外の薄
膜を堆積する工程を有する半導体装置の製造方法に本発
明は有効である。

【図面の簡単な説明】

第１図は本発明の実施例におけるリンを含む非晶質シリ
コン半導体薄膜の導電率を作製装置の堆積室内の累積堆
積膜厚に対して示した図、第２図は本発明の実施例にお
いて累積堆積膜厚がゼロの場合と２０００Ａの場合とに
作製したリンを含む非晶質シリコン半導体薄膜を使用し
たＴＰＴの特性を示す図、第３図はＴＰＴの要部構成断
面図、第４図は化学気相堆積装置の概略図である。 １・・・ガラス基板、２・・・ゲート電極、３・・・ゲ
ート絶縁膜、４・・・非晶質シリコン半導体薄膜、５ａ
、５ｂ・・・リンを含む非晶質シリコン半導体薄膜、６
ａ、６ｂ・・・ソース、ドレイン電極、１１・・・堆積
室、１２・・・基板ホルダー兼対向放電電極、１３・・
・基板、１４・・・放電電極。 代理人の氏名　弁理士　中尾敏男　はか１名ドレ４ン電
流＜Ａ）

Claims (6)

【特許請求の範囲】
1. （１）プラズマ化学気相堆積装置を用いて基板上に薄膜
   を堆積する工程を有する半導体装置の製造方法において
   、前記半導体装置を製造する前に前記堆積装置内にて前
   記薄膜の堆積作業が行われたのちに、前記半導体装置用
   の基板に前記薄膜を堆積することを特徴とする半導体装
   置の製造方法。
2. （２）半導体装置を製造する前に行われる薄膜の堆積作
   業は、前記半導体装置用の基板が設置される場所に堆積
   される前記薄膜の膜厚の約２０００Ａに相当する堆積作
   業であることを特徴とする特許請求の範囲第１項記載の
   半導体装置の製造方法。
3. （３）半導体装置が薄膜トランジスタであることを特徴
   とする特許請求の範囲第１項記載の半導体装置の製造方
   法。
4. （４）薄膜がシリコンを主成分とする半導体薄膜である
   ことを特徴とする特許請求の範囲第１項記載の半導体装
   置の製造方法。
5. （５）薄膜が不純物を添加した半導体薄膜であることを
   特徴とする特許請求の範囲第１項記載の半導体装置の製
   造方法。
6. （６）不純物がリンであることを特徴とする特許請求の
   範囲第５項記載の半導体装置の製造方法。