KR940008377B1

KR940008377B1 - 반도체소자의 제조방법

Info

Publication number: KR940008377B1
Application number: KR1019900020567A
Authority: KR
Inventors: 시게오 야와타; 히데요시 이토
Original assignee: 가부시키가이샤 도시바; 아오이 죠이치
Priority date: 1989-12-15
Filing date: 1990-12-14
Publication date: 1994-09-12
Also published as: JPH03185830A; EP0432789A1; KR910013436A

Abstract

내용 없음.

Description

[발명의 명칭]

반도체소자의 제조방법

[도면의 간단한 설명]

제1도는 본 발명의 방법을 적용한 파워 MOS트랜지스터의 요부를 나타낸 단면도.

제2도는∼제4도는 본 발명에 따른 방법의 효과를 명확히 하는 도면이다.

* 도면의 주요부분에 대한 부호의 설명

1 : 고농도 반도체기판 2 : N기상성장층

3 : P영역 4 : 다결정 규소층

5 : 게이트전극 6 : P영역

7 : CVD층 8 : 소오스영역

9 : 드레인전극 10 : 소오스전극

[발명의 상세한 설명]

산업상의 이용분야

본 발명의 반도체기판에 퇴적한 에피택셜층, 즉 기상성장층에 능동소자, 수동소자, 더욱이 저항 등의 회로소자로부터 1종 또는 복수종을 형성하는 반도체소자에 E.G(Extrinsic Getter)공정을 실시하는데 적합한 반도체소자의 제조방법에 관한 것이다.

종래의 기술

반도체소자의 제조기술로서 I.G(Intrinsic Getter)공정 및 E.G.공정이 이용되고 있다는 것은 잘 알려져 있는 바이다. 그러나, 80Ω-cm이하의 비정항을 유지하는 고농도 실리콘 웨이퍼 즉 반도체기판에서는, 그 단결정 인상공정(引上工程)중에 함유되는 산소농도가 낮기 때문에 산소석출핵(散素析出核)의 형성이 불충분하게 되고, 더욱이 퇴적한 기상성장층에 능동 또는 수동소자를 형성하는 기종(機種)의 반도체소자용 I.G.공정만으로는 충분한 효과를 거둘 수 없다. 이 때문에, 제조프로세스에서 발생하는 중금속이나 불순물에 기인하는 결정결함(結晶缺陷)을 방지하기 어렵다는 난점이 있다.

이에 대해, 종래부터 이용되고 있는 E.G.공정은, 능동 또는 수동소자를 형성하는 고농도 실리콘 반도체 기판의 표면에 대응하는 이면에 실시하는 것이 일반적이고, 구체적으로는 산화규소 예컨대 이산화규소나 알루미나(Al₂O₃) 등의 미분말(微粉末)을 호닝(Horning)법이나 샌드 블래스트(Sand Blast)법에 내뿜어 손상(損傷) 혹은 왜층(Back Side Damage ; 이하, BSD로 기재함) 즉 BSD처리를 실시하는 수법으로, 기상성장층을 필요로 하는 기판에 실시하는 시기는 기상성장층의 퇴적전이다.

상기 E.G.공정으로서의 BSD처리는, 그 강도에 따라 랭크(Rank)별로 분류되는데, 그 최상위의 것을 사용하는 BSD처리면에 대응하는 실리콘 반도체기판의 깊은 곳까지 산화규소, 예컨대 이산화규소나 알루미나 등의 미분말이 파고 들어간다. 더욱이, 이 BSD처리를 행한 실리콘 반도체기판에 대해 그 후 반도체 프로세스에 불가피한 산화공정이나 에칭공정을 반복하여 실시함으로써, 그 미분말로부터 더스트(Dust)가 발생하여 오염의 원인으로 되므로, 현재 사용되고 있는 BSD처리의 강도레벨은 이러한 현상에 이해 제한되고 있는 것이 일반적이다.

또, 반도체소자에서는 구조상 기상성장층을 필요로 하는 범용소자도 시판·실용화되고 있는 것는 것이 현재의 상황인 바. 이러한 종류의 기종에서는 더스트의 문제를 무시한 강렬한 BSD처리를 실시하고 나서 기상성장층의 퇴적공정을 행하는 것이 통예이기 때문에 열부하(熱負荷)를 받게 된다. 더욱이 또, 일반적으로 행하여지고 있는 기상상장법은 1050℃이상의 고온에서 실란(SiH₄)과 환원제에 의한 화학반응에 의해 실리콘 반도체기판에 기상성장층을 퇴적하는 것이다. 그러나, 희염산(稀鹽酸)에 의한 라이트 에칭(Light Etching)을 실행하여 피처리(被處理) 실리콘 반도체기판면을 청정하게 하고 있다. 그러나, BSD처리면도 이 라이트 에칭공정 BSD파쇄층(破碎層)의 감소·소멸이나, 고온 장시간의 열처리에 의한 파쇄층의 어닐(Anneal)효과 등의 영향을 받아 E.G.로서의 효과가 급격하게 감소하리라고 생각되지만, 지금까지 실시되어 사용된 예가 없다.

발명의 목적

본 발명은 상기한 사정을 고려하여 이루어진 것으로, 특히 고농도 반도체기판에 두껍게 퇴적한 기상성장층에 적합한 E.G.공정을 실시하는 수법을 제공하고자 함에 그 목적이 있다.

발명의 구성

본 발명에 따른 반도체소자의 제조방법은, 어떤 도정형을 나타내는 고농도 반도체기판의 표면에 불순물농도가 낮은 동일도전형의 기상성장층을 퇴적한 후, 산화규소, 알루미나, 규소, 산화베릴륨, 산화마그네슘, 산화게르마늄, 산화지르코늄 및 산화티타늄으로 이루어진 군으로부터 선정하는 1종 또는 복수종의 미분말에 의해 노출된 반도체기판의 이면에 손상 혹은 왜층을 형성하는 공정을 포함한 점에 그 특징이 있다.

작용

본 발명의 방법을 이용하는 반도체소자는, 800mΩ-cm이하의 비저항 즉 고농도를 유지하는 반도체기판을 이용하고, 또한 퇴적한 기상성장층에 능동소자 또는 수동소자를 설치하며, 더욱이 E.G.공정은 기상성장층을 퇴적한 후에 실시한다.

BSD처리를 행하는 미분말은, 상기한 바와 같이 산화규소, 알루미나, 규소, 산화베릴륨 예컨대 베릴리아(BeO), 산화마그네슘 예컨대 마그네시아(MgO), 산화게르마늄(GeO₂), 산화지르코늄 예컨대 지르코니아(Zr₂O₃) 및 산화티타늄 예컨대 티타니아(Ti₂O₃)의 1종 또는 복수종이 적용가능하다.

이러한 E.G.처리를 끝마친 반도체소자에서는, 결정결함밀도가 종래보다 1∼3자릿수 감소하여 리이크불량을 대폭적으로 저감할 수 있었다. 게다가, 이 반도체기판에 기상성장층을 퇴적한 후 형성된 MOS소자의 수율을 15%∼32% 향상시킬 수 있다는 점으로부터의 매우 유효한 수단이라는 것을 명백히 알 수 있다.

(실시예)

이하, 본 발명에 따른 실시예를 제1도∼제4도를 참조하여 상세히 설명한다.

안티몬을 도우프한 비저항이 80mΩ-cm이고 지금이 5인치이며 두께가 625㎛인 N(100)형 실리콘 반도체기판(1)에는, 제1도에 나타낸 바와 같이 두께가 42±5.0㎛이고 비저항이 0.1Ω-100Ω-cm인 N기상성장층(2)을 퇴적한다.

그 후, N기상성장층(2)의 노출면 즉 소자를 형성하는 면에 오염방지용 레지스트층을 피복한 다음, 고농도의 실리콘 반도체기판(1)의 이면에 BSD처리를 실시한다. 이것에는, 산화규소, 알루미나, 규소, 산화베릴륨 예컨대 베릴리아(BeO), 산화마그네슘 예컨대 마스네시아(MgO), 산화게르마늄(GeO₂), 산화지르코늄 예컨대 지르코니아(Zr₂O₃) 및 산화티타늄 예컨대 티타니이(Ti₂O₃)로 이루어진 군(群)으로부터 선정한 1종 또는 복수종의 미분말, 통상적으로는 알루미나 또는 산화규소 예컨대 이산화규소의 미분말을 호닝법이나 샌드 블래스트법에 의해 내뿜어 손상이라던가 왜층(도시하지 않음)을 형성하고, 상기 레지스트층을 제거한다.

이러한 BSD처리는 일반적인 강도를 행하는 바, 상기한 바와 같이 고농도의 Sb를 함유한 실리콘 반도체기판(1), 즉 제1도에 나타낸 바와 같이 60V계 파워 MOS트랜지스터용 웨이퍼에 BSD처리를 행한다. 즉, N⁺실리콘 반도체기판(1)에 N^-기상성장층(2)을 퇴적한 에피택셜층에 P층(3)을 소정의 위치에 형성한다. 이것에는, 미리 N⁺기상성장층(2)의 표면에 제1의 산화공정을 실시하여 산화물층(도시하지 않음)을 형성한 다음, 리스그래피(Photo Lithography)기술을 이용하여 개구(開口)를 설치하고, 표면농도가 5×10¹⁸∼4×10¹⁹/㎤인 보론을 함유한 P⁺영역(3)을 형성한다.

다음에 게이트산화막 형성공정으로 이행하여, 리소그래피기술에 의해 게이트막형성 예정위치의 제1의 산화물층을 제거한 후, 새롭게 500Å정도의 두께로 규소산화물층을 피복하고 나서 게이트전극으로서 기능하는 다결정규소층(4)을 예컨대 감압 CVD법에 의해 두께 3000∼7000Å정도로 피착한 다음, 패터닝공정을 행하여 파워 MOS트랜지스터의 게이트전극(5)의 기(基)를 형성한다.

다음에 베이스(6)를 B의 이온주입법에 의해 표면농도 7×10¹⁷∼5×10¹⁸/㎤으로 형성하는데, 제1도에 나타낸 바와 같이 P⁺영역(3,3)에 인접하는 N^-기상성장층의 2부분중 소정의 위치에 레지스트층을 마스크로 하는 자기정합법에 의해 다결정규소층이 만들어진다. 다음에 N₂와 O₂의 혼합분위기에서 레지스트층을 마스크로 하는 이온주입법에 의해 B를 도입한 후, 1100℃의 열처리를 실시하여 이온주입한 B를 확산시켜서 P⁺영역(6,6)을 완성한다. 이어서, N^-기상성장층(2)의 표면부근에 채널층을 형성하기 위해, 포토 리스그래피 기술을 이용하여 형성하는 개구로부터 레지스트층을 마스크로 하는 다결정규소층의 자기정합법에 의해 P나 As를 이온주입법에 의해 도입·확산시켜서 표면농도가 5×10¹⁸∼4×10¹⁹/㎤정도인 소오스영역(8)을 형성한다. 다음에는 비도우프(Non Dope) CVD층이나 BPSG층으로 이루어진 CVD층(7)을 형성한다.

한편, MOS트랜지스터에 불가결한 드레인전위는, 고농도 실리콘 반도체기판(1)의 이면에 피착하는 도전성 금속층(9 ; 드레인전극)을 매개하여 취출한다. 더욱이 또, 외부기기와의 접속용 단자로서는, 소오스영역용 개구와 게이트전극(5)의 기(基)인 다결정규소층(4)에 대응하는 CVD층(7)에 형성한 개구에 도전성 금속 Al이나 Al합금(AlSi 또는 Al-Si-Cu등)을 스퍼터링법 또는 진공증착법에 의해 퇴적하여 소오스전극(10)과 게이트전극(5)을 설치한다.

이 실시예와 달리, BSD처리공정에 의한 기상성장층의 오염방지대책으로서 경면마무리공정을 들 수 있다. 지금까지의 기상성장면을 미러(Mirror)화하는 수법은, t_VG(두께)관리라는 면에서 문제가 있어 실용에 제공된 것이 없지만, 근래 고정밀도의 경면마무리기술의 진보에 따라 ±1㎛레벨에서의 가공정밀도가 확립되고 있다. 이 기술을 이용하여 기상성장층의 두께를 42±5.0㎛로부터 40±6.5㎛로 하고 나서 상기 파워 MOS트랜지스터의 형성공정으로 이행하는데, 프로세스는 상기 실시예와 완전히 동일하므로, 그 설명을 생략한다.

한편, 본원 청구범위의 각 구성요건에 병기한 도면참조부호는 본원 발명의 이해를 용이하게 하기 위한 것으로, 본원 발명의 기술적 범위를 도면에 도시된 실시예에 한정할 의도로 병기한 것은 아니다.

발명의 효과

이상에서 설명한 바와 같이 본 발명에 따른 E.G.처리를 실시한 MOS트랜지스터에 있어서는, 종래의 E.G.처리에 의한 경우와 비교한 바, OSF등의 결정결함밀도는 종래의 1×10²∼3×10³개/㎤에 대해, 본 발명에서는 0∼10게/㎤로 1∼3자릿수 낮아지고(제3도 참조), 그 결과 450V계 파워 MOS트랜지스터의 수율은 제2도로부터 명백히 알 수 있는 바와 같이 종래의 80%에 대해 본 발명은 95%로 대폭적인 효과를 거둘 수 있다는 것이 판명되었다. 이에 대해, 제4도에 나타낸 60V계 파워 MOS트랜지스터에서는, 더욱 대폭적인 32%의 수율개선이 얻어져서 매우 유효한 것으로 판명되었다.

더욱이 또, 종래의 E.G.처리에서 발생하는 OSF등의 고밀도 결정결함에 의해 리이크(Leak)전류 불량의 다발(多發)함에 비해, 본 발명은 대폭적인 향상을 달성할 수 있다.

이와 같이, 본 발명은 양산(量産)상의 효과가 절대적이다.

Claims

어떤 도전형을 나타내는 반도체기판(1)의 표면에 불순물농도가 낮은 동일도전형의 기상성장층(2)을 퇴적하는 공정과, 상기 기상성장층(2)의 퇴적공정후에 상기 기상성장층(2)상에 레지스트층을 퇴적하는 공정 및, 상기 레지스트층의 퇴적공정후에 산화규소, 알루미나, 규소, 산화베릴륨, 산화마그네슘, 산화지르코늄, 산화지르코늄 및 산화티타늄으로 이루어진 군(群)으로 부터 선정하는 1종 또는 복수종의 미분말에 의해 노출된 반도체기판(1)의 이면에 손상 혹은 왜층을 형성하는 공정을 구비한 것을 특징으로 하는 반도체소자의 제조방법.