CN107973269A - 一种mems器件用多层结构硅片的制作方法 - Google Patents

一种mems器件用多层结构硅片的制作方法 Download PDF

Info

Publication number
CN107973269A
CN107973269A CN201711362182.7A CN201711362182A CN107973269A CN 107973269 A CN107973269 A CN 107973269A CN 201711362182 A CN201711362182 A CN 201711362182A CN 107973269 A CN107973269 A CN 107973269A
Authority
CN
China
Prior art keywords
layer
silicon chip
doped
low
production method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711362182.7A
Other languages
English (en)
Inventor
陈晨
杨洪星
韩焕鹏
何远东
杨静
王雄龙
范红娜
李明佳
庞炳远
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 46 Research Institute
Original Assignee
CETC 46 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 46 Research Institute filed Critical CETC 46 Research Institute
Priority to CN201711362182.7A priority Critical patent/CN107973269A/zh
Publication of CN107973269A publication Critical patent/CN107973269A/zh
Pending legal-status Critical Current

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C3/00—Assembling of devices or systems from individually processed components
    • B81C3/001—Bonding of two components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00444—Surface micromachining, i.e. structuring layers on the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Pressure Sensors (AREA)

Abstract

本发明公开了一种MEMS器件用多层结构硅片的制作方法，多层结构硅片为背损伤层、低阻重掺器件层、高阻支撑层三层结构，其制作方法为：一、将低阻重掺硅化学腐蚀片背面进行损伤处理，制作背损伤层；二、将低阻重掺硅化学腐蚀片正面进行抛光；三、再将抛光后的低阻重掺硅化学腐蚀片正面与另一高阻硅抛光片直接键合；四、键合后进行热处理。由于背面经过损伤处理，硅片局部范围晶格变得不完整，应力场和应力集中点以及背损伤后的晶片在热处理时诱生的位错可以将器件区的有害杂质吸收并沉积，从而在器件层形成一定范围的洁净区，可在一定程度上减少由器件层有害杂质造成的键合界面缺陷的数量。

Description

一种MEMS器件用多层结构硅片的制作方法
技术领域
本发明涉及半导体材料加工技术，特别是涉及一种MEMS器件用多层结构硅片的制作方法。
背景技术
多层结构硅片是MEMS器件制作过程中一种常见的结构，一般包括两层：低阻重掺浓硼层和高阻层，低阻重掺浓硼层作为器件层，利用体硅工艺制作MEMS结构，高阻层作为支撑层，在器件结构完成后，利用自腐蚀停止技术去除高阻层，释放出器件结构。
低阻层使用的材料为重掺硅单晶片，以重掺硼为例，一般要求掺硼浓度大于5×1019/cm3。目前，制备该双层结构类材料的方法有：浓硼扩散法，外延生长法以及硅-硅直接键合法。浓硼扩散法制作的硅片，在硅片厚度方向硼分布不均匀，导致硅片应力大、不均匀，器件经长期贮存后，使用精度以及长期稳定性差。外延生长法有两种，第一种是在高阻双抛硅片上生长一层低阻外延层，由于掺杂剂量大，缺陷多，外延层的晶体学、电学参数难以保证，工艺难稳定。第二种在低阻硅单晶衬底上生长一层高阻外延层，由于外延层厚度要求的限制，难以控制厚高阻层外延生长的应力和保持晶片的几何精度。
因此，外延生长法和扩散法并不适用，可用重掺硅片与高阻硅片直接键合的方法，但使用直接键合的方法存在一定的缺陷，键合后晶片会经历一定时间的高温热过程，重掺硅片由于本身掺杂剂量较大，杂质较多，经过热处理后，这些杂质极易成为缺陷的成核中心，造成缺陷聚集，因而在键合过程中容易在键合界面造成大量缺陷，该缺陷会影响后期器件制作的成品率，这是硅片直接键合后经常出现的问题。因此，在采用键合的方法制备该结构产品的过程中，需要改进工艺，解决键合界面缺陷的控制问题。
发明内容
本发明针对现有键合方案中出现的界面缺陷问题，特别研发一种MEMS器件用多层结构硅片的制作方法。即对于包括低阻重掺器件层与厚高阻支撑层双层结构这种特殊硅片的制作，提出一种新的制作方法，以解决直接键合方案中出现的界面缺陷的问题。
本发明采取的技术方案是：一种MEMS器件用多层结构硅片的制作方法，其特征在于，所述多层结构硅片为背损伤层、低阻重掺器件层、高阻支撑层三层结构，其制作方法为：
一、将低阻重掺硅化学腐蚀片背面进行损伤处理，制作背损伤层；
二、将低阻重掺硅化学腐蚀片正面进行抛光；
三、再将抛光后的低阻重掺硅化学腐蚀片正面与另一高阻硅抛光片直接键合；
四、键合后进行热处理。
所述步骤一制作背损伤层工艺中，使用Al2O3 粉配制砂液，在砂液槽中按一定质量的比例加入水和Al2O3粉，搅拌混合成砂液，砂液比重为1.10～1.13；砂液比重计算公式：M1/M2，其中：M1为量取的砂液重量；M2为与量取砂液同体积的水的重量。
所述Al2O3 粉粒径为7～9µm。
所述制作背损伤层采用LSWS—08A型背面损伤机，设定压缩空气压力为1～3MPa；喷枪摆动频率为10～100次/min；喷枪高度为180～200mm；喷枪间距为80～110mm；砂液流量为60～80g/min；传送带速度为1～5m/min。
该方法具备以下特点：
1．该产品为三层结构硅片：背损伤层、低阻重掺器件层、高阻支撑层。
2．背损伤层制作在低阻重掺器件层背面，低阻重掺层的正面抛光后与另一高阻硅片直接键合。直接键合之前，对低阻重掺硅化学腐蚀片进行表面背损伤处理，再抛光正面，并与高阻晶片键合，热处理后可起到吸杂的作用，可在一定程度上减少由低阻层有害杂质造成的键合界面缺陷的数量。
3．背损伤工艺通过对气压的大小、传送带的速度以及喷枪高度的改变，来控制硅片背面“软”损伤的程度，以达到使硅片具有吸杂能力又不致因机械损伤过大而带来其它负面效应。
背面软损伤是通过对硅片背面的机械损伤，使硅片具有非本征的吸杂能力。
在硅片背面利用硅浆喷射形成损伤层，背面损伤层可提供大量的非均匀成核区，可用来沉积过饱和的杂质。由于背面经过损伤处理，硅片局部范围晶格变得不完整，应力场和应力集中点以及背损伤后的晶片在热处理时诱生的位错可以将器件区的有害杂质吸收并沉积，从而在器件层形成一定范围的洁净区，可在一定程度上减少由器件层有害杂质造成的键合界面缺陷的数量。
附图说明
图1为采用本发明制作的产品结构示意图；
图2为采用200×金相显微镜对背损伤处理的器件层键合面处的显微图像；
图3为采用200×金相显微镜对未背损伤处理的器件层键合面处的显微图像。
具体实施方式
下面结合实施例对本发明的技术方案作详细描述：
如图1所示，MEMS器件用多层结构硅片为背损伤层1、低阻重掺器件层2、高阻支撑层3三层结构，其制作方法为：
一、将低阻重掺硅化学腐蚀片背面进行损伤处理，制作背损伤层；
二、将低阻重掺硅化学腐蚀片正面进行抛光；
三、再将抛光后的低阻重掺硅化学腐蚀片正面与另一高阻硅抛光片直接键合；
四、键合后进行热处理。
实施例：以制备直径4英寸、器件层电阻率不大于1.5×10-3Ω·cm，支撑层电阻率不小于10Ω·cm，厚度为（310±15）µm的多层结构硅片为例，硅片低阻器件层厚度为（60±5）µm，高阻支撑层厚度为（250±10）µm，制备步骤如下：
使用的重掺硅化学腐蚀片为4英寸重掺硼硅单晶棒加工制得。单晶的电阻率不大于1.5×10-3Ω·cm（掺硼浓度大于5×1019/cm3），单晶无位错。
（1）背面软损伤：使用的设备为：LSWS—08A型背面损伤机，使用型号为TWA15、粒径均值为8.2µm的Al2O3粉配制砂液：在砂液槽中按Al2O3粉:水=1:7.242的质量比例加入Al2O3粉333.7g，水2416.7g(2416.7ml)，搅拌混合砂液5min。计算砂液比重：将量程为250ml的量筒置于电子称上，电子称将显示量筒重量，按“去皮”键盘，电子称显示“零”，量取250ml砂液，倒入量筒内，置于电子称上称重，重量为砂液重量M1=275.04g；与量取砂液同体积的水重量为M2=250g；砂液比重计算公式：M1/M2=1.1。砂液比重计算结果在1.10~1.13之内。若配制后砂液比重高于该值，则加入适量水，若低于该值，则加入适量Al2O3粉，重复上述配制砂液步骤，直至砂液比重在1.10~1.13范围内。
根据单片直径，调整送片位置；打开压空，空气压力为2.8MPa；调整喷枪高度为180mm；喷枪间距为90mm；打开喷枪摆动电机，喷枪摆动频率为36次/min；打开砂液泵，控制流量70g/min；开启传送带，传送带速度为1m/min；启动送片装置，设置好上述各项参数后，打开收片装置开始加工晶片背面；加工后立即放入盛有纯水的周转箱，水位没过全部硅片。
（2）正面抛光：按照常规工艺制备成厚度为（340±5）µm的4英寸硅单面抛光片。
（3）清洗：对硅片进行预清洗、最终清洗。
（4）活化：键合前，按照常规工艺使用化学液将抛光片表面活化处理。
（5）键合：将此抛光片与另一片同样经过活化处理的电阻率≥10Ω·cm的单面抛光片直接键合，高阻晶片厚度：（400±5）µm，在净化间环境下键合抛光面。键合温度：450℃，键合压力：4000mbar,键合时间：3.5h。
（6）热处理：将键合的晶片置于热处理炉中进行热处理，增加键合强度。热处理温度：1150℃，热处理时间：1.5h，热处理气氛：氢气。
在氢气的热处理气氛下，软损伤在硅片背面诱生出的是半环形位错，这种位错与氧化层错中的弗兰克位错类似，可以吸收杂质和点缺陷。半环形位错的产生是由于：在高温下，硅晶体屈服强度降低，在软损伤留下背面应力场、应力集中点的作用下，硅晶体发生范性形变，产生位错。这种半环形位错一端起自于软损伤，另一端绕过半环又回到背面，因而，它不属于延伸缺陷，这种位错一般由背面向体内延伸的深度为微米数量级，不会影响硅片正面的器件，既可以起到吸杂的作用，又能保证有源区器件层的应用。
键合前的背损伤工艺可为硅片的热处理过程制造缺陷聚集中心，减少键合界面缺陷数量，提高界面质量。
为了验证本制作方法的效果，利用减薄及自停止腐蚀技术将背损伤层和高阻支撑层去除，留下低阻器件层，在显微镜下观察器件层硅片的键合界面，界面显微图像如图2所示。图3是未经过背损伤工艺的器件层键合界面腐蚀图像，图中四棱锥形状即为键合界面的缺陷。可见，经过背损伤工艺处理制得的三层结构的晶片，最终键合界面层缺陷数量得到了有效的控制，这极大提高了后续器件制作的成品率。
使用背损伤与直接键合工艺相结合的方法制备出的三层结构硅片，可有效减少键合界面缺陷数量，该三层结构硅片可作为过程产品，后期可根据最终产品的结构及指标要求对三层结构硅片进行再加工，如：减薄加工。

Claims (4)

1.一种MEMS器件用多层结构硅片的制作方法，其特征在于，所述多层结构硅片为背损伤层（1）、低阻重掺器件层（2）、高阻支撑层（3）三层结构，其制作方法为：
一、将低阻重掺硅化学腐蚀片背面进行损伤处理，制作背损伤层；
二、将低阻重掺硅化学腐蚀片正面进行抛光；
三、再将抛光后的低阻重掺硅化学腐蚀片正面与另一高阻硅抛光片直接键合；
四、键合后进行热处理。
2.根据权利要求1所述的一种MEMS器件用三层结构硅片的制作方法，其特征在于，步骤一制作背损伤层工艺中，使用Al2O3 粉配制砂液，在砂液槽中按一定的质量比例加入水和Al2O3粉，搅拌混合成砂液，砂液比重为1.10～1.13；砂液比重计算公式：M1/M2，其中：M1为量取的砂液的重量；M2为与量取砂液同体积的水的重量。
3.根据权利要求2所述的一种MEMS器件用三层结构硅片的制作方法，其特征在于，
所述Al2O3 粉粒径为7～9µm。
4.根据权利要求1所述的一种MEMS器件用三层结构硅片的制作方法，其特征在于，所述制作背损伤层采用LSWS—08A型背面损伤机，设定压缩空气压力为1～3MPa；喷枪摆动频率为10～100次/min；喷枪高度为180～200mm；喷枪间距为80～110mm；砂液流量为60～80g/min；传送带速度为1～5m/min。
CN201711362182.7A 2017-12-18 2017-12-18 一种mems器件用多层结构硅片的制作方法 Pending CN107973269A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711362182.7A CN107973269A (zh) 2017-12-18 2017-12-18 一种mems器件用多层结构硅片的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711362182.7A CN107973269A (zh) 2017-12-18 2017-12-18 一种mems器件用多层结构硅片的制作方法

Publications (1)

Publication Number Publication Date
CN107973269A true CN107973269A (zh) 2018-05-01

Family

ID=62006675

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711362182.7A Pending CN107973269A (zh) 2017-12-18 2017-12-18 一种mems器件用多层结构硅片的制作方法

Country Status (1)

Country Link
CN (1) CN107973269A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0251280A2 (en) * 1986-06-30 1988-01-07 Nec Corporation Method of gettering semiconductor wafers with a laser beam
EP0432789A1 (en) * 1989-12-15 1991-06-19 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor element with the extrinsic gettering process
JPH03201440A (ja) * 1989-12-28 1991-09-03 Nec Corp 半導体基板の裏面歪形成方法
JP2003007709A (ja) * 2001-06-26 2003-01-10 Shin Etsu Handotai Co Ltd ゲッタリング能力を有するシリコン単結晶ウェーハ及びその製造方法
CN1828836A (zh) * 2005-02-07 2006-09-06 三星电子株式会社 外延半导体衬底的制造方法和半导体器件的制造方法
CN101347926A (zh) * 2008-08-22 2009-01-21 洛阳市鼎晶电子材料有限公司 硅片背面干法喷砂制造吸杂源、消除硅抛光表面氧化雾的工艺方法
CN102130039A (zh) * 2010-12-27 2011-07-20 上海新傲科技股份有限公司 采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法
CN202905718U (zh) * 2012-11-23 2013-04-24 上海美高森美半导体有限公司 一种具有多晶硅吸杂结构的硅片
CN103811328A (zh) * 2014-03-05 2014-05-21 上海先进半导体制造股份有限公司 防止多层外延生长时背面形成多晶颗粒的方法及背封结构
CN106449433A (zh) * 2016-12-02 2017-02-22 上海芯石微电子有限公司 一种降低开关二极管结电容的键合结构及其制造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0251280A2 (en) * 1986-06-30 1988-01-07 Nec Corporation Method of gettering semiconductor wafers with a laser beam
EP0432789A1 (en) * 1989-12-15 1991-06-19 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor element with the extrinsic gettering process
JPH03201440A (ja) * 1989-12-28 1991-09-03 Nec Corp 半導体基板の裏面歪形成方法
JP2003007709A (ja) * 2001-06-26 2003-01-10 Shin Etsu Handotai Co Ltd ゲッタリング能力を有するシリコン単結晶ウェーハ及びその製造方法
CN1828836A (zh) * 2005-02-07 2006-09-06 三星电子株式会社 外延半导体衬底的制造方法和半导体器件的制造方法
CN101347926A (zh) * 2008-08-22 2009-01-21 洛阳市鼎晶电子材料有限公司 硅片背面干法喷砂制造吸杂源、消除硅抛光表面氧化雾的工艺方法
CN102130039A (zh) * 2010-12-27 2011-07-20 上海新傲科技股份有限公司 采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法
CN202905718U (zh) * 2012-11-23 2013-04-24 上海美高森美半导体有限公司 一种具有多晶硅吸杂结构的硅片
CN103811328A (zh) * 2014-03-05 2014-05-21 上海先进半导体制造股份有限公司 防止多层外延生长时背面形成多晶颗粒的方法及背封结构
CN106449433A (zh) * 2016-12-02 2017-02-22 上海芯石微电子有限公司 一种降低开关二极管结电容的键合结构及其制造方法

Similar Documents

Publication Publication Date Title
CN104831357B (zh) 一种钇铁石榴石单晶薄膜及其制备方法
DE112012001486T5 (de) Verfahren zur Herstellung eines Einkristallingots und hierdurch hergestellter Einkristallingot und Wafer
CN110379704B (zh) 一种高压功率器件用硅外延片的制备方法
CN106233425A (zh) 贴合式soi晶圆的制造方法
JP6798637B1 (ja) ヒ化ガリウム単結晶基板
CN103924204A (zh) 一种在钛合金基片表面制备c轴取向氮化铝薄膜的方法
KR20150135530A (ko) Li 함유 산화물 타겟 접합체
CN102522326A (zh) 一种适于丝网印刷的半导体分立器件背面金属的生产方法
TW201310537A (zh) 降低磊晶薄膜之缺陷的退火方法及以該方法得到的磊晶薄膜
CN107973269A (zh) 一种mems器件用多层结构硅片的制作方法
CN104233457B (zh) 制造第III族氮化物半导体晶体的方法及制造GaN衬底的方法
TW201226640A (en) Method for producing silicon single crystal ingot
JP7372312B2 (ja) ＳｉＣ複合基板及び半導体デバイス用複合基板
CN106245000B (zh) 热分解氮化硼容器的制造方法及热分解氮化硼容器
CN106460160A (zh) W‑Ti溅射靶
KR101921979B1 (ko) 에피텍셜 웨이퍼 제조 방법 및 장치
JP6380063B2 (ja) エピタキシャルシリコンウェーハの製造方法、および、気相成長装置
TWI310058B (zh)
TW201126574A (en) Process for production of silicon epitaxial wafer
TW200914653A (en) Semiconductor wafer and its manufacturing method
JP3763631B2 (ja) 薄膜エピタキシャルウェーハの製造方法
JP6169759B1 (ja) 弾性表面波素子用基板及びその製造方法
JP3763630B2 (ja) 薄膜エピタキシャルウェーハおよびその製造方法
CN111696849A (zh) 一种复合薄膜、复合硅晶圆及其制备方法与应用
JP4186277B2 (ja) 人工水晶の製造方法及びこれによる人工水晶並びに水晶基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180501