SE519628C2 - Tillverkningsförfarande för halvledarkomponent med deponering av selektivt utformat material,vilket är ogenomträngligt för dopjoner - Google Patents
Tillverkningsförfarande för halvledarkomponent med deponering av selektivt utformat material,vilket är ogenomträngligt för dopjonerInfo
- Publication number
- SE519628C2 SE519628C2 SE9700773A SE9700773A SE519628C2 SE 519628 C2 SE519628 C2 SE 519628C2 SE 9700773 A SE9700773 A SE 9700773A SE 9700773 A SE9700773 A SE 9700773A SE 519628 C2 SE519628 C2 SE 519628C2
- Authority
- SE
- Sweden
- Prior art keywords
- layer
- component
- area
- doped
- dopant
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 8
- 239000000463 material Substances 0.000 title claims description 14
- 230000008021 deposition Effects 0.000 title description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 39
- 229920005591 polysilicon Polymers 0.000 claims abstract description 37
- 239000002019 doping agent Substances 0.000 claims description 31
- 238000000034 method Methods 0.000 claims description 27
- 239000000758 substrate Substances 0.000 claims description 16
- 239000012212 insulator Substances 0.000 claims description 11
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 8
- 230000035515 penetration Effects 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 4
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 238000000926 separation method Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 93
- 229910052710 silicon Inorganic materials 0.000 description 20
- 239000010703 silicon Substances 0.000 description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 19
- 239000011241 protective layer Substances 0.000 description 12
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000009413 insulation Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910019044 CoSix Inorganic materials 0.000 description 1
- -1 TiSiX Chemical compound 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66272—Silicon vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0338—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8222—Bipolar technology
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Bipolar Transistors (AREA)
Description
25 30 519 628 2 neras och appliceras mycket noggrant för att uppnå dopning av exakt de önskade områdena. Det finns även en risk att dopningsmedlet inte begränsas fullständigt till de oskyddade områdena.
Den amerikanska patentskriften US 4, 451, 844 beskriver en halvledarkomponent som framställs med hjälp av ett lager av polykristallinskt kisel (polykisel) för att täcka komponentens aktiva område. Maskema som används för att täcka delar av komponenten under dopningen appliceras ovanpå kislet och komponenten dopas genom lagret av polykisel.
Den amerikanska patentskriften US 5, 451, 532 beskriver en process för att fram- ställa en bipolär transistor i vilken ett polykisellager används både som emitter, vil- ken höjer sig över transistoms yta och, tillsammans med avståndsgivare i sidoväg- garna, som en mask när man dopar baskontakten, vilken är anordnad omkring emit- tem.
Sammanfattning av uppfinningstanken Det är därför ett syfte med uppfinningen att åstadkomma ett förfarande för separa- tion av n+- och p+-områdena i en halvledare med hög noggrannhet.
Det är ett annat syfte med uppfinningen att åstadkomma hög noggrannhet i avstån- det mellan n+- och pJf-områdena vid mycket små avstånd.
Det år ytterligare ett syfte med uppfinningen att åstadkomma en hög noggrannhet i området som omges av polykiselområdet.
Det är även ett syfte med föreliggande uppfinning att åstadkomma ett förfarande för att dopa både n+- och p+-områden hos halvledarkomponenter utan att två separata masker behövs. 10 15 20 25 519 628 3 De ovan nämnda syftena uppnås medelst förfarandet enligt föreliggande uppfinning för tillverkning av en halvledarkomponent med minst två olika dopade områden i ett substrat genom att man deponerar ett selektivt utformat material av tillräcklig tjocklek för att förhindra genomträngning av dopjoner in i substratet i och för att av- gränsa en kant av ett första område på det selektivt utformade materialets ena sida och en kant av ett andra område på en andra sida av det selektivt utformade materi- alet, att man applicerar ett masklager på det selektivt utformade materialets andra sida av tillräcklig tjocklek för att förhindra genomträngning av dopjoner in i det andra området, att man utsätter strukturen för ett dopningsmedel av en första typ för att dopa det första området, att man oxiderar strukturen för att erhålla ett oxidlager av tillräcklig tjocklek för att förhindra genomträngning av dopjoner in i det första dopade området, att man avlägsnar masklagret och att man utsätter strukturen för ett dopningsmedel av en andra typ för att dopa det andra området.
Materialet som används kan vara polykristallinskt kisel (polykisel) kiselnitrid Si3N4, eller ett silicid, såsom TiSiX, CoSix eller WSiX. Det kan även vara en kombination av någon/några av dessa och/eller ett oxid.
Uppfinningen har följ ande fördelar: Det är möjligt att separera n+- och p+-områdena med ett mycket litet avstånd med en noggrannhet bättre än 0,1ttm utan ytterligare masksteg i tillverkningsprocessen.
SiOZ-området som täcker komponenten under polykiselområdet ger en yta med hög kvalitet med ett minimum av kristalldefekter och yttillstånd vilka orsakar läck- strömmar.
Om den föregående behandlingen av komponenten innebär deponering av ett poly- kisellager, behövs ett masksteg mindre i förfarandet enligt uppfinningen jämfört med förfaranden enligt känd teknik. Detta är speciellt användbart i BiCMOS- 10 15 20 25 30 519 628 4 processer, dvs. när MOS-komponenter och bipolära komponenter används tillsam- maIlS.
Kortfattad beskrivning av ritningarna Uppfinningen kommer att beskrivas mer detalj erat i det följ ande, med hänvisning till ritningama, på vilka: Figur 1 visar en genomskäming genom en del av en kiselkomponent klar för be- handling enligt uppfinningen; Figurema 2A-2F visar olika stadier i tillverkningsprocessen av en komponent, visad i genomskärning, enligt en första utföringsforrn av uppfinningen; Figur 2G visar en genomskäming av komponenten efter behandlingen; Figurema 3A-3E visar olika stadier i tillverkningsprocessen av en komponent enligt en andra utföringsforin av uppfinningen; Figur 3F visar en genomskärning av komponenten efter behandlingen; Figur 4 är en schematisk snittvy av en färdig komponent enligt en utföringsforrn av uppfinningen; Figur 5 är en schematisk snittvy av en färdig komponent enligt en annan utförings- form av uppfinningen; Figur 6 är en schematisk snittvy av en färdig komponent enligt ytterligare en utfö- ringsforrn av uppfinningen; Detaljerad beskrivning av utfóringsformer Figur l visar en del av kiselkomponenten klar att behandlas enligt uppfinningen.
Basområdet och en del av kollektorområdet visas. På ett första lager 1 av bärarsub- strat, som kan vara, till exempel, ett kisellager med något dopningsmedel eller en isolator, finns ett lager 3 av n-typ kisel, vilket utgör en del av kollektorområdet. N- kislet är endast ett exempel, och det inses lätt att förfarandet även kan tillämpas på p-typ-kisel, i vilket fall de områden som här visas p+-dopade kommer att vara n+- dopade och omvänt. 10 15 20 25 519 628 C .J Ett område 5, som är basområdet och har motsatt dopning från kollektorområdet 3, avgränsas av ett oxiderat område 7 som täcker komponentens yta i ett område om- kring basområdet.
På denna komponent läggs först ett lager av SiOZ, antingen genom oxidation av ytan medelst vännebehandling i en oxiderande atmosfär eller genom att komponenten täcks med ett lager av SiOZ. Ett polykisellager läggs så på SiOZ-lagret. I de beskriv- na utföringsformerna används polykisel. Som nämnt ovan kan andra material, såsom kiselnitrid, ett silicid eller en kombination av nitrid, polykisel, silicid och/eller oxid användas i stället.
Figur 2A visar den övre delen av kiselkomponenten efter att dessa två steg har ut- förts. Ett lager 9 av SiOZ täcker komponenten över hela det aktiva området 5 och ett lager 1 1 av polykisel täcker SiOZ-lagret 9.
Polykisellagret 1 l dopas så för att minska lagrets resistivitet. Det oxideras så för att åstadkomma ett skyddande lager för kommande processteg, och det använda dop- ningsmedlet aktiveras.
Därefter skall polykisellagret 11 och SiOz-lagret 9 etsas bort, bortsett från där det skall användas i den efterföljande processen. Detta görs genom att maska ut de om- råden som skall behållas, medelst maskningstekniker som är välkända för fackman- nen. Först oxideras komponenten igen så att ett SiOZ-lager bildas uppe på kompo- nenten, sedan appliceras masken.
Figur 2B visar komponenten på detta stadium. På komponentens aktiva yta är ett eller flera områden täckta av ett första lager 9 av SiOZ, ett lager l l av polykisel, ett andra lager 13 av SiOZ och ett lager 15 av den substans som används för att maska ut området. Två delar 15” har behandlats så att de inte kommer att etsas bort i den 10 15 20 25 30 519 628 6 första processen, så att de maskar ut de områden på komponenten på vilka polyki- sellagret 11 kommer att finnas kvar.
Figur 2C visar situationen efter att de täckande lagren 9, 1 1, 13, 15 har etsats tillba- ka. I de valda områdena är komponenten täckt av ett lager 9” av SiOz, ett polykisel- lager 11” därpå, så ett andra lager 13” av SiOz och sedan masklagret 15”.
Masklagret 15” och SiOz-lagret 13” avlägsnas sedan med välkända tekniker. Som visas i figur 2D är komponenten därefter täckt i de valda områdena av ett lager 9” SiOz och ett lager 11” av polykisel.
Ytan oxideras, vilket ger ett tunt oxiderat skikt 17 såsom visas i figur 2E. Skiktet 17 måste vara så tunt att dopningsmedlet tränger genom det för att dopa komponenten.
Oxidlagrets 17 tjocklek beror på typen av dopningsmedel som används och energin med vilken dopjonema implanteras. Typiska värden är 150-500Å. En mask 19 som definierar ett emitterområde 21 har applicerats och komponenten är redo att dopas med ett nl--dopningsmedel för att bilda emittem 21. Som kan ses i figur 2E behöver inte denna mask anpassas exakt till emitterområdet 21 utan behöver enbart anpassas till någon del av polykisellagrets 11” övre yta. Masken 19 och polykisellagret 11” säkerställer att endast emitterområdet 21 dopas.
Nästa steg är att avlägsna masken 19. En ny mask 23 appliceras så för att täcka emittem 21 såsom visas i figur 2F. Som synes behöver inte heller denna mask an- passas exakt. Komponenten utsätts sedan för ett p+-dopningsmedel. Resultatet blir dopning av de områdena som inte täcks av masken 23, polykisellagret 11” eller ox- idlagret 7, som avgränsar komponentens aktiva område.
Masken 23 och oxidlagret 17 avlägsnas sedan. Om det är önskvärt kan givetvis även polykisellagret avlägsnas. 10 15 20 25 30 519 628 '7 / Figur 2G visar en genomskäming av komponenten efter denna process. Ett p- __ område 5 i kiselkomponenten avgränsas av oxidlagret 7. Komponenten såsom den visas har ett n-t-dopat emitterområde 21 och ett ringforrnat pl--dopat basområde 25.
Det när-dopade området 21 och det p+-dopade området 25 separeras av polykiselom- rådet 11” vilket i detta fall är ringformat. Kvarstående delar 21 ', 25' av SiOZ kan hittas på sidoma av polykisellinjen 11”. Dessa delar 21 ”, 25” kommer att vara n+- dopade, respektive p+-dopade. Detta kommer dock inte att påverka komponentens prestanda.
Det är möjligt att förenkla den ovan beskrivna processen genom att reducera antalet masklager som behövs i processen, på följande sätt: De första stegen i processen är de samma som beskrivs för figurerna 2A-2D.
Figur 3A visar samma situation som i figur 2D. På ett första lager 1” av ett bärarsub- strat som kan vara, till exempel, ett kisellager med någon form av dopning eller en isolator, ligger ett lager 3 ' av n-typ-kisel, vilket utgör en del av kollektorområdet. N- typ-kislet är endast ett exempel, och det inses lätt att förfarandet även kan tillämpas för p-typ-kisel. Ett område 5', som är basområdet och har motsatt dopning av kol- lektorområdet 3°, avgränsas av ett oxiderat område 7' som täcker komponentens yta.
Ett eller flera områden av SiOZ 9” och polykisel 11” täcker en del av basområdet 5”.
Därefter deponeras eller oxideras ett tunt skyddande lager 31 av SiOz på kompo- nenten såsom visas i figur 3B. Komponenten täcks så av ett andra skyddande lager 33, till exempel Si3N4, som kan skydda det underliggande kislet från oxidering. Med användning av ett masklager 35 avlägsnas det andra skyddande lagret 33 från de delama av komponenten som skall oxideras i senare steg.
Masklagret avlägsnas sedan, så att komponenten blir som visat i figur 3C. Kompo- nenten är helt täckt av ett tunt oxidlager 31 och delar av komponenten är täckta av det kvarvarande av det andra skyddande lagret 33 ”. Nästa steg är att implantera det 10 15 20 25 519 628 s valda dopningsmedlet, i detta fall ett pJf-dopningsmedel, så att de områden som_inte skyddas av det andra skyddande lagret 33” dopas. J onema kommer att tränga genom varje lager till en viss grad, så att komponenten kommer att dopas ned till en viss nivå, visad som en prickad linje 39. På grund av detta kommer de områden av kisel- komponenten som inte täcks av det andra skyddande lagret 33' eller av fåltoxidlag- ren 7” att dopas med ett p+-dopningsmedel.
Komponenten oxideras så, och p+-dopningsmedlet aktiveras. Områdena som täcks av det andra skyddande lagret 33” oxideras inte. Som visat i figur 3D är oxidlagret 31” tjockare än lagret 31 i figur 3C, bortsett från där komponenten täcks av det and- ra skyddande lagret 33”. Oxidlagret 31” måste nu vara så tjockt att dopningsmedlet inte klarar att genomtränga det helt, dvs. det måste skydda komponenten från att do- pas i de områden som täcks av oxidlagret 31”. Polykiselområdena 1 1” oxideras del- vis och får därför en oregelbunden form.
Därefter avlägsnas det andra skyddande lagret 33”. Som visat i figur 3E är SiOZ- lagret 31 ” nu så tjockt att det nya dopningsmedlet inte kan tränga genom det, bortsett från i de områden där det andra skyddande lagret 33” hindrade vidare oxidering.
Komponenten dopas så med ett n+-dopningsmedel vilket tränger genom alla lagren till en viss nivå, som visas med en prickad linje 43. Därmed n+-dopas endast områ- det 45 som täcktes av det andra skyddande lagret 33”.
I ett slutligt steg kan oxidlagret avlägsnas, för att åstadkomma komponenten som den visas i figur 3F. Ett p+-dopat basområde 41 och ett n+-dopat emitterområde 45 är separerade med en polykisellinje 11”. På kanterna av polykisellinjen 11” finns rester av SiOz 41 ”, 45”. Dessa områden är dopade med samma dopningsmedel som de angränsande områdena 41 respektive 45 och, som i figur 2G, kommer de inte att påverka komponentens egenskaper. 10 15 20 25 519 628 9 Därefter behandlas komponenten enligt kända metoder för att åstadkomma denslut- giltiga halvledarkomponenten.
Figur 4 är en schematisk framställning av en genomskäming av en komponent efter slutbehandlingen. Komponentens utformning är vald endast som ett exempel, det skulle kunna vara vilken som helst typ av bipolär komponent. Denna typ av kompo- nenter används normalt för vertikala bipolära komponenter, till exempel om ingen galvanisk isolering från de omgivande komponentema behövs. Ett bärarlager 101 består av en halvledare, såsom kisel, dopad med samma typ av dopningsmedel som ett intilliggande lager 103, men till en annan, vanligtvis högre, grad. I det intillig- gande lagret 103 som utgör komponentens kollektorområde, finns ett område 105 med motsatt typ av dopning, vilket utgör basområdet.
Hela komponenten är täckt av ett isolerande lager 107 som kan vara ett O.5-3um tjockt oxidlager. 1 basområdet 105 finns en emitter 121 och en bas 125 separerade av ett polykiselområde 109 på ytan. Det finns en första kontakt 131 till basen 125, en andra kontakt 133 till emittern 121 och en tredje kontakt 135 till kollektorn 103.
Alla kontakter visas endast schematiskt. Kontaktema kan skapas med standardtek- niker för tillverkning av halvledarkomponenter, innefattande steg som t.ex. depone- ring och etsning av metaller och isolerande material.
Figur 5 är en schematisk bild av en genomskäming av en komponent efter slutbe- handlingen. Denna typ av komponent används när komponenten måste vara elek- triskt isolerad från omgivande komponenter på samma chip. Komponentens utform- ning är vald enbart som ett exempel, det kan vara viken som helst typ av bipolär komponent. Ett nedre bärarlager 101A består av en halvledare, såsom kisel, dopad med den motsatta typen av dopningsmedel av ett intilliggande lager 103” som utgör komponentens kollektorområde. Ett övre bärarlager 101 B kan vara anordnat mellan det nedre bärarlagret 101A och kollektorlagret 103”. Om det finns, är det övre bä- 10 15 20 25 30 519 628 io rarlagret 101B dopat med samma typ av dopningsmedel som kollektorlagret 103' men till en annan, vanligtvis högre, grad än kollektorlagret 103'.
Det övre bärarlagret 101B, om det finns, har till funktion att reducera resistansen i kollektorområdet.
I kollektorlagret 103' finns ett område 105' med den motsatta typen av dopning, vil- ket utgör basområdet, och ett område 127' vilket utgör kollektorkontaktområdet. I basområdet 105' finns en emitter 121' och en bas 125', åtskilda av ett polykiselom- råde 109' på ytan. Det finns en första kontakt 131' till basen 125', en andra kontakt 133' till emittem 121 ' och en tredje kontakt 135' till kollektom 103'. Alla kontak- tema 131', 133', 135' visas endast schematiskt.
Hela komponenten är täckt av ett oxiderat lager 107' och är åtskild från de intillig- gande komponentema av vertikala stänger 129' av isolerande material som sträcker sig genom kollektorområdeslagret 103' och, i förekommande fall, det övre bärarlag- ret 10lB. De vertikala stängema 129' kan bestå av p-dopat kisel, en isolator såsom SiOz eller en kombination av olika isolatorer och halvledare, såsom polykisel, SiOz OCh Sl3N4.
Figur 6 visar schematiskt en genomskäming av en komponent efter slutbehandling- en. Komponentens utformning är vald enbart som ett exempel, det kan vara viken som helst typ av bipolär komponent. Denna typ av komponent är speciellt lämplig när det finns ett underliggande substrat som inte ingår i komponenten, från vilket komponenten måste vara galvaniskt isolerad, till exempel för att reducera läck- strömmen eller förbättra komponentens egenskaper vid höga spänningar. Ett nedre bärarlager 111A består av en isolator. Ett övre bärarlager ll IB kan vara anordnat mellan det nedre bärarlagret 111A och ett kollektorlager 103". Om det finns, är det övre bärarlagret 111B dopat med samma typ av dopningsmedel som kollektorlagret 103” men till en annan, vanligtvis högre grad, än kollektorlagret 103". 10 15 20 25 30 519 628 11 Det isolerande bärarlagret 111A vilar på ett substrat 111C och används för att åstad- komma galvanisk isolering från substratet 111C, som kan vara, t.ex. en halvledare, en isolator, ett metall eller en organo-metallisk sammansättning. Om både det övre 1 1lB och den nedre 1 1 1A bårarlagret används reducerar det övre bärarlagret lllB resistansen i kollektorområdet 103”. Om resistansen i kollektorområdet inte är kri- tisk kan det övre bärarlagret 111B uteslutas. 1 kollektorlagret 103” finns ett område 105” med den motsatta typen av dopning, vilket utgör basområdet, och ett område 127” vilket utgör kollektorkontaktområdet.
I basområdet 105” finns en emitter 121” och en bas 125”, åtskilda av ett polyki- selområde 109” på ytan. Det finns en första kontakt 131” till basen 125”, en andra kontakt 133” till emittern 121” och en tredje kontakt 135” till kollektorn 103”. Alla kontakterna l31”, 133”, 135” visas endast schematiskt.
Hela komponenten är täckt av ett oxiderat lager 107” och är åtskild från de intillig- gande komponenterna av vertikala stänger 129” av isolerande material som sträcker sig genom kollektorområdeslagret 103” och, i förekommande fall, det övre bärarlag- ret 11 IB. De vertikala stängerna 129” kan bestå av p-dopat kisel, en isolator såsom SiOZ eller en kombination av olika isolatorer och halvledare, såsom polykisel, SiOz OCh Sl3N4.
Halvledarlagren 101, 101A, 101B, 111B kan bestå av vilken halvledartyp som helst, såsom kisel, kiselkarbid (SiC) eller något ämne från den tredje eller femte raden i det periodiska systemet (Ill-V-material). Det isolerande lagret 1 1 1A kan vara, till exempel, S102, Al2O3, diamant, Si3N4, kvarts (kristallinskt SiOZ) eller glas. Sub- stratet 111C kan vara vilket som helst av dessa.
De ovan beskrivna utföringsfomierna har beskrivits för ett ringformat område, men det inses lätt att polykiselområdena 11”, 11”, 109, 109”, 109” i figurerna kan ges den 5 1 9 6 2 8 12 form som önskas och att fler ån ett polykiselområde kan användas, beroende på.ty- pen av komponent som skall tillverkas. På samma sätt kan de dopade områdena 25, 41 vara två områden på varsin sida av det centrala området 21, ll.
Ordningsföljden för definition av emitter och bas kan också väljas godtyckligt.
Claims (9)
1. F örfarande för tillverkning av en halvledarkomponent med minst två olika dopade områden i ett substrat, kännetecknat av - att man deponerar ett selektivt utformat material av tillräcklig tjocklek för att för- hindra genomträngning av dopjoner in i substratet i och för att avgränsa en kant av ett första område på det selektivt utformade materialets ena sida och en kant av ett andra område på en andra sida av det selektivt utformade materialet, - att man applicerar ett masklager på det selektivt utformade materialets andra sida av tillräcklig tjocklek för att förhindra genomträngning av dopjoner in i det andra området, - att man utsätter strukturen för ett dopningsmedel av en första typ för att dopa det första området, - att man oxiderar strukturen för att erhålla ett oxidlager av tillräcklig tjocklek för att förhindra genomträngning av dopjoner in i det första dopade området, - att man avlägsnar masklagret och - att man utsätter strukturen för ett dopningsmedel av en andra typ för att dopa det andra området.
2. Förfarandet enligt kravet 1, kännetecknat av att man utformar det ena av det första och det andra dopade området som del av en bipolär transistors bas och det andra av det första och det andra dopade området som del av den bipolära transis- toms emitter.
3. F örfarandet enligt kravet 2, kännetecknat av att man forrnerar ett kollektor- område med samma dopning som substratet.
4. Förfarandet enligt kravet 2, kännetecknat av att man i substratet formerar ett halvledarlager vars dopning är motsatt ett i substratet formerat kollektorområde. 10 15 519 628 14
5. Förfarandet enligt kravet l, kännetecknat av att man forrnerar en isolator på sub- SIraICt.
6. Förfarandet enligt kravet 5, kännetecknat av att man formerar isolatorn av SiOz.
7. Förfarandet enligt kravet 1, kännetecknat av att man i substratet formerar ett första halvledarlager mellan ett andra halvledarlager eller ett isolatorlager och ett kollektorlager som ävenledes är formerat i substratet som är dopat med samma typ av dopningsmedel som kollektorlagret men till en annan grad.
8. F örfarandet enligt kravet 1, kännetecknat av att man som det selektivt utformade materialet väljer polykisel.
9. F örfarandet enligt kravet 1, kännetecknat av att man som det selektivt utformade materialet väljer en silicid.
Priority Applications (11)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9700773A SE519628C2 (sv) | 1997-03-04 | 1997-03-04 | Tillverkningsförfarande för halvledarkomponent med deponering av selektivt utformat material,vilket är ogenomträngligt för dopjoner |
TW086103707A TW364161B (en) | 1997-03-04 | 1997-03-24 | Semiconductor and method relating to semiconductors |
US09/033,714 US6140194A (en) | 1997-03-04 | 1998-03-03 | Method relating to the manufacture of a semiconductor component |
PCT/SE1998/000388 WO1998039797A1 (en) | 1997-03-04 | 1998-03-04 | Semiconductor and method relating to semiconductors |
KR1019997007774A KR20000075706A (ko) | 1997-03-04 | 1998-03-04 | 반도체 및 반도체-관련 방법 |
CN98802982A CN1249848A (zh) | 1997-03-04 | 1998-03-04 | 半导体及其有关方法 |
EP98908408A EP0966757A1 (en) | 1997-03-04 | 1998-03-04 | Semiconductor and method relating to semiconductors |
JP53844898A JP2001513945A (ja) | 1997-03-04 | 1998-03-04 | 半導体及び半導体に関する方法 |
CA002283396A CA2283396A1 (en) | 1997-03-04 | 1998-03-04 | Semiconductor and method relating to semiconductors |
AU66443/98A AU6644398A (en) | 1997-03-04 | 1998-03-04 | Semiconductor and method relating to semiconductors |
US09/236,619 US6153919A (en) | 1997-03-04 | 1999-01-26 | Bipolar transistor with polysilicon dummy emitter |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9700773A SE519628C2 (sv) | 1997-03-04 | 1997-03-04 | Tillverkningsförfarande för halvledarkomponent med deponering av selektivt utformat material,vilket är ogenomträngligt för dopjoner |
Publications (3)
Publication Number | Publication Date |
---|---|
SE9700773D0 SE9700773D0 (sv) | 1997-03-04 |
SE9700773L SE9700773L (sv) | 1998-09-05 |
SE519628C2 true SE519628C2 (sv) | 2003-03-18 |
Family
ID=20406016
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SE9700773A SE519628C2 (sv) | 1997-03-04 | 1997-03-04 | Tillverkningsförfarande för halvledarkomponent med deponering av selektivt utformat material,vilket är ogenomträngligt för dopjoner |
Country Status (10)
Country | Link |
---|---|
US (2) | US6140194A (sv) |
EP (1) | EP0966757A1 (sv) |
JP (1) | JP2001513945A (sv) |
KR (1) | KR20000075706A (sv) |
CN (1) | CN1249848A (sv) |
AU (1) | AU6644398A (sv) |
CA (1) | CA2283396A1 (sv) |
SE (1) | SE519628C2 (sv) |
TW (1) | TW364161B (sv) |
WO (1) | WO1998039797A1 (sv) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001127071A (ja) * | 1999-08-19 | 2001-05-11 | Hitachi Ltd | 半導体装置及びその製造方法 |
US7432179B2 (en) * | 2004-12-15 | 2008-10-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Controlling gate formation by removing dummy gate structures |
US7701034B2 (en) * | 2005-01-21 | 2010-04-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Dummy patterns in integrated circuit fabrication |
US7939384B2 (en) * | 2008-12-19 | 2011-05-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Eliminating poly uni-direction line-end shortening using second cut |
TWI554710B (zh) * | 2015-02-24 | 2016-10-21 | 蔡晉暉 | 手電筒改良結構 |
TWI655772B (zh) * | 2017-05-05 | 2019-04-01 | 旺宏電子股份有限公司 | 半導體元件 |
US10256307B2 (en) | 2017-05-08 | 2019-04-09 | Macronix International Co., Ltd. | Semiconductor device |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4110126A (en) * | 1977-08-31 | 1978-08-29 | International Business Machines Corporation | NPN/PNP Fabrication process with improved alignment |
GB2088626A (en) * | 1980-02-22 | 1982-06-09 | Mostek Corp | Self-aligned buried contact and method of making |
JPS5737870A (en) * | 1980-08-20 | 1982-03-02 | Toshiba Corp | Semiconductor device |
EP0122004A3 (en) * | 1983-03-08 | 1986-12-17 | Trw Inc. | Improved bipolar transistor construction |
US4573256A (en) * | 1983-08-26 | 1986-03-04 | International Business Machines Corporation | Method for making a high performance transistor integrated circuit |
GB2172744B (en) * | 1985-03-23 | 1989-07-19 | Stc Plc | Semiconductor devices |
US4962053A (en) * | 1987-01-30 | 1990-10-09 | Texas Instruments Incorporated | Bipolar transistor fabrication utilizing CMOS techniques |
US4866001A (en) * | 1988-07-01 | 1989-09-12 | Bipolar Integrated Technology, Inc. | Very large scale bipolar integrated circuit process |
EP0414013A3 (en) * | 1989-08-23 | 1991-10-16 | Texas Instruments Incorporated | Method for forming bipolar transistor in conjunction with complementary metal oxide semiconductor transistors |
US5212397A (en) * | 1990-08-13 | 1993-05-18 | Motorola, Inc. | BiCMOS device having an SOI substrate and process for making the same |
US5406113A (en) * | 1991-01-09 | 1995-04-11 | Fujitsu Limited | Bipolar transistor having a buried collector layer |
EP0605634A1 (en) * | 1991-09-27 | 1994-07-13 | Harris Corporation | Complementary bipolar transistors having high early voltage, high frequency performance and high breakdown voltage characteristics and method of making same |
US5389561A (en) * | 1991-12-13 | 1995-02-14 | Sony Corporation | Method for making SOI type bipolar transistor |
US5326710A (en) * | 1992-09-10 | 1994-07-05 | National Semiconductor Corporation | Process for fabricating lateral PNP transistor structure and BICMOS IC |
US5416031A (en) * | 1992-09-30 | 1995-05-16 | Sony Corporation | Method of producing Bi-CMOS transistors |
DE4308958A1 (de) * | 1993-03-21 | 1994-09-22 | Prema Paezisionselektronik Gmb | Verfahren zur Herstellung von Bipolartransistoren |
US5451532A (en) * | 1994-03-15 | 1995-09-19 | National Semiconductor Corp. | Process for making self-aligned polysilicon base contact in a bipolar junction transistor |
US5516708A (en) * | 1994-11-17 | 1996-05-14 | Northern Telecom Limited | Method of making single polysilicon self-aligned bipolar transistor having reduced emitter-base junction |
US5489541A (en) * | 1995-04-14 | 1996-02-06 | United Microelectronics Corporation | Process of fabricating a bipolar junction transistor |
US5708287A (en) * | 1995-11-29 | 1998-01-13 | Kabushiki Kaisha Toshiba | Power semiconductor device having an active layer |
-
1997
- 1997-03-04 SE SE9700773A patent/SE519628C2/sv not_active IP Right Cessation
- 1997-03-24 TW TW086103707A patent/TW364161B/zh active
-
1998
- 1998-03-03 US US09/033,714 patent/US6140194A/en not_active Expired - Fee Related
- 1998-03-04 JP JP53844898A patent/JP2001513945A/ja active Pending
- 1998-03-04 CA CA002283396A patent/CA2283396A1/en not_active Abandoned
- 1998-03-04 WO PCT/SE1998/000388 patent/WO1998039797A1/en not_active Application Discontinuation
- 1998-03-04 KR KR1019997007774A patent/KR20000075706A/ko not_active Application Discontinuation
- 1998-03-04 CN CN98802982A patent/CN1249848A/zh active Pending
- 1998-03-04 AU AU66443/98A patent/AU6644398A/en not_active Abandoned
- 1998-03-04 EP EP98908408A patent/EP0966757A1/en not_active Withdrawn
-
1999
- 1999-01-26 US US09/236,619 patent/US6153919A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001513945A (ja) | 2001-09-04 |
US6153919A (en) | 2000-11-28 |
CA2283396A1 (en) | 1998-09-11 |
US6140194A (en) | 2000-10-31 |
AU6644398A (en) | 1998-09-22 |
TW364161B (en) | 1999-07-11 |
SE9700773D0 (sv) | 1997-03-04 |
EP0966757A1 (en) | 1999-12-29 |
SE9700773L (sv) | 1998-09-05 |
CN1249848A (zh) | 2000-04-05 |
KR20000075706A (ko) | 2000-12-26 |
WO1998039797A1 (en) | 1998-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4445268A (en) | Method of manufacturing a semiconductor integrated circuit BI-MOS device | |
US4375999A (en) | Method of manufacturing a semiconductor device | |
EP0466166A1 (en) | Gate or interconnection for semiconductor device and method of manufacture thereof | |
JPH05347383A (ja) | 集積回路の製法 | |
EP0653785A2 (en) | Di-electric isolated type semiconductor device | |
EP0143662A2 (en) | Soi type semiconductor device | |
US4808555A (en) | Multiple step formation of conductive material layers | |
USRE31652E (en) | Method of producing a semiconductor device | |
CN109326583B (zh) | 一种在集成电路中集成复合型多晶硅电阻的方法 | |
SE519628C2 (sv) | Tillverkningsförfarande för halvledarkomponent med deponering av selektivt utformat material,vilket är ogenomträngligt för dopjoner | |
US4857476A (en) | Bipolar transistor process using sidewall spacer for aligning base insert | |
US6583485B2 (en) | Schottky diode | |
US4695479A (en) | MOSFET semiconductor device and manufacturing method thereof | |
US3825451A (en) | Method for fabricating polycrystalline structures for integrated circuits | |
EP0219243A2 (en) | Process of manufacturing a bipolar transistor | |
EP0704905A2 (en) | Silicon semiconductor device with junction breakdown prevention | |
EP1298719A2 (en) | Method for manufacturing and structure of semiconductor device with shallow trench collector contact region | |
JPS59165455A (ja) | 半導体装置 | |
KR100774114B1 (ko) | 집적된 주입 논리 셀의 반도체 장치 및 그 제조 프로세스 | |
JP2668528B2 (ja) | 半導体装置の製造方法 | |
Litovski | 10 Basics of Semiconductor Technology | |
KR100553615B1 (ko) | 반도체소자의제조방법 | |
KR100275950B1 (ko) | 반도체장치의활성영역분리방법 | |
JPH04168764A (ja) | 半導体装置の製造方法 | |
JPH06181215A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
NUG | Patent has lapsed |