JPS6247161A - 薄膜トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明け、薄膜トランジスタの製造方法に関１〜特に製
造歩留の向上及び製造時間の短縮が可能となる製造方法
に関する。

（従来の技術） 近年液晶ディスプレイやイメージセンサ等の駆動デバイ
スとして使われる大面積薄膜トランジスタＩＣの研究開
発が盛んである。

第２図（ａ）〜（ｆ）は従来の薄膜トランジスタの製造
方法における工程を順次に示す図である。−まず基板１
上にＴ１から成るゲート電極２を形成する（第２図（ａ
））。次にゲート絶縁膜３、アモルファスシリコン半導
体１１４　、０＋アモルファス７リコン半導体膜５、ソ
ース及びドレイ／電極６、レジスト膜７を順次形成する
（第２図（ｂ））。この場合、ソース及びドレイン電極
６の材料はＴ１を用いる。

レジスト膜７を所定形状に形成しく第２図（Ｃ））、と
のレジスト膜７をマスクにしてチャネル上の不要なソー
ス及びドレイン電極６、ｎ＋アモルファスシリコン半導
体膜５をエツチング除去してチャネルを形成する（第２
図（ｄ））。次にこのレジスト膜７を剥離しく第２図（
ｅ））、パッシベーション膜８を形成する（第２図（ｆ
））。

（発明が解決しようとする問題点） しかしながら、この様な従来方法で得られた薄膜トラン
ジスタでは、第３図に示した様に、パッシベーション膜
８の形成前後で特性が大幅に変動する。この原因はチャ
ネル上部に汚染物質が付着することによる。つまりｎ＋
アモルファスシリコン半導体膜５のエツチング後に半導
体層の上部が露出するから、レジスト剥離等の工程でチ
ャネル上部が不純物によって汚染される。更に、パツシ
ペーショ７Ｍ８の形成の際の温度上昇によってチャネル
上部の不純物が半導体層に拡散し、その結果、オフ抵抗
が下がり、スレッショルド電圧の変動も大きくなり、製
造歩留低下１Ｊ避けられなかった。

そこで、本発明の目的は、上述し７九従来の問題点を解
決し、チャネル上の汚染を防ぎ、パッシベーション膜形
成後においてもオフ抵抗の低下やスレッショルド電圧の
変動がない＃膜トランジスタの製造方法を提供すること
にある。

（問題点を解決するための手段） 前述の問題点を解決するために本発明が提供する手段は
、ゲート電極が設けてある絶縁性基板上に前記ゲート電
極を榎って絶縁膜、アモルファスシリコン半導体膜及び
不純物ドー／アモルファス７リコ／半導体膜を順次に積
層する二「程と、この不純物ドープアモルファスシリコ
ン半導体膜の所定の領域にソース及びドレイン電極を形
成する工程と、前記不純物ドープアモルファスシリコン
半導体膜の不要領域をドライエツチングにより除去して
チャネルを形成する工程と、パッシベーション膜を形成
する工程とを順次に行うスタッガー型の薄膜トランジス
タの製造方法であって、繭重ドライエツチングは前記ソ
ース及びドレイン電極の金属をマスクにして行い、前記
パッシベーション膜形成工ｓＦｉプラズマＣＶＤＫより
行い、前記チャネル形成工程と前記パッシベーション膜
形成工程とは同一真空装置内において連続ｌ〜て真空を
継続し２て行うことを特徴とする。

（作用） 本発明の薄膜トランジスタの製造方法によれば、上記製
造工程により、トランジスタのチャネル部のエツチング
とパッシベーションを同一真空装置内で連続して行うか
ら、チャネルのソース・ドレイン間の汚染を防ぐことが
できる。この結果、ソース・ドレイン間抵抗が設計値か
ら低下することやスレッショルド電圧の変動を防ぐこと
ができる。

（実施例） 以下、本発明を実施例を用いて説明する。

第１図（ａ）〜（ｄ）は本発明の一実施例を示す薄膜ト
ランジスタの製造工程を示す図である。まずゲート電極
２を設けた絶縁性基板１上にゲート絶縁膜３　トＬテｌ
ｌ化シリコン膜、アモルファスシリコン半導体膜４、ｎ
＋アモルファスシリコン半導体膜５を順次プラズマＣＶ
Ｄ装蓋によって形成する。次にソース及びドレイ／電極
６となるＣｒ膜、レジスト膜７を形成し、レジスト膜７
を所定の形状に加工する（第１図（ａ））。レジストｌ
ｌ１７をマスクにしてｃｒ膜をエツチング（第１図（ｂ
）　）　した後、レジスト膜７をア七トン等で剥離する
。次にプラズマ装置を用いて、まずソース及びドレイン
電極６のＣｒをマスクにし、ＣＦ４等のガスを導入し、
チー？　ネル上ＩＩＳの不要なｎ＋アモルファスシリコ
ン半導体膜５をドライエツチングにより除去する（第１
図（Ｃ））。次に、このプラズマ装置内のドライエッチ
フグ用ガスを排気し、新たに、シラ／とアンモニアと窒
素ガス等の混合ガスを導入し、真空を破らず続けてパッ
シベーション膜８の窒化シリコン膜を同一プラズマ装置
内で形成する（第１図（ｄ））。

この実施例の方法によるとｎ＋アモルファスシリコン半
導体膜５の除去の後にはチャネル上部つまりアモルファ
スシリコン半導体膜４が大気にさらされないから、大気
中のゴミ、水分等がチャネル上部に付着することはない
。更に、レジスト剥ａｈ　ｎ＋アモルファスシリコン半
導体Ｍ５エツチングの前に行っているので、レジスト剥
離剤によるチャネル上部への汚染も防げる。

この様に、Ｃｒのソース及びドレイン電極６をエツチン
グのマスクと［７て使用し、ｎ＋アモルファス／リコン
半導体膜５のエツチングをプラズマ装置内で行先ば、ｎ
＋アモルファスシリコン半導体膜５のエツチング後にレ
ジスト剥離を行わずに済み、かつ直ちに真空を破らずに
連続的にパッシベーション膜８形成を行うことが可能と
なる。よってチャネル上部が汚染されることがないから
、パッシベーション膜８の形成時の温度上昇においても
ソース・ドレイ／間が低抵抗化することがなく、また、
スレッショルド電圧の変動もなくなる。

ここでソース及びドレイン電極６としてＣｒを用いた。

ＣｒはＴ１と異なり、ｎ＋アモルファスンリコン半導体
膜５のエツチングガスであるＣＦ４又はＮＦ、ではほと
んどエツチングされない。これらのガスを使用した場合
、ｎ＋アモルファスシリコン半導体膜５のエツチングレ
イトは６００人／騙であるのに外ｊし、Ｃｒ膜のそれは
１０〜２０人／ａｌＩＩであった。よってＣｒで形成さ
れた電極はエツチングガスに対しｔ−分マスクとして働
く。

なお、本実施例ではＣｒを用いたが、本発明ではソース
及びドレイン電極としてＡＩあるいはＩＴＯを用いても
、これらの材料がＣＰ、及びＮＰ。

にほとんどエツチングされないから、同様な効果が得ら
れる。

（発明の効果） 以上説明した様に、本発明によればソース及びドレイン
電極ヲマスクとしてｎ＋アモルファスシリコン半導体膜
をドライエツチングしてチャネル形成後、連続してパッ
シベーション膜を設けることにより、チャネル間の汚染
を防ぐことができ、ソース・ドレイン間抵抗の低下−や
スレッショルド電圧の変動を防ぐことができる。１だ、
製造歩留と安定性が大幅に向上できＺ、ばかりでなく、
同一装置内で導入ガスを切り換えるだけでｎ＋アモルフ
ァスシリコン半４　体Ｍエッチングトハツシベ−ジョン
膜形成とを連続で行えるから、製造時間も大幅に短縮で
きる。

【図面の簡単な説明】

第１図（ａ）〜（ｄ）は本発明の一実施例を示す′＃−
膜トランジスタの製造工程図、第２図（ａ）〜（ｆ）は
薄膜トラ７ジスタの従来の製造方法における］−程を示
す図、第３図は従来法により製造し九薄膜トランジスタ
の特性図である。 ｌ・・・ガラス基板、２・・・ゲート電極、３・・・ゲ
ート絶縁膜、４・・・アモルファスシリコン半４体１１
１．５・・・ｎ＋アモルファスシリコン半導体ｆｌ［，
６・・・ソースおよびドレイ／電極、７・・・レジスト
膜、８・・・パッシベーション膜。 代理人　　弁理士　　本　庄　伸　介 −８＝ 第１図 第２図 （ａ） 第２図

Claims (1)

【特許請求の範囲】
1. ゲート電極が設けてある絶縁性基板上に前記ゲート電極
   を覆つて絶縁膜、アモルファスシリコン半導体膜及び不
   純物ドープアモルファスシリコン半導体膜を順次に積層
   する工程と、この不純物ドープアモルファスシリコン半
   導体膜の所定の領域にソース及びドレイン電極を形成す
   る工程と、前記不純物ドープアモルファスシリコン半導
   体膜の不要領域をドライエッチングにより除去してチャ
   ネルを形成する工程と、パッシベーション膜を形成する
   工程とを順次に行うスタッガー型の薄膜トランジスタの
   製造方法において、前記ドライエッチングは前記ソース
   及びドレイン電極の金属をマスクにして行い、前記パッ
   シベーション膜形成工程はプラズマＣＶＤにより行い、
   前記チャネル形成工程と前記パッシベーション膜形成工
   程とは同一真空装置内において連続して真空を継続して
   行うことを特徴とする薄膜トランジスタの製造方法。