CN103700695B - 低温多晶硅薄膜及其制备方法、晶体管 - Google Patents

低温多晶硅薄膜及其制备方法、晶体管 Download PDF

Info

Publication number
CN103700695B
CN103700695B CN201310728614.7A CN201310728614A CN103700695B CN 103700695 B CN103700695 B CN 103700695B CN 201310728614 A CN201310728614 A CN 201310728614A CN 103700695 B CN103700695 B CN 103700695B
Authority
CN
China
Prior art keywords
low
thin film
temperature polysilicon
amorphous thin
polysilicon film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310728614.7A
Other languages
English (en)
Other versions
CN103700695A (zh
Inventor
张隆贤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to CN201310728614.7A priority Critical patent/CN103700695B/zh
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Priority to KR1020167016631A priority patent/KR101880835B1/ko
Priority to GB1607451.0A priority patent/GB2534771B/en
Priority to US14/234,985 priority patent/US9209025B2/en
Priority to JP2016539934A priority patent/JP6163270B2/ja
Priority to RU2016124647A priority patent/RU2642140C2/ru
Priority to PCT/CN2013/090858 priority patent/WO2015096174A1/zh
Priority to DE112013007720.5T priority patent/DE112013007720B4/de
Publication of CN103700695A publication Critical patent/CN103700695A/zh
Application granted granted Critical
Publication of CN103700695B publication Critical patent/CN103700695B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种低温多晶硅薄膜的制备方法，包括生长非晶硅薄膜层的步骤，首先在所述非晶硅薄膜层上生长一氧化硅层；然后在所述氧化硅层上制备多个凹形弧面，所述凹形弧面可使垂直照射于所述氧化硅层的激光束发生折射；最后采用准分子激光束从所述氧化硅层照射到所述非晶硅薄膜层上，使所述非晶硅薄膜层结晶形成低温多晶硅薄膜。本发明还公开了一种由如上所述的方法制备获得的低温多晶硅薄膜以及包含该低温多晶硅薄膜的晶体管。本发明在采用准分子激光退火工艺制备低温多晶硅薄膜时，重结晶的起点和方向可控，获得较大的多晶硅晶粒。

Description

低温多晶硅薄膜及其制备方法、晶体管
技术领域
本发明属于液晶显示器技术领域，涉及一种低温多晶硅薄膜及其制备方法，以及一种低温多晶硅薄膜晶体管。
背景技术
液晶显示器（Liquid Crystal Display，LCD），为平面超薄的显示设备，它由一定数量的彩色或黑白像素组成，放置于光源或者反射面前方。液晶显示器功耗很低，并且具有高画质、体积小、重量轻的特点，因此倍受大家青睐，成为显示器的主流，目前液晶显示器是以薄膜晶体管（Thin Film Transistor，TFT）液晶显示器为主。随着平板显示的发展，高分辨率，低能耗的面板需求不断被提出，非晶硅电子迁移率低，低温多晶硅（Low TemperaturePloy-silicon）由于可在低温下制作，且拥有高的电子迁移率及可制作C-MOS电路而被广泛研究用以达到面板高分辨率，低能耗的需求。
目前制作低温多晶硅的方法包括固相结晶（Solid Phase Crystallization，SPC）、金属诱导结晶（Metal Induced Crystallization，MIC）和准分子激光退火（ExcimerLaser Annealer，ELA）等几种，其中准分子激光退火是目前使用最为广泛的方法。准分子激光退火技术是采用准分子激光束对基板上的非晶硅薄膜进行短时间照射，非晶硅受到高温熔化重结晶形成多晶硅。
低温多晶硅晶粒的大小对多晶硅的电学性能有重要影响，在准分子激光退火制程中，非晶硅受到高温后变成完全熔融（Nearly Completely Melts）状态，然后重结晶形成多晶硅。重结晶时会按照低能量向高能量方向结晶，低温向高温方向结晶。由于目前采用准分子激光束均匀的照射到非晶硅薄膜层上，非晶硅薄膜层的各部分温度大致相等，所以重结晶时的起点和方向是凌乱的，导致结晶后晶粒偏小，晶粒间晶界偏多，就会影响多晶硅的电子迁移率。
发明内容
鉴于现有技术存在的不足，本发明提供了一种低温多晶硅薄膜的制备方法，在采用准分子激光退火工艺制备低温多晶硅薄膜时，重结晶的起点和方向可控，获得较大的多晶硅晶粒。
为了达到上述的目的，本发明采用了如下的技术方案：
一种低温多晶硅薄膜的制备方法，包括生长非晶硅薄膜层的步骤，其中，首先在所述非晶硅薄膜层上生长一氧化硅层；然后在所述氧化硅层上制备多个凹形弧面，所述凹形弧面可使垂直照射于所述氧化硅层的光束发生折射；最后采用准分子激光束从所述氧化硅层照射到所述非晶硅薄膜层上，使所述非晶硅薄膜层结晶形成低温多晶硅薄膜。
优选地，该方法具体包括步骤：
（a）提供一基板，在所述基板上制备一缓冲层；
（b）在所述缓冲层上制备一非晶硅薄膜层；
（c）在所述非晶硅薄膜层上制备一氧化硅层，并通过刻蚀工艺在所述氧化硅层上制备多个凹形弧面；
（d）采用准分子激光束从所述氧化硅层照射到所述非晶硅薄膜层上，使所述非晶硅薄膜层结晶形成低温多晶硅薄膜。
优选地，该方法还包括步骤：在结晶形成低温多晶硅薄膜后去除所述氧化硅层。
优选地，所述凹形弧面阵列分布于所述氧化硅层。
优选地，相邻两个凹形弧面的距离为300～600μm。
优选地，所述凹形弧面的外周呈圆形，直径为10～20μm；所述凹形弧面深度为150～200nm。
优选地，步骤（b）中制备得到非晶硅薄膜层之后，对所述非晶硅薄膜层进行高温去氢处理。
优选地，所述缓冲层的材料为氧化硅。
本发明的另一方面是提供了一种低温多晶硅薄膜，采用如上所述的方法制备得到。
本发明的另一方面是提供了一种低温多晶硅薄膜晶体管，包括：
基板，
形成于所述基板上的半导体层，所述半导体层由如上所述的低温多晶硅薄膜构成，所述半导体层包括源极区、漏极区以及位于所述源极区和漏极区之间的沟道区；
栅绝缘层以及栅极，依次形成于所述半导体层之上，所述栅绝缘层用于隔离所述栅极与所述半导体层，所述栅极对应于所述沟道区的位置；
介电层，形成于所述栅绝缘层以及栅极上方，所述介电层中设置有第一过孔和第二过孔，源电极通过所述第一过孔与所述源极区连接，漏电极通过所述第二过孔与所述漏极区连接
有益效果：
本发明提供的低温多晶硅薄膜的制备方法，在非晶硅薄膜层上生长具有多个凹形弧面的氧化硅层；采用准分子激光束照射使非晶硅薄膜层发生重结晶时，激光束在凹形弧面区域发生折射而使光束分散，此时对应于凹形弧面下方的非晶硅薄膜层的温度相对较低形成低温区；而凹形弧面周边区域，激光束垂直入射到达非晶硅薄膜层形成高温区。多晶硅重结晶时按照低能量向高能量方向结晶，低温向高温方向结晶，因此在低温区形成结晶的起点，向四周高温区生长变大，由此获得了方向可控且具有较大的多晶硅晶粒的低温多晶硅薄膜。由本发明获得的低温多晶硅薄膜制备形成的晶体管，具有很高的电子迁移率以及稳定的电性能。
附图说明
图1是本发明一实施例的低温多晶硅薄膜的制备方法的工艺流程示意图。
图2是本发明一实施例中在氧化硅层上制备的多个凹形弧面的俯视图。
图3是本发明一实施例中重结晶时晶粒生长的示例性图示。
具体实施方式
如前所述,本发明的目的是解决现有技术中采用准分子激光退火工艺制备低温多晶硅薄膜时,重结晶时的起点和方向是凌乱的，导致结晶后晶粒偏小，晶粒间晶界偏多的问题,提出了一种低温多晶硅薄膜的制备方法，在生长非晶硅薄膜层之后，首先在所述非晶硅薄膜层上生长一氧化硅层；然后在所述氧化硅层上制备多个凹形弧面，所述凹形弧面可使垂直照射于所述氧化硅层的光束发生折射；最后采用准分子激光束从所述氧化硅层照射到所述非晶硅薄膜层上，使所述非晶硅薄膜层结晶形成低温多晶硅薄膜。通过凹形弧面区域对激光束发生折射而使光束分散,在非晶硅薄膜层上形成低温区,低温区的周围则为高温区（激光束不发生折射的区域），重结晶时在低温区形成结晶的起点，向四周高温区生长变大，由此获得了方向可控且具有较大的多晶硅晶粒的低温多晶硅薄膜。
下面将对结合附图用实施例对本发明做进一步说明。
参阅图1-3，图1是本实施例提供的低温多晶硅薄膜的制备方法的工艺流程示意图，包括步骤：
（a）、如图1a所示，首先提供一基板1，在所述基板1上制备一缓冲层2；所述基板1为玻璃基板，所述缓冲层2的材料为氧化硅。
（b）、如图1b所示，在所述缓冲层2上制备一非晶硅薄膜层3，并对非晶硅薄膜层3进行高温去氢处理。
（c）如图1c、1d所示，在所述非晶硅薄膜层3上制备一氧化硅层4，并通过刻蚀工艺在所述氧化硅层4上制备多个凹形弧面401，所述凹形弧面401相当于一凹透镜面，可使垂直照射于所述氧化硅层4的光束发生折射。在本实施例中，氧化硅层4的厚度为300nm，如图2所示，所述凹形弧面401阵列分布于所述氧化硅层4，其中，所述凹形弧面401的外周呈圆形，直径为20μm，深度为150nm（这里的深度是指凹形弧面401最低点与氧化硅层4表面的垂直距离），相邻两个凹形弧面401的距离为450μm。在另外的一些实施例中，所述氧化硅层4的厚度比较优选的范围是280～350nm，凹形弧面401的直径可以设置为10～20μm之间，凹形弧面401的深度可以选择的范围是150～200nm，相邻两个凹形弧面401的间距可以设置为300～600μm之间。
（d）如图1e所示，采用准分子激光束5从所述氧化硅层4照射到所述非晶硅薄膜层3上，使所述非晶硅薄膜层3结晶形成低温多晶硅薄膜。准分子激光束5垂直入射到氧化硅层4上时，在凹形弧面401区域发生折射而使光束分散，此时对应于凹形弧面401下方的非晶硅薄膜层3的温度相对较低形成低温区301；而凹形弧面401周边区域，准分子激光束5垂直入射到达非晶硅薄膜层3形成高温区302。多晶硅重结晶时按照低能量向高能量方向结晶，低温向高温方向结晶，因此，如图3所示的示例性图示，非晶硅薄膜层3重结晶时，在低温区301形成晶粒6结晶的起点，向四周高温区302生长变大（如附图3中黑色箭头的方向），由此获得了方向可控且具有较大的多晶硅晶粒的低温多晶硅薄膜。
（e）在非晶硅薄膜层3重结晶完成后，去除氧化硅层4（附图中未标示出）。可以选择通过刻蚀工艺去除。
按照以上方法制备得到的低温多晶硅薄膜，具有很高的电子迁移率以及稳定的电性能，可用于制备薄膜晶体管，特别是液晶显示器中的TFT阵列中的薄膜晶体管。下面介绍本发明提供的一种低温多晶硅薄膜晶体管，该晶体管包括：基板、半导体层、栅绝缘层、栅极、介电层以及源电极和漏电极。其中：
半导体层形成于所述基板上，所述半导体层由前述方法制备得到的低温多晶硅薄膜构成，所述半导体层包括源极区、漏极区以及位于所述源极区和漏极区之间的沟道区；栅绝缘层和栅极依次形成于所述半导体层之上，所述栅绝缘层用于隔离所述栅极与所述半导体层，所述栅极对应于所述沟道区的位置；所述介电层形成于所述栅绝缘层以及栅极上方，所述介电层中设置有第一过孔和第二过孔，源电极通过所述第一过孔与所述源极区连接，漏电极通过所述第二过孔与所述漏极区连接。
采用本发明提供的低温多晶硅薄膜制备液晶显示器中的晶体管阵列，晶体管具有很高的电子迁移率以及稳定的电性能，提高了液晶显示器的显示质量。
综上所述，本发明提供的低温多晶硅薄膜的制备方法，在非晶硅薄膜层上生长具有多个凹形弧面的氧化硅层；采用准分子激光束照射使非晶硅薄膜层发生重结晶时，激光束在凹形弧面区域发生折射而使光束分散，此时对应于凹形弧面下方的非晶硅薄膜层的温度相对较低形成低温区；而凹形弧面周边区域，激光束垂直入射到达非晶硅薄膜层形成高温区。多晶硅重结晶时按照低能量向高能量方向结晶，低温向高温方向结晶，因此在低温区形成结晶的起点，向四周高温区生长变大，由此获得了方向可控且具有较大的多晶硅晶粒的低温多晶硅薄膜。由本发明获得的低温多晶硅薄膜制备形成的晶体管，具有很高的电子迁移率以及稳定的电性能。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上所述仅是本申请的具体实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本申请的保护范围。

Claims (3)

1.一种低温多晶硅薄膜的制备方法，包括生长非晶硅薄膜层(3)的步骤，其特征在于，首先在所述非晶硅薄膜层(3)上生长一氧化硅层(4)；然后在所述氧化硅层(4)上制备多个凹形弧面(401)，所述凹形弧面(401)可使垂直照射于所述氧化硅层(4)的光束发生折射；最后采用准分子激光束(5)从所述氧化硅层(4)照射到所述非晶硅薄膜层(3)上，使所述非晶硅薄膜层结晶(3)形成低温多晶硅薄膜；
该方法具体包括步骤：
(a)提供一基板(1)，在所述基板(1)上制备一缓冲层(2),所述缓冲层(2)的材料为氧化硅；
(b)在所述缓冲层(2)上制备一非晶硅薄膜层(3)，对所述非晶硅薄膜层(3)进行高温去氢处理；
(c)在所述非晶硅薄膜层(3)上制备一氧化硅层(4)，并通过刻蚀工艺在所述氧化硅层(4)上制备多个凹形弧面(401)；所述凹形弧面(401)阵列分布于所述氧化硅层(4)，相邻两个凹形弧面(401)的距离为300～600μm，所述凹形弧面(401)的外周呈圆形，直径为10～20μm，所述凹形弧面(401)深度为150～200nm；
(d)采用准分子激光束(5)从所述氧化硅层(4)照射到所述非晶硅薄膜层(3)上，使所述非晶硅薄膜层(3)结晶形成低温多晶硅薄膜；
(e)在结晶形成低温多晶硅薄膜后去除所述氧化硅层(4)。
2.一种低温多晶硅薄膜，其特征在于，采用如权利要求1所述的低温多晶硅薄膜的制备方法的所制得。
3.一种低温多晶硅薄膜晶体管，其特征在于，包括：
基板，
形成于所述基板上的半导体层，所述半导体层由权利要求2所述的低温多晶硅薄膜构成，所述半导体层包括源极区、漏极区以及位于所述源极区和漏极区之间的沟道区；
栅绝缘层以及栅极，依次形成于所述半导体层之上，所述栅绝缘层用于隔离所述栅极与所述半导体层，所述栅极对应于所述沟道区的位置；
介电层，形成于所述栅绝缘层以及栅极上方，所述介电层中设置有第一过孔和第二过孔，源电极通过所述第一过孔与所述源极区连接，漏电极通过所述第二过孔与所述漏极区连接。
CN201310728614.7A 2013-12-25 2013-12-25 低温多晶硅薄膜及其制备方法、晶体管 Active CN103700695B (zh)

Priority Applications (8)

Application Number Priority Date Filing Date Title
CN201310728614.7A CN103700695B (zh) 2013-12-25 2013-12-25 低温多晶硅薄膜及其制备方法、晶体管
GB1607451.0A GB2534771B (en) 2013-12-25 2013-12-30 Low Temperature Poly-Silicon Thin Film, Method for Making The Thin Film, and Transistor Made from The Thin Film
US14/234,985 US9209025B2 (en) 2013-12-25 2013-12-30 Low temperature poly-silicon thin film, method for making the thin film, and transistor made from the thin film
JP2016539934A JP6163270B2 (ja) 2013-12-25 2013-12-30 低温ポリシリコン薄膜の製造方法
KR1020167016631A KR101880835B1 (ko) 2013-12-25 2013-12-30 저온 다결정실리콘 박막 및 그 제조방법, 트랜지스터
RU2016124647A RU2642140C2 (ru) 2013-12-25 2013-12-30 Тонкая пленка низкотемпературного поликристаллического кремния, способ изготовления такой тонкой пленки и транзистор, изготовленный из такой тонкой пленки
PCT/CN2013/090858 WO2015096174A1 (zh) 2013-12-25 2013-12-30 低温多晶硅薄膜及其制备方法、晶体管
DE112013007720.5T DE112013007720B4 (de) 2013-12-25 2013-12-30 Niedertemperatur-Polysilizium-Dünnfilm, Herstellungsverfahren dafür und Transistoren

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310728614.7A CN103700695B (zh) 2013-12-25 2013-12-25 低温多晶硅薄膜及其制备方法、晶体管

Publications (2)

Publication Number Publication Date
CN103700695A CN103700695A (zh) 2014-04-02
CN103700695B true CN103700695B (zh) 2017-11-03

Family

ID=50362169

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310728614.7A Active CN103700695B (zh) 2013-12-25 2013-12-25 低温多晶硅薄膜及其制备方法、晶体管

Country Status (8)

Country Link
US (1) US9209025B2 (zh)
JP (1) JP6163270B2 (zh)
KR (1) KR101880835B1 (zh)
CN (1) CN103700695B (zh)
DE (1) DE112013007720B4 (zh)
GB (1) GB2534771B (zh)
RU (1) RU2642140C2 (zh)
WO (1) WO2015096174A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016023246A1 (zh) * 2014-08-15 2016-02-18 深圳市华星光电技术有限公司 低温多晶硅薄膜的制备方法、制备设备及低温多晶硅薄膜
CN104241173B (zh) * 2014-09-03 2017-01-25 深圳市华星光电技术有限公司 一种低温多晶硅薄膜的制备机构及方法
CN104576318B (zh) * 2014-12-24 2017-09-05 深圳市华星光电技术有限公司 一种非晶硅表面氧化层形成方法
CN104465371A (zh) * 2014-12-31 2015-03-25 深圳市华星光电技术有限公司 准分子激光退火前处理方法、薄膜晶体管及其生产方法
CN104538310A (zh) * 2015-01-16 2015-04-22 京东方科技集团股份有限公司 低温多晶硅薄膜的制备方法、tft、阵列基板及显示装置
CN104658891B (zh) * 2015-03-03 2019-03-15 京东方科技集团股份有限公司 低温多晶硅薄膜的制备方法、薄膜晶体管及显示装置
CN104867812A (zh) 2015-03-27 2015-08-26 京东方科技集团股份有限公司 多晶硅薄膜和半导体器件的制备方法、显示基板及装置
CN105161498B (zh) * 2015-08-03 2017-09-19 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板以及显示装置
KR102130688B1 (ko) * 2015-11-03 2020-07-07 삼성디스플레이 주식회사 레이저 결정화 방법
CN106024708A (zh) * 2016-08-12 2016-10-12 武汉华星光电技术有限公司 低温多晶硅薄膜晶体管阵列基板及其制备方法
CN108831894A (zh) * 2018-06-14 2018-11-16 深圳市华星光电技术有限公司 低温多晶硅薄膜的制作方法、低温多晶硅薄膜及低温多晶硅tft基板
CN109979383B (zh) * 2019-04-24 2021-04-02 深圳市华星光电半导体显示技术有限公司 像素驱动电路以及显示面板

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002231629A (ja) * 2001-02-01 2002-08-16 Matsushita Electric Ind Co Ltd 半導体薄膜の形成方法および薄膜トランジスタの製造方法
TW565944B (en) * 2002-10-09 2003-12-11 Toppoly Optoelectronics Corp Method of forming a low temperature polysilicon thin film transistor
US7235466B2 (en) * 2002-10-31 2007-06-26 Au Optronics Corporation Method of fabricating a polysilicon layer
CN1275291C (zh) * 2003-06-04 2006-09-13 友达光电股份有限公司 利用准分子激光再结晶工艺来制作多晶硅薄膜的方法
JP2005064078A (ja) * 2003-06-18 2005-03-10 Advanced Lcd Technologies Development Center Co Ltd 半導体薄膜の結晶化方法並びに結晶化装置
TWI310585B (en) * 2003-10-14 2009-06-01 Ind Tech Res Inst Method of controlling polysilicon crystallization
JP2005158943A (ja) * 2003-11-25 2005-06-16 Sharp Corp 半導体膜の製造方法
TWI233457B (en) * 2003-12-23 2005-06-01 Ind Tech Res Inst Method of forming poly-silicon crystallization
JP4540359B2 (ja) * 2004-02-10 2010-09-08 シャープ株式会社 半導体装置およびその製造方法
CN100525558C (zh) * 2004-04-30 2009-08-05 三洋电机株式会社 发光显示器
CN100359651C (zh) * 2004-05-17 2008-01-02 统宝光电股份有限公司 应用于高效能薄膜晶体管的多晶硅退火结构及其方法
CN1716071A (zh) * 2004-06-04 2006-01-04 株式会社液晶先端技术开发中心 结晶方法、薄膜晶体管制造方法、薄膜晶体管及显示装置
TWI241637B (en) * 2004-07-08 2005-10-11 Au Optronics Corp Method for manufacturing polysilicon layer
US20060024870A1 (en) * 2004-07-27 2006-02-02 Wen-Chun Wang Manufacturing method for low temperature polycrystalline silicon cell
TWI244214B (en) * 2004-09-23 2005-11-21 Au Optronics Corp Semiconductor device and method of fabricating a LTPS film
KR100753432B1 (ko) * 2005-11-08 2007-08-31 경희대학교 산학협력단 다결정 실리콘 및 그의 결정화 방법
JP2007134501A (ja) * 2005-11-10 2007-05-31 Advanced Lcd Technologies Development Center Co Ltd エキシマレーザーアニール法で作製したＳｉ膜を用いた半導体トランジスタ製造方法
TW200830426A (en) * 2007-01-12 2008-07-16 Xu-Xin Chen Method for fabricating a bottom-gate low-temperature polysilicon thin film transistor
US8077230B2 (en) * 2008-06-18 2011-12-13 Aptina Imaging Corporation Methods and apparatus for reducing color material related defects in imagers
JP2009200526A (ja) * 2009-05-29 2009-09-03 Sharp Corp Ｓｏｉ基板およびそれを用いる表示装置
JP2011040594A (ja) * 2009-08-12 2011-02-24 Seiko Epson Corp 薄膜トランジスターの製造方法
JP5564879B2 (ja) * 2009-10-01 2014-08-06 三菱電機株式会社 非晶質半導体膜の結晶化方法、並びに薄膜トランジスタ、半導体装置、表示装置、及びその製造方法
RU2431215C1 (ru) * 2010-06-02 2011-10-10 Учреждение Российской академии наук Институт физики полупроводников им. А.В. Ржанова Сибирского отделения РАН (ИФП СО РАН) Способ получения слоя поликристаллического кремния
CN102629558B (zh) * 2012-01-09 2015-05-20 深超光电（深圳）有限公司 低温多晶硅薄膜晶体管制造方法
JP5657069B2 (ja) * 2013-07-16 2015-01-21 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
US20150194310A1 (en) 2015-07-09
WO2015096174A1 (zh) 2015-07-02
GB2534771B (en) 2018-11-28
US9209025B2 (en) 2015-12-08
RU2016124647A (ru) 2017-12-26
DE112013007720B4 (de) 2020-03-12
RU2642140C2 (ru) 2018-01-24
CN103700695A (zh) 2014-04-02
KR20160089453A (ko) 2016-07-27
GB2534771A (en) 2016-08-03
JP2017504965A (ja) 2017-02-09
DE112013007720T5 (de) 2016-10-20
KR101880835B1 (ko) 2018-08-17
GB201607451D0 (en) 2016-06-15
JP6163270B2 (ja) 2017-07-12

Similar Documents

Publication Publication Date Title
CN103700695B (zh) 低温多晶硅薄膜及其制备方法、晶体管
TW569350B (en) Method for fabricating a polysilicon layer
TW595003B (en) Thin-film transistor and method for manufacturing same
CN103996716B (zh) 一种多晶硅薄膜晶体管的制备方法
CN100356506C (zh) 结晶掩模、非晶硅结晶方法及利用其制造阵列基板的方法
CN104282696B (zh) 一种阵列基板及其制作方法、显示装置
TWI291310B (en) Organic light emitting diode (OLED) display panel and method of forming polysilicon channel layer thereof
CN104600028B (zh) 低温多晶硅tft基板的制作方法及其结构
CN104091832B (zh) 薄膜晶体管及其制作方法、阵列基板和显示装置
CN106024708A (zh) 低温多晶硅薄膜晶体管阵列基板及其制备方法
CN106847824A (zh) 低温多晶硅薄膜晶体管及其制作方法、amoled显示面板
CN106783875A (zh) 低温多晶硅膜制备方法、薄膜晶体管及其制备方法
CN103745954B (zh) 显示装置、阵列基板及其制造方法
CN103730336B (zh) 定义多晶硅生长方向的方法
CN104078621B (zh) 低温多晶硅薄膜晶体管、其制备方法及阵列基板与显示装置
JP4784955B2 (ja) 薄膜半導体装置の製造方法
CN106298645B (zh) 一种tft基板的制备方法
CN102832169A (zh) 阵列基板及其制备方法、显示器件
CN107342297A (zh) 薄膜晶体管阵列基板及其制备方法、显示装置
CN107819021A (zh) 一种柔性oled显示面板的制备方法及柔性oled显示面板
CN105575974B (zh) 低温多晶硅tft背板的制作方法
CN207009438U (zh) 一种阵列基板及显示面板
TW200421618A (en) Low temperature poly silicon thin film transistor and method of forming poly silicon layer of the same
TWI233457B (en) Method of forming poly-silicon crystallization
JP2000150835A (ja) 非単結晶シリコン薄膜の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant