JP6163270B2 - 低温ポリシリコン薄膜の製造方法 - Google Patents

低温ポリシリコン薄膜の製造方法 Download PDF

Info

Publication number
JP6163270B2
JP6163270B2 JP2016539934A JP2016539934A JP6163270B2 JP 6163270 B2 JP6163270 B2 JP 6163270B2 JP 2016539934 A JP2016539934 A JP 2016539934A JP 2016539934 A JP2016539934 A JP 2016539934A JP 6163270 B2 JP6163270 B2 JP 6163270B2
Authority
JP
Japan
Prior art keywords
thin film
layer
low
temperature polysilicon
amorphous silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016539934A
Other languages
English (en)
Other versions
JP2017504965A (ja
Inventor
隆賢 張
隆賢 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Technology Co Ltd
TCL China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from CN201310728614.7 external-priority
Application filed by Shenzhen China Star Optoelectronics Technology Co Ltd, TCL China Star Optoelectronics Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Technology Co Ltd
Publication of JP2017504965A publication Critical patent/JP2017504965A/ja
Application granted granted Critical
Publication of JP6163270B2 publication Critical patent/JP6163270B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2022—Epitaxial regrowth of non-monocrystalline semiconductor materials, e.g. lateral epitaxy by seeded solidification, solid-state crystallization, solid-state graphoepitaxy, explosive crystallization, grain growth in polycrystalline materials
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—BASIC ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor

Description

本発明は液晶ディスプレイの技術分野に属し、低温ポリシリコン薄膜及びその製造方法、並びに低温ポリシリコン薄膜トランジスタに関する。
液晶ディスプレイ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ、ＬＣＤ）は、平面状で超薄型の表示装置であり、一定数のカラー又は白黒の画素により構成され、光源又は反射面の前に配置される。液晶ディスプレイは、電力消費が非常に低く、高解像度、小体積、軽量である特徴を有するため、極めて好評を博しており、ディスプレイの主流となり、現在の液晶ディスプレイは薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）の液晶ディスプレイを主とする。フラットパネルディスプレイの発展に伴い、高解像度、低電力消費のパネルに対する需要が絶えず高まっており、アモルファスシリコンの電子移動度が低く、低温ポリシリコン（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｌｏｙ−ｓｉｌｉｃｏｎ）は低温で製造することができ、高い電子移動度及び製作可能なＣ−ＭＯＳ回路を有するため、パネルに対する高解像度、低電力消費の需要を達するために幅広く研究されている。
現在、低温ポリシリコンを製造する方法は、固相結晶化（Ｓｏｌｉｄ Ｐｈａｓｅ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ、ＳＰＣ）、金属誘起結晶化（Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ、ＭＩＣ）及びエキシマレーザアニール（Ｅｘｃｉｍｅｒ Ｌａｓｅｒ Ａｎｎｅａｌｅｒ、ＥＬＡ）などのいくつかを含み、そのうち、エキシマレーザアニールは現在最も広く使われている方法である。エキシマレーザアニール技術は、エキシマレーザービームを基板上のアモルファスシリコン薄膜に短時間照射し、アモルファスシリコンを高温溶融させ、再結晶によりポリシリコンを形成させる。
低温ポリシリコンの結晶粒の大きさはポリシリコンの電気特性に重大な影響を与え、エキシマレーザアニールのプロセスにおいて、アモルファスシリコンは高温下で完全溶融（Ｎｅａｒｌｙ Ｃｏｍｐｌｅｔｅｌｙ Ｍｅｌｔｓ）状態となり、その後、再結晶によりポリシリコンを形成する。再結晶時には、低エネルギーから高エネルギーへの方向、低温から高温への方向に結晶化される。現在は、エキシマレーザ―ビームをアモルファスシリコン薄膜層に均一に照射し、アモルファスシリコン薄膜層の各部分の温度が大体等しいため、再結晶時の起点と方向は乱れており、結晶後の結晶粒が小さくなり、結晶粒界が多くなり、ポリシリコンの電子移動度に影響を与える。
本発明は従来技術に存在する欠陥に鑑みて、エキシマレーザアニール工程により低温ポリシリコン薄膜を形成する時、再結晶の起点と方向を制御することができ、大きなポリシリコン結晶粒を得られる低温ポリシリコン薄膜の製造方法を提供する。
上記の目的を達成するために、本発明は下記のような技術的解決手段を採用する。
低温ポリシリコン薄膜の製造方法であって、アモルファスシリコン薄膜層を成長させるステップを含み、まず、前記アモルファスシリコン薄膜層に酸化シリコン層を成長させ、その後、前記酸化シリコン層に垂直に照射される光束を屈折させる複数の凹弧面を形成し、最後に、前記アモルファスシリコン薄膜が結晶化され低温ポリシリコン薄膜を形成するように、エキシマレーザービームを前記酸化シリコン層から前記アモルファスシリコン薄膜層に照射する。
該方法は、具体的に、
基板を提供し、前記基板上にバッファ層を形成するステップ（ａ）と、
前記バッファ層にアモルファスシリコン薄膜層を形成するステップ（ｂ）と、
前記アモルファスシリコン薄膜層に酸化シリコン層を製造させ、エッチングプロセスにより前記酸化シリコン層に複数の凹弧面を形成するステップ（ｃ）と、
前記アモルファスシリコン薄膜層が結晶化され低温ポリシリコン薄膜を形成するように、エキシマレーザービームを前記酸化シリコン層から前記アモルファスシリコン薄膜層に照射するステップ（ｄ）と、を含む。
該方法は、さらに、結晶化により低温ポリシリコン薄膜を形成した後、前記酸化シリコン層を除去するステップを含む。
前記凹弧面は前記酸化シリコン層に配列される。
隣接する二つの凹弧面の距離は３００〜６００μｍである。
前記凹弧面の外周は、円形を呈し、直径が１０〜２０μｍであり、前記凹弧面の深さは１５０〜２００ｎｍである。
ステップ（ｂ）においてアモルファスシリコン薄膜層を形成し獲得した後、前記アモルファスシリコン薄膜層に対する高温脱水素処理を行う。
前記バッファ層の材料は酸化シリコンである。
本発明の別の一態様によれば、上記のような方法により製造される低温ポリシリコン薄膜を提供する。
本発明の別の一態様によれば、
基板と、
前記基板上に形成され、上記のような低温ポリシリコン薄膜からなり、ソース領域、ドレイン領域、及び前記ソース領域とドレイン領域との間に位置するチャネル領域を含む半導体層と、
前記半導体層に順次形成され、前記ゲートと前記半導体層を隔離するゲート絶縁層、及び前記チャネル領域の位置に対応するゲートと、
前記ゲート絶縁層及びゲートの上方に形成され、第１ビアホールと第２ビアホールが設置され、ソース電極が前記第１ビアホールを介して前記ソース領域に接続され、ドレイン電極が前記第２ビアホールを介して前記ドレイン領域に接続される誘電体層と、
を含む低温ポリシリコン薄膜トランジスタを提供する。
本発明により提供される低温ポリシリコン薄膜の製造方法は、アモルファスシリコン薄膜層に複数の凹弧面を有する酸化シリコン層を成長させ、エキシマレーザービームを照射することによりアモルファスシリコン薄膜層を再結晶させる時、光束が分散されるように、レーザービームは凹弧面領域において屈折し、この時、凹弧面の下方に対応するアモルファスシリコン薄膜層の温度が相対的に低く低温領域を形成し、凹弧面の周辺領域において、レーザービームは垂直に入射してアモルファスシリコン薄膜層に達し高温領域を形成する。ポリシリコンは再結晶する時、低エネルギーから高エネルギーへの方向、低温から高温への方向に結晶化するため、低温領域に結晶の起点を形成し、周りの高温領域へ成長して大きくなり、よって方向が制御可能であり、大きなポリシリコンの結晶粒を有する低温ポリシリコン薄膜を獲得する。本発明により獲得した低温ポリシリコン薄膜で製造し形成されたトランジスタは、高い電子移動度と安定した電気特性を有する。
本発明の一実施例における低温ポリシリコン薄膜の製造方法の工程の流れを示す図である。 本発明の一実施例における酸化シリコン層に製造された複数の凹弧面の上面図である。 本発明の一実施例における再結晶時の結晶粒の成長を例示的に示す図である。
上記のように、本発明は従来技術においてエキシマレーザアニール工程によって低温ポリシリコン薄膜を形成する時、再結晶時の起点と方向が乱れるため、結晶後の結晶粒が小さくなり、結晶粒界が多くなる問題を解決することを目的とし、アモルファスシリコン薄膜層を成長させた後、まず、前記アモルファスシリコン薄膜層に酸化シリコン層を成長させ、その後、前記酸化シリコン層に垂直に照射された光束を屈折させる複数の凹弧面を形成し、最後に、前記アモルファスシリコン薄膜層が結晶化され低温ポリシリコン薄膜を形成するように、エキシマレーザービームを前記酸化シリコン層から前記アモルファスシリコン薄膜層に照射する、低温ポリシリコン薄膜の製造方法を提供する。光束が分散されるように、凹弧面領域を介してレーザービームを屈折させ、アモルファスシリコン薄膜層に低温領域を形成し、低温領域の周りは高温領域（レーザービームを屈折させない領域）となり、再結晶時、低温領域に結晶の起点を形成し、周りの高温領域へ成長して大きくなり、よって方向が制御可能であり、大きなポリシリコンの結晶粒を有する低温ポリシリコン薄膜を獲得する。
以下、図面を参照しながら実施例により本発明を詳細に説明する。
図１〜３に示すように、図１は本実施例により提供される低温ポリシリコン薄膜の製造方法の工程の流れを示す図であり、前記工程の流れは以下のステップを含む。
（ａ）、図１ａに示すように、まず、ガラス基板である基板１を提供し、前記基板１上に材料が酸化シリコンであるバッファ層２を製造する。
（ｂ）、図１ｂに示すように、前記バッファ層２にアモルファスシリコン薄膜層３を形成し、アモルファスシリコン薄膜層３に対する高温脱水素処理を行う。
（ｃ）図１ｃ、１ｄに示すように、前記アモルファスシリコン薄膜層３に酸化シリコン層４を形成し、エッチングプロセスにより前記酸化シリコン層４に凹レンズ面に相当し、前記酸化シリコン層４に垂直に照射された光束を屈折させる複数の凹弧面４０１を形成する。本実施例において、酸化シリコン層４の厚さは３００ｎｍであり、図２に示すように、前記凹弧面４０１は前記酸化シリコン層４に配列され、前記凹弧面４０１の外周は円形を呈し、直径が２０μｍであり、深さは１５０ｎｍ（ここで言う深さは凹弧面４０１の最低点と酸化シリコン層４の表面との垂直距離を指す）で、隣接する二つの凹弧面４０１の距離は４５０μｍである。その他の一部の実施例において、前記酸化シリコン層４の厚さの好ましい範囲は２８０〜３５０ｎｍであり、凹弧面４０１の直径を１０〜２０μｍに設置してもよく、凹弧面４０１の深さの選択可能な範囲は１５０〜２００ｎｍであり、隣接する二つの凹弧面４０１の間隔は３００〜６００μｍに設置することができる。
（ｄ）、図１ｅに示すように、前記アモルファスシリコン薄膜層３が結晶化され低温ポリシリコン薄膜を形成するように、エキシマレーザ―ビーム５を前記酸化シリコン層４から前記アモルファスシリコン薄膜層３に照射する。エキシマレーザービーム５が酸化シリコン層４に垂直に入射された時、凹弧面４０１領域において屈折され光束を分散させ、この時、凹弧面４０１の下方に対応するアモルファスシリコン薄膜層３の温度は相対的に低く低温領域３０１を形成し、凹弧面４０１の周辺領域には、エキシマレーザービーム５が垂直に入射してアモルファスシリコン薄膜層３に達して高温領域３０２を形成する。ポリシリコンが再結晶する時、低エネルギーから高エネルギーへの方向、低温から高温への方向に結晶化するため、図３に示す例示的な図示のように、アモルファスシリコン薄膜層３が再結晶される時、低温領域３０１に結晶粒６の結晶の起点を形成し、周りの高温領域３０２へ成長して大きくなり（図３における黒矢印方向）、よって方向が制御可能であり、大きなポリシリコンの結晶粒を有する低温ポリシリコン薄膜を獲得する。
（ｅ）、アモルファスシリコン薄膜層３の再結晶が完了した後、酸化シリコン層４を除去する（図示せず）。エッチングプロセスによる除去を選択することができる。
上記方法により製造し得られた低温ポリシリコン薄膜は、高い電子移動度と安定した電気特性を有し、薄膜トランジスタ、特に液晶ディスプレイにおけるＴＦＴアレイの薄膜トランジスタを製造するのに用いることができる。以下、本発明により提供される、基板と、半導体層と、ゲート絶縁層と、ゲートと、誘電体層並びにソース電極及びドレイン電極とを含む低温ポリシリコン薄膜トランジスタを説明する。
半導体層は前記基板上に形成され、前記半導体層は前記方法により製造し得られた低温ポリシリコン薄膜からなり、前記半導体層はソース領域、ドレイン領域及び前記ソース領域とドレイン領域との間に位置するチャネル領域を含み、ゲート絶縁層及びゲートは前記半導体層に順次形成され、前記ゲート絶縁層は前記ゲートと前記半導体層を隔離するのに用いられ、前記ゲートは前記チャネル領域の位置に対応し、前記誘電体層は前記ゲート絶縁層及びゲートの上方に形成され、前記誘電体層には第１ビアホールと第２ビアホールが設置され、ソース電極は前記第１ビアホールを介して前記ソース領域に接続され、ドレイン電極は前記第２ビアホールを介して前記ドレイン領域に接続される。
本発明により提供される低温ポリシリコン薄膜により液晶ディスプレイにおけるトランジスタアイレを製造し、トランジスタは高い電子移動度と安定した電気特性を有し、液晶ディスプレイの表示品質を向上させる。
要するに、本発明により提供される低温ポリシリコン薄膜の製造方法は、アモルファスシリコン薄膜層に複数の凹弧面を有する酸化シリコン層を成長させ、エキシマレーザービームを照射することによりアモルファスシリコン薄膜層を再結晶させる時、レーザービームは凹弧面領域において屈折され光束を分散させ、この時、凹弧面の下方に対応するアモルファスシリコン薄膜層の温度は相対的に低く低温領域を形成し、凹弧面の周辺領域には、レーザービームが垂直に入射しアモルファスシリコン薄膜層に達して高温領域を形成する。ポリシリコンが再結晶される時、低エネルギーから高エネルギーへの方向、低温から高温への方向に結晶化するため、低温領域に結晶の起点を形成し、周りの高温領域へ成長して大きくなり、よって方向が制御可能であり、大きなポリシリコンの結晶粒を有する低温ポリシリコン薄膜を獲得する。本発明により獲得される低温ポリシリコン薄膜により製造し形成されたトランジスタは、高い電子移動度と安定した電気特性を有する。
ここで説明すべきことは、本文において、例えば、第１と第２などのような関連用語は一つの実体又は操作ともう一つの実体又は操作を区別するためにのみ用いられ、これらの実体又は操作の間に如何なるこのような実際の関係又は手順が存在することを主張又は暗示するものではない。また、用語「含む」、「有する」又はその他の如何なる変形は非排他的「含む」を網羅するためであり、よって一連の要素を含む過程、方法、品物又は装置にそれらの要素だけでなく、さらに明確に挙げられていないその他の要素、又はこのような過程、方法、品物又は装置固有の要素をさらに含ませる。さらに多くの制限がない場合、文言「一つの…を含む」に制限される要素は、前記要素を含む過程、方法、品物又は装置にさらにその他の同じ要素が存在することを排除しない。
上述は本願の具体的な実施形態に過ぎず、ここで説明すべきことは、当業者にとって、本願の原理を逸脱しない前提で、さらに様々な改良と潤色を行うことができ、これらの改良と潤色は本願の保護範囲に属すると見なされるべきである。

Claims (5)

  1. 低温ポリシリコン薄膜の製造方法であって、
    まず、アモルファスシリコン薄膜層に酸化シリコン層を成長させ、
    その後、前記酸化シリコン層に垂直に照射された光束を屈折させる複数の弧状の凹面を形成し、
    最後に、前記アモルファスシリコン薄膜層が結晶化され前記低温ポリシリコン薄膜を形成するように、エキシマレーザービームを前記酸化シリコン層から前記アモルファスシリコン薄膜層に照射する前記アモルファスシリコン薄膜層を成長させるステップを含み、
    前記弧状の凹面は前記酸化シリコン層にマトリックス状に配列され、
    隣接する二つの前記弧状の凹面の距離は３００〜６００μｍであることを特徴とする低温ポリシリコン薄膜の製造方法。
  2. 具体的に、
    基板を提供し、前記基板上にバッファ層を形成するステップ（ａ）と、
    前記バッファ層にアモルファスシリコン薄膜層を形成するステップ（ｂ）と、
    前記アモルファスシリコン薄膜層に酸化シリコン層を形成し、エッチングプロセスにより前記酸化シリコン層に複数の弧状の凹面を形成するステップ（ｃ）と、
    前記アモルファスシリコン薄膜層が結晶化され低温ポリシリコン薄膜を形成するように、
    エキシマレーザービームを前記酸化シリコン層から前記アモルファスシリコン薄膜層に照射するステップ（ｄ）と、
    を含む、
    ことを特徴とする請求項１に記載の低温ポリシリコン薄膜の製造方法。
  3. さらに、結晶化され低温ポリシリコン薄膜を形成した後、前記酸化シリコン層を除去するステップを含むことを特徴とする請求項２に記載の低温ポリシリコン薄膜の製造方法。
  4. 前記弧状の凹面の外周は円形を呈し、直径が１０〜２０μｍであり、前記弧状の凹面の深さは１５０〜２００ｎｍであることを特徴とする請求項１に記載の低温ポリシリコン薄膜の製造方法。
  5. 前記バッファ層の材料は酸化シリコンであることを特徴とする請求項２に記載の低温ポリシリコン薄膜の製造方法。
JP2016539934A 2013-12-25 2013-12-30 低温ポリシリコン薄膜の製造方法 Active JP6163270B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201310728614.7 2013-12-25
CN201310728614.7A CN103700695B (zh) 2013-12-25 2013-12-25 低温多晶硅薄膜及其制备方法、晶体管
PCT/CN2013/090858 WO2015096174A1 (zh) 2013-12-25 2013-12-30 低温多晶硅薄膜及其制备方法、晶体管

Publications (2)

Publication Number Publication Date
JP2017504965A JP2017504965A (ja) 2017-02-09
JP6163270B2 true JP6163270B2 (ja) 2017-07-12

Family

ID=50362169

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016539934A Active JP6163270B2 (ja) 2013-12-25 2013-12-30 低温ポリシリコン薄膜の製造方法

Country Status (8)

Country Link
US (1) US9209025B2 (ja)
JP (1) JP6163270B2 (ja)
KR (1) KR101880835B1 (ja)
CN (1) CN103700695B (ja)
DE (1) DE112013007720B4 (ja)
GB (1) GB2534771B (ja)
RU (1) RU2642140C2 (ja)
WO (1) WO2015096174A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016023246A1 (zh) * 2014-08-15 2016-02-18 深圳市华星光电技术有限公司 低温多晶硅薄膜的制备方法、制备设备及低温多晶硅薄膜
CN104241173B (zh) * 2014-09-03 2017-01-25 深圳市华星光电技术有限公司 一种低温多晶硅薄膜的制备机构及方法
CN104576318B (zh) * 2014-12-24 2017-09-05 深圳市华星光电技术有限公司 一种非晶硅表面氧化层形成方法
CN104465371A (zh) * 2014-12-31 2015-03-25 深圳市华星光电技术有限公司 准分子激光退火前处理方法、薄膜晶体管及其生产方法
CN104538310A (zh) * 2015-01-16 2015-04-22 京东方科技集团股份有限公司 低温多晶硅薄膜的制备方法、tft、阵列基板及显示装置
CN104658891B (zh) * 2015-03-03 2019-03-15 京东方科技集团股份有限公司 低温多晶硅薄膜的制备方法、薄膜晶体管及显示装置
CN104867812A (zh) 2015-03-27 2015-08-26 京东方科技集团股份有限公司 多晶硅薄膜和半导体器件的制备方法、显示基板及装置
CN105161498B (zh) * 2015-08-03 2017-09-19 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、阵列基板以及显示装置
KR102130688B1 (ko) * 2015-11-03 2020-07-07 삼성디스플레이 주식회사 레이저 결정화 방법
CN106024708A (zh) * 2016-08-12 2016-10-12 武汉华星光电技术有限公司 低温多晶硅薄膜晶体管阵列基板及其制备方法
CN108831894A (zh) * 2018-06-14 2018-11-16 深圳市华星光电技术有限公司 低温多晶硅薄膜的制作方法、低温多晶硅薄膜及低温多晶硅tft基板
CN109979383B (zh) * 2019-04-24 2021-04-02 深圳市华星光电半导体显示技术有限公司 像素驱动电路以及显示面板

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002231629A (ja) * 2001-02-01 2002-08-16 Matsushita Electric Ind Co Ltd 半導体薄膜の形成方法および薄膜トランジスタの製造方法
TW565944B (en) * 2002-10-09 2003-12-11 Toppoly Optoelectronics Corp Method of forming a low temperature polysilicon thin film transistor
US7235466B2 (en) * 2002-10-31 2007-06-26 Au Optronics Corporation Method of fabricating a polysilicon layer
CN1275291C (zh) * 2003-06-04 2006-09-13 友达光电股份有限公司 利用准分子激光再结晶工艺来制作多晶硅薄膜的方法
JP2005064078A (ja) * 2003-06-18 2005-03-10 Advanced Lcd Technologies Development Center Co Ltd 半導体薄膜の結晶化方法並びに結晶化装置
TWI310585B (en) * 2003-10-14 2009-06-01 Ind Tech Res Inst Method of controlling polysilicon crystallization
JP2005158943A (ja) * 2003-11-25 2005-06-16 Sharp Corp 半導体膜の製造方法
TWI233457B (en) * 2003-12-23 2005-06-01 Ind Tech Res Inst Method of forming poly-silicon crystallization
JP4540359B2 (ja) * 2004-02-10 2010-09-08 シャープ株式会社 半導体装置およびその製造方法
WO2005107327A1 (ja) * 2004-04-30 2005-11-10 Sanyo Electric Co., Ltd. 発光ディスプレイ
CN100359651C (zh) * 2004-05-17 2008-01-02 统宝光电股份有限公司 应用于高效能薄膜晶体管的多晶硅退火结构及其方法
CN1716071A (zh) * 2004-06-04 2006-01-04 株式会社液晶先端技术开发中心 结晶方法、薄膜晶体管制造方法、薄膜晶体管及显示装置
TWI241637B (en) * 2004-07-08 2005-10-11 Au Optronics Corp Method for manufacturing polysilicon layer
US20060024870A1 (en) * 2004-07-27 2006-02-02 Wen-Chun Wang Manufacturing method for low temperature polycrystalline silicon cell
TWI244214B (en) * 2004-09-23 2005-11-21 Au Optronics Corp Semiconductor device and method of fabricating a LTPS film
KR100753432B1 (ko) * 2005-11-08 2007-08-31 경희대학교 산학협력단 다결정 실리콘 및 그의 결정화 방법
JP2007134501A (ja) * 2005-11-10 2007-05-31 Advanced Lcd Technologies Development Center Co Ltd エキシマレーザーアニール法で作製したＳｉ膜を用いた半導体トランジスタ製造方法
TW200830426A (en) * 2007-01-12 2008-07-16 Xu-Xin Chen Method for fabricating a bottom-gate low-temperature polysilicon thin film transistor
US8077230B2 (en) * 2008-06-18 2011-12-13 Aptina Imaging Corporation Methods and apparatus for reducing color material related defects in imagers
JP2009200526A (ja) * 2009-05-29 2009-09-03 Sharp Corp Ｓｏｉ基板およびそれを用いる表示装置
JP2011040594A (ja) * 2009-08-12 2011-02-24 Seiko Epson Corp 薄膜トランジスターの製造方法
JP5564879B2 (ja) * 2009-10-01 2014-08-06 三菱電機株式会社 非晶質半導体膜の結晶化方法、並びに薄膜トランジスタ、半導体装置、表示装置、及びその製造方法
RU2431215C1 (ru) * 2010-06-02 2011-10-10 Учреждение Российской академии наук Институт физики полупроводников им. А.В. Ржанова Сибирского отделения РАН (ИФП СО РАН) Способ получения слоя поликристаллического кремния
CN102629558B (zh) * 2012-01-09 2015-05-20 深超光电（深圳）有限公司 低温多晶硅薄膜晶体管制造方法
JP5657069B2 (ja) * 2013-07-16 2015-01-21 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
GB201607451D0 (en) 2016-06-15
KR20160089453A (ko) 2016-07-27
CN103700695A (zh) 2014-04-02
WO2015096174A1 (zh) 2015-07-02
RU2016124647A (ru) 2017-12-26
DE112013007720T5 (de) 2016-10-20
KR101880835B1 (ko) 2018-08-17
CN103700695B (zh) 2017-11-03
JP2017504965A (ja) 2017-02-09
DE112013007720B4 (de) 2020-03-12
GB2534771B (en) 2018-11-28
US20150194310A1 (en) 2015-07-09
RU2642140C2 (ru) 2018-01-24
GB2534771A (en) 2016-08-03
US9209025B2 (en) 2015-12-08

Similar Documents

Publication Publication Date Title
JP6163270B2 (ja) 低温ポリシリコン薄膜の製造方法
US7507645B2 (en) Method of forming polycrystalline semiconductor layer and thin film transistor using the same
JP4211967B2 (ja) マスクを利用したシリコンの結晶化方法
US20160020096A1 (en) Manufacture Method Of Low Temperature Poly Silicon, Manufacturing Method Of TFT Substrate Utilizing The Method, And TFT Substrate Structure
EP3113217B1 (en) Low-temperature polycrystalline silicon thin-film transistor, array substrate and manufacturing method therefor
KR100623690B1 (ko) 평판 표시 장치 및 그의 제조 방법
WO2015192558A1 (zh) 低温多晶硅薄膜晶体管、其制备方法及阵列基板与显示装置
WO2016138715A1 (zh) 低温多晶硅薄膜及薄膜晶体管的制备方法、薄膜晶体管、显示面板及显示装置
US9748284B2 (en) Thin film transistor, method for fabricating the same, and array substrate
JP2010278116A (ja) 半導体素子基板の製造方法及び半導体素子基板並びに表示装置
JP4165305B2 (ja) 結晶質半導体材料の製造方法および半導体装置の製造方法
JPH10125923A (ja) 半導体素子及びその製造方法
TW200411773A (en) Method of laser crystallization
US20060172469A1 (en) Method of fabricating a polycrystalline silicon thin film transistor
JP2007281465A (ja) 多結晶膜の形成方法
KR101011806B1 (ko) 다결정 실리콘 박막의 제조방법
KR100803867B1 (ko) 비정질 실리콘층의 결정화 방법 및 이를 이용한 박막트랜지스터의 제조방법
JP2006108136A (ja) 結晶質半導体膜の製造方法および結晶質半導体膜
WO2017020542A1 (zh) 薄膜晶体管及其制作方法、阵列基板以及显示装置
KR101131216B1 (ko) 다결정 실리콘 박막의 제조방법
KR101289066B1 (ko) 결정화방법 및 결정화 마스크 제작방법
US9887216B2 (en) Methods for manufacturing poly-silicon thin film transistor and array substrate
KR100579178B1 (ko) 박막트랜지스터 및 그 제조 방법
KR101095621B1 (ko) 다결정 실리콘 박막의 제조방법
JP2009194348A (ja) 半導体製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170510

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170523

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170616

R150 Certificate of patent or registration of utility model

Ref document number: 6163270

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250