CN104916568B - 等离子体处理装置、基板处理系统和薄膜晶体管的制造方法 - Google Patents

等离子体处理装置、基板处理系统和薄膜晶体管的制造方法 Download PDF

Info

Publication number
CN104916568B
CN104916568B CN201510105351.3A CN201510105351A CN104916568B CN 104916568 B CN104916568 B CN 104916568B CN 201510105351 A CN201510105351 A CN 201510105351A CN 104916568 B CN104916568 B CN 104916568B
Authority
CN
China
Prior art keywords
gas
substrate
film
tft
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510105351.3A
Other languages
English (en)
Other versions
CN104916568A (zh
Inventor
藤永元毅
高藤哲也
里吉务
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2015030913A external-priority patent/JP6531422B2/ja
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN104916568A publication Critical patent/CN104916568A/zh
Application granted granted Critical
Publication of CN104916568B publication Critical patent/CN104916568B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3178—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation for applying thin layers on objects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32366—Localised processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Plasma & Fusion (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)

Abstract

本发明一种能够抑制氧化物半导体的特性的降低且制造薄膜晶体管的等离子体处理装置等。等离子体处理装置(2)对形成有薄膜晶体管(8)的基板F执行等离子体处理，进行上述等离子体处理的处理容器(31)具备用于载置上层侧的金属膜被蚀刻处理而呈露出了氧化物半导体层(84)的状态的基板F的载置台(331)。真空排气部(314)进行处理容器(31)内的真空排气，从气体供给部(360)供给作为等离子体产生用气体的水蒸汽或含有氟的气体和氧气的混合气体。等离子体产生部(34)将上述等离子体产生用气体等离子体化，来执行将氧化物半导体层(84)暴露于利用水蒸汽或利用含有氟的气体和氧气的混合气体产生的等离子体中的等离子体处理。

Description

等离子体处理装置、基板处理系统和薄膜晶体管的制造方法
技术领域
本发明涉及对形成于基板上的薄膜晶体管上设置的氧化物半导体进行等离子体处理的技术。
背景技术
液晶表示装置(LCD：Liquid Crystal Display)等的用于FPD(Flat PanelDisplay)的薄膜晶体管(TFT：Thin Film Transistor)通过一边在玻璃基板等基板上将栅极电极或栅极绝缘膜、半导体层等图案化一边依次叠层而形成。
近年来，作为用于TFT的半导体层的材料，以载流子迁移率高、成膜比较容易的IGZO(In－Ga－Zn－O类)等透明非晶质氧化物半导体(TAOS(Transparent AmorphousOxide Semiconductor)为代表的氧化物半导体备受关注。
发明人掌握到，在将这些氧化物半导体用于半导体层(以下，称为“氧化物半导体层”)制造实际的TFT时，有时阈值电压等特性降低。
在此，引用文献1中记载有一种技术，在作为半导体层使用微晶硅的TFT的制造步骤中，通过使用了在含有水的气氛下生成的等离子体(水等离子体)的处理，在半导体层的表面形成氧化膜的绝缘层。
另外，引用文献2中记载有一种技术，在沟道蚀刻型的TFT的制造步骤中，通过湿式蚀刻形成源极/漏极的电极，接着，进行杂质半导体层的干式蚀刻后，利用水等离子体对露出的非晶硅(a－Si)的表面进行处理，由此，形成稳定的绝缘层，并且除去抗蚀剂。
但是，引用文献1、2所记载的技术均是将硅等以往的半导体材料的表面氧化来形成绝缘层的技术，均未关注到作为半导体层材料使用氧化物半导体时的特性降低的问题。
现有技术文献
专利文献
专利文献1：日本特开2009－278075号公报：权利要求11、段落0040、0070
专利文献2：日本特开2009－283919号公报：权利要求4、段落0062～0064、0075
发明内容
发明想要解决的技术问题
本发明是鉴于这种情况而完成的，其目的在于，提供一种能够抑制氧化物半导体的特性的降低且制造薄膜晶体管的等离子体处理装置、基本处理系统、薄膜晶体管的制造方法以及存储该方法的存储介质。
用于解决技术课题的技术方案
本发明提供一种等离子体处理装置，对形成有薄膜晶体管的基板执行等离子体处理，上述等离子体处理装置的特征在于，包括：
处理容器，进行对上述基板的等离子体处理，具备用于载置形成于氧化物半导体的上层侧的金属膜被蚀刻处理而呈露出了上述氧化物半导体的状态的基板的载置台；
真空排气部，其进行上述处理容器内的真空排气；
气体供给部，其向上述处理容器内供给作为等离子体产生用的气体的水蒸汽或含有氟的气体和氧气的混合气体；和
等离子体产生部，其用于将供给到上述处理容器内的等离子体产生用的气体等离子体化，
上述等离子体处理是将露出的上述氧化物半导体暴露于利用上述水蒸汽产生的等离子体、或利用含有氟的气体和氧气的混合气体产生的等离子体中的处理。
所述等离子体处理装置也能够包括以下特征。
(a)上述载置台包括在等离子体处理的执行中将上述基板的温度调节成25℃以上、250℃以下的温度范围的温度调节部。
(b)在上述金属膜的上层侧形成有图案化的抗蚀剂膜，包括为了促进上述抗蚀剂膜的除去，具备上述等离子体产生用的气体之外，供给氧气的氧气供给部。
(c)上述金属膜含有铝且被含有氯的蚀刻气体蚀刻处理过。
(d)上述等离子体产生部包括用于产生电感耦合型等离子体的天线部。
(e)上述气体供给部是供给水蒸汽作为等离子体产生用气体的水蒸汽供给部，该水蒸汽供给部包括使以液体的状态供给的水汽化而以水蒸汽的状态向上述处理容器供给的水蒸汽产生部。
(f)包括在上述等离子体处理前，为了在上述处理容器内进行上述金属膜的蚀刻处理，而向上述处理容器内供给蚀刻气体的蚀刻气体供给部，上述等离子体处理装置利用上述等离子体产生部，将从该蚀刻气体供给部供给的蚀刻气体等离子体化，进行上述金属膜的蚀刻处理。
发明效果
本发明对将氧化物半导体层的上层侧的金属膜蚀刻而露出了该氧化物半导体的基板，使用水蒸汽、或含有氟的气体和氧气的混合气体作为等离子体产生用气体进行等离子体处理，并暴露在利用上述水蒸汽产生的等离子体、或利用含有氟的气体和氧气的混合气体产生的等离子体中，由此能够抑制氧化物半导体的特性的降低且制造薄膜晶体管。
附图说明
图1是表示应用本发明实施方式的保护处理(等离子体处理)的TFT的一个例子的纵剖侧视图。
图2是表示配线源极/漏极电极的步骤的一个例子的步骤图。
图3是进行上述电极的蚀刻处理和保护处理的基板处理系统的平面图。
图4是设置于上述基板处理系统的等离子体处理模块的纵剖侧视图。
图5是表示由上述基板处理系统执行的处理的流程的流程图。
图6是表示蚀刻处理后的氧化物半导体层的状态的示意图。
图7是表示保护处理后的氧化物半导体层的状态的示意图。
图8是形成有临时保护膜的TFT的纵剖侧视图。
图9是另一实施方式的基板处理系统的平面图。
图10是表示配线源极/漏极电极的其它步骤的例子的步骤图。
图11是表示利用氟气和氧气的混合气体进行的保护处理后的氧化物半导体层的状态的示意图。
附图标记说明
F 基板
1 基板处理系统
2 蚀刻处理模块
3、3a 等离子体处理模块
31 主体容器
314 真空排气机构
33 处理室
331 载置台
333 加热器
336 直流电源
34 天线部
35 喷头
36 气体供给管
360 水蒸汽供给部
362 水蒸汽产生部
4、4a 成膜处理模块
5 控制部
8 TFT
81 玻璃基板
82 栅极电极
83 栅极绝缘膜
84 氧化物半导体层
85 电极
85a 源极电极
85b 漏极电极
86 抗蚀剂膜
87 临时保护膜
具体实施方式
参照图1对应用本发明实施方式的等离子体处理的基板F的结构例进行说明。图1表示形成在作为基板F的玻璃基板81的表面上的TFT8的放大纵剖面。
图1是沟道蚀刻型的底部栅极型构造的TFT8。TFT8在玻璃基板81上形成有栅极电极82，在该栅极电极82上设置有由SiN膜等构成的栅极绝缘膜83，并且在栅极绝缘膜83的上层叠层有由氧化物半导体构成的氧化物半导体层84。接着，在氧化物半导体层84的上层侧成膜金属膜，然后对该金属膜进行蚀刻而形成源极电极85a、漏极电极85b。
作为构成氧化物半导体层84的氧化物半导体材料的例子，除了已述的以IGZO为代表的TAOS以外，还能够示例：氧化锌(ZnO)、氧化镍(NiO)、氧化锡(SnO2))、氧化钛(TiO2)、氧化钒(VO2)、氧化铟(In2O3)、钛酸锶(SrTiO3)等。
在该氧化物半导体层84上形成源极电极85a、漏极电极85b，由此氧化物半导体层84的表面露出的区域成为TFT8的沟道部。接着，为了保护表面，形成例如由SiN膜构成的保护膜即钝化膜(未图示)。而且，源极电极85a、漏极电极85b经由形成于钝化膜表面的接触孔与ITO(Indium Tin Oxide)等未图示的透明电极连接，将该透明电极与驱动电路或驱动电极连接而制造成FPD。
在以上说明了概略结构的TFT8中，用于形成源极电极85a、漏极电极85b的金属膜，例如使用从下层侧依次叠层钛膜、铝膜、钛膜而成的Ti/Al/Ti构造的金属膜。如图1所示，在该金属膜的表面上将抗蚀剂膜86图案化，使用氯气(Cl2)或三氯化硼(BCl3)、四氯化碳(CCl4)等氯类的蚀刻气体进行蚀刻处理，由此进行源极电极85a、漏极电极85b、沟道部的形成。
在上述的制造TFT8的步骤中，通过用于形成金属膜的金属材料的溅射、抗蚀剂膜的加热、与对电极85(源极电极85a、漏极电极85b)进行图案化时的蚀刻气体的接触等，氧化物半导体层84暴露在物理性的、热的、化学性的刺激中。其结果，如图6中示意性地所示，氧化物半导体层84所含有的氧的一部分脱离，认为这应当是成为引起TFT8的特性降低的主要原因(图6中，以虚线表示氧缺陷部)。
另外，通过蚀刻处理形成电极85、沟道部后，在其它的装置中进行抗蚀剂膜86的除去、钝化膜的成膜，因此，当将基板F在大气中输送时，在氧缺陷部吸附大气中的水分等，也成为引起特性进一步降低的主要原因。
因此，需要追加如下处理步骤，即：例如在除去抗蚀剂膜86之后、进行钝化膜的成膜前，进行在氧存在的气氛下加热基板F的退火处理，并进行水分的除去或氧的弥补，而使TFT8的特性恢复。
另外，当如已述的方式使用氯类的蚀刻气体对含有铝的金属膜进行图案化电极85时，在抗蚀剂膜86上附着氯，另外，在被蚀刻了的电极85本身也附着氯、作为氯和铝的化合物的氯化铝。当将附着有这些含有氯的物质的状态的TFT8在大气中输送时，氯和大气中的水分反应而生成盐酸，也成为引起电极85的腐蚀的主要原因。
为了减少以上说明的氧缺陷、含有氯的物质的附着的影响，在本发明的实施方式中，对通过蚀刻处理而形成电极85之后的基板F，进行使用了等离子体化的水蒸汽的等离子体处理(以下，均称为“保护处理”)。
另外，还对如下方法进行说明，即：为了在该保护处理后在其它的装置中进行抗蚀剂膜86的除去、钝化膜的成膜，在基板F的表面形成临时保护膜，使得即使将基板F在大气中输送，也能够抑制水分的吸附。
以下，参照图3、图4说明执行形成电极85的蚀刻处理、之后的保护处理和在基板F的表面形成临时保护膜的成膜处理的基板处理系统1(基板处理装置)、设置于该基板处理系统1的等离子体处理模块3(等离子体处理装置、基板处理装置)的结构。
在说明基板处理系统1的具体的结构之前，参照图2对形成电极85的步骤的概要进行说明。
使用图1说明的TFT8中，在比电极85更靠下层侧的形成有叠层体的基板F的表面上，通过例如溅射依次叠层钛膜-铝膜-钛膜而成膜金属膜(P1)。接着，在金属膜表面上涂敷抗蚀剂液形成抗蚀剂膜，然后，进行与电极85的形状对应的图案化(P2)。
然后，使用氯类的蚀刻气体进行金属膜的蚀刻处理，形成电极85(P3)。然后，进行将露出的氧化物半导体层84暴露于利用水蒸汽产生的等离子体的保护处理，进行氧对氧缺陷的弥补和氧的进一步摄入，或含有附着于电极85和抗蚀剂膜86表面的氯的物质的除去(P4)，保护处理后，在基板表面形成临时保护膜(保护膜)(P5)。
形成有临时保护膜的基板F在大气中被输入到其它的装置，将临时保护膜蚀刻除去之后(P6)，通过灰化处理除去抗蚀剂膜86(P7)，进行钝化膜的成膜(P8)。
在以上说明的电极85的形成步骤中，在以下说明的基板处理系统1中执行图2中由虚线包围表示的金属膜的蚀刻处理(P3)、利用水蒸汽的等离子体进行的保护处理(P4)和临时保护膜的成膜处理(P5)。
如图3的平面图所示，基板处理系统1构成为对基板F执行已述的蚀刻处理、保护处理和临时保护膜的成膜处理的多室型真空处理系统。
基板处理系统1包括第一输送机构11。第一输送机构11载置在未图示的载体载置部上，在收纳多个基板F的载体C1、C2和能够在常压气氛与真空气氛之间切换内部的压力气氛的负载锁定室12之间进行基板F的交接。负载锁定室12叠层例如两层，在各负载锁定室12内设置有保持基板F的架122和进行基板F的位置调节的定位器121。
在负载锁定室12的后级连接有例如平面形状为四边形的真空输送室13，在该真空输送室13内设置有第二输送机构14。该真空输送室13中，除了与负载锁定室12连接的侧壁面以外，在其它3个侧壁面上，从上面侧观察在逆时针方向上连接有蚀刻处理模块2、等离子体处理模块3、成膜处理模块4。
另外，在第一输送机构11侧的负载锁定室12的开口部、负载锁定室12和真空输送室13之间、真空输送室13和各处理模块2～4之间，设置有将负载锁定室12或真空输送室13、各处理模块2～4气密性地密封且可开关地构成的闸阀G1～G5。
蚀刻处理模块2构成为例如等离子体蚀刻装置，利用将从蚀刻气体供给部21供给的氯类的蚀刻气体等离子体化而产生的活性种进行金属膜的蚀刻处理。蚀刻处理模块2的具体的结构没有特别限定，但本例的基板处理系统1中，与接下来说明的等离子体处理模块3(图4)大致相同地构成，因此，省略在此的说明。
在等离子体处理模块3中，通过蚀刻处理形成电极85或沟道部，对氧化物半导体层84露出的基板F执行利用水蒸汽的等离子体进行的保护处理。
该等离子体处理模块3为导电性材料、例如形成方筒形状且将内壁面进行了阳极氧化处理的铝制，具备气密且电接地的主体容器31。主体容器31将例如横截平面的一边构成2.9m、将另一边构成3.1m左右的大小，使得能够处理例如一边为2200mm、另一边为2500mm左右大小的方型基板F。
主体容器31的内部空间利用电介质壁32上下划分，其上方侧成为配置用于产生电感耦合等离子体(ICP(Induced Coupled Plasma))的天线部34的天线室341，下方侧成为进行基板F的处理的处理室33。
电介质壁32由氧化铝(Al2O3)等陶瓷或石英等构成。本例中，主体容器31的下部侧部分相当于处理容器。
在电介质壁32的下表面侧，嵌入有用于将保护处理所使用的等离子体产生用的水蒸汽供给到处理室33的喷头35。喷头35由导电性材料的金属、例如表面进行了阳极氧化处理的铝构成，并经由未图示的接地线而电接地。
在喷头35的下表面设置有用于朝向处理室33向下方侧喷出水蒸汽的多个气体喷出孔351。另一方面，在嵌入有该喷头35的电介质壁32的中央部连接有气体供给管36，以与喷头35内的空间连通。气体供给管36贯通主体容器31的顶部并延伸至外侧，经由开关阀361与水蒸汽产生部362连接。
水蒸汽产生部362与将例如纯水以液体的状态积存的纯水罐363连接。另外，在水蒸汽产生部362的内部设置有用于使从纯水罐363供给的纯水蒸发的空间、用于加热纯水的加热部、进行向喷头35供给的水蒸汽的流量调节的质量流量控制器(均未图示)等。
纯水罐363能够使用例如交换式纯水罐，与用于向水蒸汽产生部362供给纯水的纯水供给管364和从外部的压送气体供给源366接收用于将纯水罐363内的纯水向水蒸汽产生部362压送的氮气等压送气体的压送气体供给管365连接。
与交换式纯水罐363连接的纯水供给管364、压送气体供给管365和使纯水蒸发并向喷头35供给的水蒸汽产生部362构成等离子体处理模块3中的水蒸汽供给部360。此外，当然也可以采用将纯水罐363设为固定式从外部注入纯水的方式。在该情况下，固定式纯水罐363也构成水蒸汽供给部360。水蒸汽供给部360相当于向处理室33内供给水蒸汽作为等离子体产生用气体的气体供给部。
另外，如图3、图4所示，为了在气体供给管36中通过等离子体处理模块3内的保护处理除去抗蚀剂膜86的一部分，也可以连接在水蒸汽之外供给氧气的氧气供给部367。
从水蒸汽产生部362、氧气供给部367供给的水蒸汽、氧气经由气体供给管36供给到喷头35后，在喷头35的空间内扩展，并通过各气体喷出孔351供给至处理室33内。
在电介质壁32的上方侧的天线室341内配置有天线部34。天线部34通过例如由铜等构成的天线构成，在处理室33内形成均匀的感应电场，因此，在与水平配置于该处理室33的基板F相对的区域配置多个(作为天线部34的配置方法的一个例子，参照日本特开2013－162035)。
天线部34经由供电部371、匹配器372与高频电源373连接，被从高频电源373供给例如频率为13.56MHz的高频电力。由此，在处理室33内产生感应电场，通过该感应电场将从喷头35供给的水蒸汽等离子体化。天线部34、供电部371、高频电源373等相当于本实施方式的等离子体产生部。
在处理室33内，以隔着电介质壁32与天线部34相对的方式设置有基板F的载置台331。载置台331由导电性材料、例如表面进行了阳极氧化处理的铝构成。在载置台331上设置有由例如电阻发热体构成并与直流电源336连接的加热器333，能够基于由未图示的温度检测部得到的温度检测结果对载置台331上的基板F进行加热。另外，在载置台331上形成用于使冷却介质通流的未图示的冷却介质流路，能够抑制基板F过大的温度上升。
另外，在成为真空气氛的处理室33内，进行利用上述加热器333或冷却介质流路的基板F的温度调节，因此，经由未图示的气体流路向载置台331的基板F的背面供给作为热传递用气体的氦气。
另外，载置于载置台331的基板F由未图示的静电吸盘吸附保持。
载置台331收纳于绝缘体制的罩332内，并由中空的支柱335支承。支柱335贯通主体容器31的底面，其下端部与未图示的升降机构连接，能够使载置台331在上下方向上移动。在收纳载置台331的罩332和主体容器31的底部之间配置有包围支柱335、用于维持主体容器31的气密状态的波纹管334。另外，在处理室33的侧壁上设置有用于搬入搬出基板F的搬入搬出口311和对其进行开闭的的闸阀312(图3的闸阀G4)。
处理室33的底部经由排气管313与真空泵等真空排气机构314连接。利用该真空排气机构314，将处理室33内排气，在实施保护处理的期间中，能够将处理室33内调节成规定的真空气氛。与真空排气机构314连接的排气管313相当于本实施方式的真空排气部。
接着，当对图3所示的成膜处理模块4进行说明时，其结构没有特别限定，但本例中，对于从成膜气体供给部41供给的成膜气体，利用具备与图4所示的等离子体处理模块3相同的结构的成膜处理模块4使成膜气体活性化，在基板F上成膜临时保护膜。
在此，设置于成膜处理模块4的成膜气体供给部41具有以下说明的特征。例如，当举例作为临时保护膜而成膜硅膜的情况时，如图3所示，在成膜气体供给部41设置有进行成为硅的原料的原料气体的供给的原料气体供给部411、和进行将原料气体氧化的氧化气体的供给的氧化气体供给部412。作为成膜气体(原料气体、氧化气体)的具体例，能够举出作为原料气体供给四氟化硅(SiF2)气体、四氯化硅(SiCl4)，作为氧化气体供给氧(O2)气的情况。
例如，作为能够通过CVD法成膜硅膜的原料气体，已知有TEOS(TetraethylOrthosilicate)等有机硅化合物，但若原料气体中含有氢，则成为成膜的临时保护膜中摄入氢的主要原因。发明人掌握到，临时保护膜直接成膜于通过蚀刻处理而露出沟道部的氧化物半导体层84的上表面，结果，若该临时保护膜中含有氢，则与大气输送时的水分吸附的问题一样，使氧化物半导体层84劣化，成为降低TFT8的特性的主要原因。
因此，在本例的等离子体处理模块3中，通过使用不含有氢的四氟化硅作为原料气体，降低临时保护膜中所含有的氢量，抑制成为TFT8的特性降低的主要原因的氢对氧化物半导体层84的摄入。
构成临时保护膜的材料不限定于硅膜，例如也能够使作为原料气体的四氟化硅气体和作为氮化气体的氮(N2)气等反应，成膜氮化硅膜。
具备以上说明的结构的基板处理系统1各处理模块2～4，如图3、图4所示与统一控制其整体的动作的控制部5连接。控制部5由具备未图示的CPU和存储部的计算机构成，存储部中记录有关于包含针对处理系统1、各处理模块3～5的以下作用的步骤1(命令)组的程序，即：将从载体C1、C2取出的基板F经由负载锁定室12和真空输送室13依次搬入处理模块2～4，执行金属膜的蚀刻处理、之后的保护处理、临时保护膜的成膜处理后，将基板F返回至最初的载体C1、C2的动作等。该程序储存于例如硬盘、光盘、磁光盘、存储卡等存储介质中，由此安装于计算机。
参照图5的流程图说明具备以上结构的基板处理系统1和各处理模块2～4的作用。
首先，从载体C1、C2取出处理对象的基板F，在负载锁定室12、真空输送室13中输送(开始)，然后，将结束了之前的基板F的处理的状态的蚀刻处理模块2搬入基板F，并载置于载置台上(步骤S101)。然后，使第二输送机构14从蚀刻处理模块2退避，关闭闸阀G3，对用于进行蚀刻处理的处理室内进行真空排气。此时，处理室内的压力调节成0.667～13.3Pa(5～100mTorr)的范围，优选调节成0.667～4.00Pa(5～30mTorr)的范围的值。另外，与压力调节同时进行基板F的温度调节，调节成25～120℃的范围，优选调节成25～80℃范围的值。
在完成处理室33内的基板F的温度调节后，从蚀刻气体供给部21以例如2000～6000ml/分钟(0℃，一个标准气压，以下相同)的范围、优选以3000～5000ml/分钟的范围的流量供给氯类的蚀刻气体。此时，利用真空排气机构314将处理室33内排气，将处理室33内调节成规定压力的真空气氛。而且，向构成等离子体产生部的天线部供给高频电力，产生ICP来进行金属膜的蚀刻处理(步骤S102)。
在仅进行这样预先设定的时间的蚀刻处理后，停止蚀刻气体的供给和电力对天线部的供给，结束蚀刻处理。通过该蚀刻处理，形成图1所示的电极85，另外，通过除去金属膜的一部分而露出氧化物半导体层84，形成沟道部。
另外，在电极膜的一部分被除去而露出的氧化物半导体层84中，如使用图6说明的方式，目前为止的处理结果，成为氧化物半导体层84所含有的氧的一部分脱离而产生氧缺陷的状态。另外，如已上所述，通过利用氯类的蚀刻气体对含有铝的金属膜进行了蚀刻处理，在电极85和电极85的上层侧的抗蚀剂膜86上附着有蚀刻气体所含有的氯、通过氯和铝的反应而生成的氯化铝等含有氯的物质。
因此，向产生氧缺陷的部位供给氧，并且进一步促进氧对氧化物半导体层84的摄入，并且为了除去含有氯的物质，利用等离子体化的水蒸汽，对基板F进行保护处理(将露出的氧化物半导体层84暴露于利用水蒸汽产生的等离子体的处理)。
当在蚀刻处理模块2中蚀刻处理结束时，调整处理室内的压力，打开闸阀G3使第二输送机构14进入，取出基板F。然后，打开结束了之前的基板F的处理的状态的等离子体处理模块3的闸阀312(G4)并向处理室33内搬入基板F(步骤S103)，在载置台331上载置并吸附固定基板F，并且调节载置台331的高度位置。
使第二输送机构14的输送臂从处理室33退避，关闭闸阀312后，将处理室33内的压力调节成0.667～66.7Pa(5～500mTorr)的范围的值，优选调节成6.67～40.0Pa(50～300mTorr)的范围的值。另外，与压力调节同时进行甚板F的温度调节，调节成25～250℃的范围的值，优选调节成80～250℃的范围的值。
在完成处理室33内的基板F的温度调节后，从水蒸汽供给部360以例如2000～10000ml/分钟的范围、优选以4000～10000ml/分钟的范围的流量供给作为等离子体用的气体的水蒸汽。另外，为了进行抗蚀剂膜86的一部分的除去，在水蒸汽之外还供给氧气的情况下，从氧气供给部367以例如2000～10000ml/分钟的范围、优选以4000～10000ml/分钟的范围的流量供给氧气。此时，利用真空排气机构314将处理室33内排气，将处理室33内调节成规定压力的真空气氛。而且，从高频电源373向各天线部34供给高频电力，产生ICP来执行基板F的保护处理(步骤S104)
通过利用等离子体将水分子活性化，将活性种中所含有的氧摄入氧化物半导体层84的氧缺陷来弥补氧(图7)。另外，通过比氧缺陷过量地供给活性化的氧，能够在氧化物半导体层84的表面形成氧浓度高的膜、所谓“氧化皮膜”。通过对氧缺陷弥补氧，使劣化的氧化物半导体层84恢复，并且形成氧浓度高的区域，由此，能够抑制后阶段中实施的基板F的处理中的氧脱离的影响，还能够抑制水分对氧化物半导体层84的吸附。
认为通过在上述保护处理中使用水蒸汽作为等离子体产生用气体，能够利用氧化力比较强的OH自由基等活性种，并能够有效地促进氧对氧化物半导体层84的摄入。此外，水蒸汽发生等离子体化，因此，与在大气中输送的情况不同，几乎没有水分子在该状态下吸附于氧化物半导体层84的情况。另外，与氧被摄入氧化物半导体层84的量相比，氢的摄入量少，当比较因氧的摄入使氧化物半导体层84恢复的效果和因氢的摄入引起的劣化时，恢复效果的一方较大。
另外，被等离子体活性化的水蒸汽所含有的氢与附着于抗蚀剂膜86或电极85的氯、氯化铝反应，生成氯化氢而被从抗蚀剂膜86、电极85除去。另外，通过在作为等离子体产生用气体的水蒸汽之外供给氧气，使抗蚀剂膜86的表面一部分氧化(燃烧)除去，由此，能够使进入比抗蚀剂膜86的表面更靠内侧的氯露出，与氢反应除去。
在此，本保护处理中，实验性地确认到，比蚀刻处理时的压力气氛(0.667～13.3Pa(5～100mTorr))高地设定处理室33内的压力气氛(0.667～66.7Pa(5～500mTorr))，另外进行利用ICP的处理，由此能够得到更良好的氯除去效果。此外，各处理时的压力不同对氯的除去效果造成的影响的具体的机制不明。
这样，在仅进行这样预先设定的时间的保护处理后，停止水蒸汽、氧气的供给和电力对天线部34的供给。
接着，进行处理室33内的压力调节以使得能够将基板F搬出真空输送室13，在进行了该压力调节后，打开闸阀312，使第二输送机构14的输送臂进入，取出基板F。而且，打开结束了之前的基板F的处理的状态的成膜处理模块4的闸阀G5，向处理室内搬入基板F(步骤S105)。然后，使第二输送机构14从成膜处理模块4退避，关闭闸阀G5，将处理室内进行真空排气。另外，与排气同时进行基板F的温度调节，调节成25～250℃的范围的值。
在完成处理室33内的基板F的温度调节后，从成膜气体供给部41供给例如四氟化硅气体和氧气。此时，利用真空排气机构314将处理室33内排气，将处理室33内调节成规定压力的真空气氛。而且，向构成等离子体产生部的天线部供给高频电力，产生ICP来在基板F的表面上成膜由硅膜构成的临时保护膜(图5的步骤S106)。
在仅进行预先设定的时间的成膜处理后，停止成膜气体的供给和电力对天线部的供给，结束成膜处理。通过该成膜处理，如图8所示，成为基板F的表面被临时保护膜87覆盖的状态，因此，能够抑制在大气中输送基板F时的水分向氧化物半导体层84的吸附。
而且，调整处理室内的压力，打开闸阀G5使第二输送机构14进入，取出基板F，从真空输送室13到负载锁定室12以与搬入时相反的路径输送基板F，将基板F储存至原来的载体C1、C2。在载体C1、C2内的基板F的处理完成后，向进行抗蚀剂膜86的除去和钝化膜的成膜的装置输送载体C1、C2(步骤S107，结束)
这些进行抗蚀剂膜86的除去、钝化膜的成膜的装置，也能够使用与例如图3所示的例子相同的多室型真空处理系统(基板处理系统)。而且，在该基板处理系统中，在与真空输送室连接的各处理模块内执行图2中由点划线包围表示的临时保护膜87的蚀刻处理(P6)、利用灰化处理进行的抗蚀剂膜86的除去(P7)、钝化膜的成膜处理(P8)。
因此，在除去临时保护膜87后，在直到成膜钝化膜为止的期间中，露出的氧化物半导体层84被暴露在大气气氛中，因此，能够抑制水分对氧化物半导体层84的吸附。
另外，与临时保护膜87的成膜时一样，通过使用不含有氢的成膜气体(例如用于成膜硅膜的四氟化硅气体和氧气、用于成膜氮化硅膜的四氟化硅气体和氮气)进行钝化膜的成膜，也能够抑制氢对氧化物半导体层84的摄入。
根据本实施方式的等离子体处理模块3，具有以下效果。对氧化物半导体层84的上层侧的金属膜进行蚀刻而露出了该氧化物半导体层84的基板，使用作为等离子体产生用的气体的水蒸汽露出的进行等离子体处理，由此，向氧化物半导体层84中摄入氧，因此，能够抑制氧化物半导体层84的特性的降低并制造TFT8。
在此，在图3所示的基板处理系统1中，不进行蚀刻处理时所使用的抗蚀剂膜86的除去，而向其它的装置输送基板F，进行抗蚀剂膜86的除去。因此，为了抑制大气输送时的水分对氧化物半导体层84的吸附，在基板F的表面形成临时保护膜87。
另一方面，如果与对氧化物半导体层84摄入氧的保护处理同时进行抗蚀剂膜86的除去，则能够省略图2所示的临时保护膜87的成膜(P5)及其蚀刻(P6)的步骤。
图9所示的基板处理系统1a成为在等离子体处理模块3a中进行对蚀刻处理后的基板F的保护处理和利用灰化进行的抗蚀剂膜86的除去的结构(图10的P4’)。另外，在成膜处理模块4a中，对抗蚀剂膜86被除去的基板F形成作为保护膜的钝化膜(P8)。
等离子体处理模块3a能够使用具备与使用例如图4说明的例子相同结构的模块，但为了进行抗蚀剂膜86的除去，设定方案使得在已述的保护处理之后，将从氧气供给部367单独供给的氧气进行等离子体化以执行灰化处理，在该方面与图4所示的例子不同。
另外，进行钝化膜的成膜的成膜处理模块4a，使用四氟化硅气体和氧气、用于成膜氮化硅膜的四氟化硅气体和氮气进行利用不含有氢的成膜气体进行的钝化膜的成膜的方面均与已述的例子相同。
并且，蚀刻处理和保护处理(包含除去抗蚀剂膜的情况)不限定于在各个模块2、3(3a)中执行的情况。例如，也能够在具备ICP产生用的天线部34等的共用的处理模块上连接蚀刻气体供给部21和水蒸汽供给部360、氧气供给部367，并在共用的处理室33内连续进行这些处理。
接着，作为第二实施方式，对代替已述的水蒸汽而使含有氟的气体(以下，称为“含氟气体”)和氧气的混合气体(以下，称为“含氟混含气体”)等离子体化，并利用该等离子体化的含氟混合气体进行保护处理的例子进行说明。作为含氟气体的例子，能够例示四氟化碳(CF4)、六氟化硫(SF6)。
利用等离子体化的含氟混合气体进行的保护处理也能够适用于图2所示的P4的保护处理、或图10所示的P4’的保护处理和利用灰化进行的抗蚀剂膜86的除去的任一者。
另外，在本例中，也能够在使用执行图10所示的步骤的基板处理系统1a进行使用了等离子体化的含氟混合气体的保护处理时，使蚀刻处理模块2和保护处理模块3a共用化。
作为含氟混合气体的气体供给部的结构例，能够代替图4所示的等离子体处理模块3的水蒸汽供给部360，而举出将积存含氟气体的含氟气体积存部和积存氧气的氧气积存部与气体混合器并联地连接的结构。在该气体混合器中混合的含氟混合气体被供给至喷头35。在含氟气体积存部、氧气积存部中设置有各种质量流量计等流量调节部，含氟气体以500～2000ml/分钟(0℃，一个标准气压，以下相同)、优选500～1000ml/分钟的流量范围供给。另外，氧气以5000～100000ml/分钟、优选5000～20000ml/分钟的流量范围供给。
使用等离子体化的含氟混合气体的保护处理时的压力条件为0.667～66.7Pa(5～500mTorr)、更优选为6.67～40Pa(50～300mTorr)的范围。该保护处理时的基板F的温度调节成25～250℃、优选80～250℃的温度范围。
当对使用等离子体化的含氟混合气体的保护处理的作用进行叙述时，通过利用等离子体将含氟混合气体活性化，产生了氧缺陷的氧化物半导体层84(图6)利用活性种中所含有的氟而被氟终端，且通过对氧缺陷弥补氧，能够在氧化物半导体层84的表面形成氟浓度和氧浓度较高的膜、即“含氟氧化覆膜”(图11)。通过形成“含氟氧化覆膜”，使劣化的氧化物半导体层84恢复，并且形成氟浓度和氧浓度较高的区域，因此，能够抑制在后阶段实施的基板F的处理中的氧脱离的影响，另外，抑制水分对氧化物半导体层84的吸附。
另外，作为含氟气体的四氟化碳、六氟化硫，通过将附着于抗蚀剂膜86、电极85的氯、氯化铝中的氯置换成含氟气体所含有的氟而除去。另外，上述含氟气体也具有蚀刻抗蚀剂膜86的作用，因此，通过将抗蚀剂膜86的表面一部分除去，也能够使进入比抗蚀剂膜86的表面更靠内侧的氯露出并除去。
在此，设置于等离子体处理模块3等的等离子体产生部的结构也不限定于使用产生ICP的天线部34的例子。例如也能够在平行平板电极间施加高频电力而产生电容耦合型等离子体来进行保护处理、蚀刻处理、成膜处理。
并且，成膜处理模块4、4a例如也可以构成为用加热器将载置于载置台上的基板F而使成膜气体反应来进行成膜处理的热CVD装置，也可以通过等离子体化、加热以外的方法使成膜气体活性化。另外，成膜方法也不限于CVD，也可以采用对晶片依次供给多种反应气体而使反应生成物堆积的所谓的ALD(Atomic Layer Deposition，原子层沉积)法或MLD(Molecular Layer Deposition，分子层沉积)法。
在这些基础上，用于形成电极85的金属膜不限定于由含有铝的金属构成的情况。例如也能够使用钼(Mo)、铜(Cu)等。当举例将Mo和Cu的金属膜按照该顺序叠层于氧化物半导体层84的上层侧的情况时，在另一装置中进行最上层的Cu金属膜的湿式蚀刻后，在图1、9中所示的基板处理系统1、1a中执行Mo金属膜的干式蚀刻、之后的氧化物半导体层84的保护处理等。在该情况下，能够利用六氟化硫(SF6)、四氟化碳(CF4)等不含有氯的蚀刻气体，因此，含有氯的物质引起腐蚀的问题较小。但是，氧化物半导体层84中的氧缺陷、在大气中输送氧化物半导体层84时的水分的吸附的课题依然存在，因此，能够获得通过采用本实施方式得到的保护处理产生的TFT8的性能提高的效果。

Claims (8)

1.一种薄膜晶体管的制造方法，其特征在于，包含：
将形成于上表面的金属膜被含有氯的蚀刻气体蚀刻处理而呈露出了形成于该金属膜下层侧的构成薄膜晶体管的半导体层的氧化物半导体的状态的基板配置于处理容器内的步骤；
对所述处理容器内进行真空排气，并且向该处理容器内供给作为等离子体产生用气体的含有氟的气体和氧气的混合气体的步骤；
进行等离子体处理的步骤，其中，该等离子体处理为将供给到所述处理容器内的等离子体产生用气体等离子体化，将露出的所述氧化物半导体暴露在利用含有氟的气体和氧气的混合气体产生的等离子体中，利用所述等离子体中所含的氟或氧的活性种弥补所述氧化物半导体中因所述蚀刻处理而产生的氧缺陷，在所述氧化物半导体的表面形成含氟氧化膜。
2.如权利要求1所述的薄膜晶体管的制造方法，其特征在于，
进行所述等离子体处理的步骤在该基板的温度调节成25℃以上、250℃以下的温度范围内实施。
3.如权利要求1或2所述的薄膜晶体管的制造方法，其特征在于，包含：
在所述金属膜的上层侧形成有图案化的抗蚀剂膜，为了促进所述抗蚀剂膜的除去，在所述等离子体产生用气体之外供给氧气的步骤。
4.如权利要求1或2所述的薄膜晶体管的制造方法，其特征在于，所述金属膜含有铝。
5.如权利要求1或2所述的薄膜晶体管的制造方法，其特征在于，在将所述蚀刻处理过的基板配置于处理容器内的步骤前，包括：
将在所述金属膜的上层侧形成有图案化的抗蚀剂膜的基板配置于蚀刻处理用的处理容器内的步骤；
对被搬入了所述基板的蚀刻处理用的处理容器内进行真空排气，并且向该处理容器内供给含有氯的蚀刻气体的向该处理容器内供给蚀刻气体的步骤；
将供给到所述蚀刻处理用的处理容器内的蚀刻气体等离子体化来进行所述金属膜的蚀刻处理的步骤。
6.如权利要求5所述的薄膜晶体管的制造方法，其特征在于：
所述蚀刻处理用的处理容器与进行所述等离子体处理的处理容器共用化。
7.如权利要求5所述的薄膜晶体管的制造方法，其特征在于，包括：
将所述蚀刻处理用的处理容器和进行所述等离子体处理的处理容器分别与真空输送室连接，将进行了所述蚀刻处理后的基板从蚀刻处理用的处理容器经由所述真空输送室向进行所述等离子体处理的处理容器输送的步骤。
8.如权利要求1或2所述的薄膜晶体管的制造方法，其特征在于，包括：
将进行了所述等离子体处理后的基板输送到成膜处理模块，在基板的上表面形成保护膜的步骤。
CN201510105351.3A 2014-03-11 2015-03-11 等离子体处理装置、基板处理系统和薄膜晶体管的制造方法 Active CN104916568B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2014-047803 2014-03-11
JP2014047803 2014-03-11
JP2015-030913 2015-02-19
JP2015030913A JP6531422B2 (ja) 2014-03-11 2015-02-19 プラズマ処理装置、基板処理システム、薄膜トランジスターの製造方法及び記憶媒体

Publications (2)

Publication Number Publication Date
CN104916568A CN104916568A (zh) 2015-09-16
CN104916568B true CN104916568B (zh) 2018-09-25

Family

ID=54085541

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510105351.3A Active CN104916568B (zh) 2014-03-11 2015-03-11 等离子体处理装置、基板处理系统和薄膜晶体管的制造方法

Country Status (2)

Country Link
KR (1) KR101870491B1 (zh)
CN (1) CN104916568B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102139245B1 (ko) * 2016-06-20 2020-07-29 어플라이드 머티어리얼스, 인코포레이티드 고온에서 프로세싱 챔버 내의 붕소-탄소 잔류물들을 제거하기 위한 세정 프로세스
JP6854600B2 (ja) * 2016-07-15 2021-04-07 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置、および基板載置台
CN108220922B (zh) * 2016-12-15 2020-12-29 东京毅力科创株式会社 成膜方法、硼膜以及成膜装置
TWI635539B (zh) * 2017-09-15 2018-09-11 金巨達國際股份有限公司 高介電常數介電層、其製造方法及執行該方法之多功能設備
CN111615744B (zh) 2018-01-19 2024-06-21 株式会社半导体能源研究所 半导体装置的制造方法
JP7080140B2 (ja) * 2018-09-06 2022-06-03 東京エレクトロン株式会社 基板処理装置
US11038153B2 (en) * 2019-01-15 2021-06-15 Applied Materials, Inc. Methods for HMDSO thermal stability
JP7162541B2 (ja) * 2019-01-22 2022-10-28 東京エレクトロン株式会社 基板処理装置、及び基板処理方法、及び記憶媒体
CN111837221B (zh) * 2019-02-14 2024-03-05 株式会社日立高新技术 半导体制造装置
CN111834891A (zh) * 2020-09-17 2020-10-27 山东元旭光电股份有限公司 一种vcsel芯片的低温氧化方法
JP7112768B2 (ja) * 2020-12-23 2022-08-04 株式会社クリエイティブコーティングス 金属膜のａｌｄ装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143476A (en) * 1997-12-12 2000-11-07 Applied Materials Inc Method for high temperature etching of patterned layers using an organic mask stack
CN101030531A (zh) * 2006-02-27 2007-09-05 应用材料股份有限公司 用于控制衬底腐蚀的方法
CN102651317A (zh) * 2011-12-28 2012-08-29 京东方科技集团股份有限公司 一种金属氧化物表面处理方法和薄膜晶体管的制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3412173B2 (ja) * 1991-10-21 2003-06-03 セイコーエプソン株式会社 半導体装置の製造方法
JP3462972B2 (ja) * 1997-06-17 2003-11-05 株式会社日立製作所 ドライエッチング方法
KR100347540B1 (ko) * 1999-12-22 2002-08-07 주식회사 하이닉스반도체 알루미늄 금속막 식각 방법
US20040237997A1 (en) * 2003-05-27 2004-12-02 Applied Materials, Inc. ; Method for removal of residue from a substrate
JP5711146B2 (ja) * 2008-12-24 2015-04-30 スリーエム イノベイティブ プロパティズ カンパニー 金属酸化物半導体薄膜トランジスタにおける安定性の向上
JP2013187407A (ja) * 2012-03-08 2013-09-19 Shimadzu Corp 薄膜トランジスタの製造方法、及び表示装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6143476A (en) * 1997-12-12 2000-11-07 Applied Materials Inc Method for high temperature etching of patterned layers using an organic mask stack
CN101030531A (zh) * 2006-02-27 2007-09-05 应用材料股份有限公司 用于控制衬底腐蚀的方法
CN102651317A (zh) * 2011-12-28 2012-08-29 京东方科技集团股份有限公司 一种金属氧化物表面处理方法和薄膜晶体管的制备方法

Also Published As

Publication number Publication date
CN104916568A (zh) 2015-09-16
KR101870491B1 (ko) 2018-06-22
KR20150106359A (ko) 2015-09-21

Similar Documents

Publication Publication Date Title
CN104916568B (zh) 等离子体处理装置、基板处理系统和薄膜晶体管的制造方法
US11784047B2 (en) Tin oxide thin film spacers in semiconductor device manufacturing
CN108493152B (zh) 创建气隙的方法
JP6760439B2 (ja) 薄膜トランジスターの製造方法及び記憶媒体
CN104916534B (zh) 等离子体处理装置和薄膜晶体管的制造方法
TW201440138A (zh) 用於鹵化物驅氣的處理系統及方法
KR102009078B1 (ko) 성막 방법 및 tft의 제조 방법
CN107622945A (zh) 等离子体蚀刻方法、等离子体蚀刻装置和基板载置台
US20210017643A1 (en) Chamfer-less via integration scheme
US20240030031A1 (en) Tin oxide thin film spacers in semiconductor device manufacturing
CN103839748B (zh) 等离子体处理装置和等离子体处理方法
CN107731681B (zh) 等离子体蚀刻方法和等离子体蚀刻系统
CN115172163A (zh) 等离子体蚀刻方法
US20220068636A1 (en) Low stress films for advanced semiconductor applications
CN100418189C (zh) 真空处理装置及其使用方法
US20240177977A1 (en) Semiconductor processing tool cleaning
TW201903900A (zh) 被加工物之處理方法
KR20230008180A (ko) 발전된 (advanced) 반도체 애플리케이션들을 위한 팽창 가능한 도핑된 옥사이드 막들

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant