JP5711146B2 - 金属酸化物半導体薄膜トランジスタにおける安定性の向上 - Google Patents
金属酸化物半導体薄膜トランジスタにおける安定性の向上 Download PDFInfo
- Publication number
- JP5711146B2 JP5711146B2 JP2011543543A JP2011543543A JP5711146B2 JP 5711146 B2 JP5711146 B2 JP 5711146B2 JP 2011543543 A JP2011543543 A JP 2011543543A JP 2011543543 A JP2011543543 A JP 2011543543A JP 5711146 B2 JP5711146 B2 JP 5711146B2
- Authority
- JP
- Japan
- Prior art keywords
- dielectric layer
- layer
- dielectric
- hydrogen
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 89
- 229910044991 metal oxide Inorganic materials 0.000 title claims description 39
- 150000004706 metal oxides Chemical class 0.000 title claims description 39
- 239000010409 thin film Substances 0.000 title description 9
- 230000006872 improvement Effects 0.000 title description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 69
- 229910052739 hydrogen Inorganic materials 0.000 claims description 68
- 239000001257 hydrogen Substances 0.000 claims description 68
- 238000004519 manufacturing process Methods 0.000 claims description 19
- 238000005984 hydrogenation reaction Methods 0.000 claims description 12
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 238000012545 processing Methods 0.000 claims description 7
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 5
- 230000003247 decreasing effect Effects 0.000 claims description 3
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 claims 3
- 229910052725 zinc Inorganic materials 0.000 claims 3
- 239000011701 zinc Substances 0.000 claims 3
- 150000004678 hydrides Chemical group 0.000 claims 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims 1
- 238000000034 method Methods 0.000 description 34
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 31
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 25
- 239000000523 sample Substances 0.000 description 16
- 239000000758 substrate Substances 0.000 description 16
- YZCKVEUIGOORGS-OUBTZVSYSA-N Deuterium Chemical compound [2H] YZCKVEUIGOORGS-OUBTZVSYSA-N 0.000 description 14
- 229910052805 deuterium Inorganic materials 0.000 description 14
- 239000011787 zinc oxide Substances 0.000 description 14
- 230000007423 decrease Effects 0.000 description 11
- 230000008569 process Effects 0.000 description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 238000000151 deposition Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000009832 plasma treatment Methods 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 5
- 238000012546 transfer Methods 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 238000007743 anodising Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 229920000139 polyethylene terephthalate Polymers 0.000 description 3
- 239000005020 polyethylene terephthalate Substances 0.000 description 3
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 239000011112 polyethylene naphthalate Substances 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910007717 ZnSnO Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000013068 control sample Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 229920005570 flexible polymer Polymers 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 150000002500 ions Chemical group 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920000307 polymer substrate Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Description
本発明は、薄膜構造体の製造に有用なシステム及び方法に関する。
酸化亜鉛（ＺｎＯ）及び酸化インジウムガリウム亜鉛（ＩｎＧａＺｎＯ）などの金属酸化物半導体は、その高いキャリア移動度、低い処理温度、及び光透過性のためにデバイス製造にとって魅力的である。金属酸化物半導体から製造された薄膜トランジスタ（ＴＦＴ）は、光ディスプレイのアクティブマトリクスアドレス方式において特に有用である。金属酸化物半導体の低い処理温度は、ポリエチレンテレフタレート（ＰＥＴ）及びポリエチレンナフタレート（ＰＥＮ）などの安価なプラスチック基材上でのディスプレイバックプレーンの形成を可能にする。酸化物半導体ＴＦＴの透明性は、改善された画素開口部（pixel aperture）及びより明るいディスプレイをもたらす。対照的に、アモルファスシリコン（ａ−Ｓｉ）デバイスは感光性であり、光から保護される必要があるため、ａ−Ｓｉ ＴＦＴは画素開口部を低下させる。
金属酸化物半導体ＴＦＴは、その透明性による優れた可能性及び室温又は室温付近で形成される高性能デバイスの可能性を有するが、安定なデバイスの製造には課題が残る。金属酸化物半導体ＴＦＴは、ゲートバイアスに応じてその特性でヒステリシスを示すことがある。金属酸化物半導体技術の開発は進行中であり、現在の取り組みは、ヒステリシスを低減又は排除してＴＦＴの安定性を向上させることに重点が置かれている。本発明は、これらの及び他のニーズを満たす、また先行技術より優れた他の利点を提供する。
本発明の実施形態は、薄膜電子構造体及び薄膜構造体の製造方法を目的とする。本発明の一実施形態は、多層半導体構造体の製造方法に関する。電極層（例えば、ゲート電極）は基材上に形成され、誘電体層は電極層に隣接して形成される。誘電体層の形成後、誘電体層は水素含有プラズマに曝露される。誘電体層を水素含有プラズマに曝露した後、金属酸化物半導体層が誘電体層に隣接して形成される。
本発明の別の実施形態は、金属酸化物半導体デバイスの製造方法に関する。この方法は、電極層を形成する工程及び電極層上に誘電体層を形成する工程を伴う。誘電体層の形成後、誘電体層は、誘電体層の表面で水素化領域内に不均一な水素プロファイルを生成するように処理される。水素化領域における水素濃度は、誘電体の表面で比較的高く、水素化領域における水素濃度は、誘電体層のバルク内で低下する。誘電体層を水素含有プラズマに曝露した後、金属酸化物半導体を含む半導体層が誘電体層上に形成される。
更に別の実施形態は、多層半導体構造体を目的とする。多層半導体構造体は、電極と、電極に隣接して配置された誘電体層とを含む。多層半導体構造体は、誘電体に隣接して形成された金属酸化物半導体を含む半導体層も含む。水素化領域は、誘電体層の半導体と誘電体との境界面に形成される。水素化層の水素濃度は、半導体と誘電体との境界面で比較的高く、水素濃度は、半導体と誘電体との境界面から誘電体層及び半導体層の一方又は両方内にかけて濃度が低下する。
上記の本発明の概要は、本発明のそれぞれの実施形態又は全ての実現形態を説明することを意図したものではない。本発明の利点及び効果、並びに本発明に対する更なる理解は、以下に記載する「発明を実施するための形態」及び「特許請求の範囲」を添付図面と併せて参照することによって明らかになり、理解するに至るであろう。
本発明は様々な変更例及び代替形状が可能であるが、その具体例を一例として図面に示すと共に詳細に説明する。ただし、本発明は記載される特定の実施形態に限定されるものではないことを理解されたい。逆に、添付の特許請求の範囲に記載した本発明の範囲を逸脱することなく、あらゆる変更、均等物、及び代替物が含まれることを意図している。
様々な代表的実施形態の次の説明において、本明細書の一部を形成する添付図面が参照されており、添付図面では、本発明が実施されてもよい様々な実施形態が実例として示される。他の実施形態が利用されてもよく、また本発明の範囲から逸脱することなく構造的及び操作的な変更がなされてもよいことを理解されたい。
酸化亜鉛（ＺｎＯ）及び関連合金（例えば、酸化インジウムガリウム亜鉛（ＩｎＧａＺｎＯ））などの金属酸化物半導体は、透明な薄膜トランジスタ（ＴＦＴ）の活性層として近年大きな関心を呼んでいる。この半導体の群は、高いキャリア移動度を有する透明なトランジスタを含むフレキシブル回路を生成するのに室温で処理できるので、多くのディスプレイ用途にとって潜在的に理想的である。しかしながら、これらの望ましい特性を完全に引き出すには、デバイスの安定性を向上させる技術が必要である。金属酸化物半導体ＴＦＴは、ゲートバイアスが引き起こすヒステリシスにより、その電流電圧伝達特性及びしきい電圧ＶＴに不安定性を示すことがある。本明細書に記載の方法は、このヒステリシスを軽減し、全体的なＴＦＴ動作も向上させる。
本発明の実施形態は、ゲート誘電体を水素含有プラズマに曝露することにより、金属酸化物半導体ＴＦＴの安定性を向上させる方法を目的とする。記載の方法は、経済的で比較的制御が容易であり、ロールツーロール製造に特に有利である。本明細書に記載の方法は、金属酸化物半導体、例えば、ＺｎＯ、ＩｎＧａＺｎＯ、ＩｎＺｎＯ、ＺｎＳｎＯ、及び／又はその他の金属酸化物半導体の蒸着前に、ＴＦＴの少なくとも誘電体層を水素含有プラズマに曝露することを含む。誘電体のプラズマ曝露は、半導体と誘電体との境界面で少なくとも誘電体層内にプラズマ水素化領域を生成し、誘電体層及び／又は半導体層に及ぶことがある。プラズマ水素化領域は、デバイスのゲートバイアス伝達特性及びしきい電圧シフトを著しく安定させ、キャリア移動度も向上させ、それによって全体的なＴＦＴ性能を向上させる。
水素含有プラズマを使用して金属酸化物半導体のしきい電圧ヒステリシスを低下させることは、以前は知られていなかった。低温で製造されるこれらの種類の金属酸化物半導体ＴＦＴのキャリア移動度に対する誘電体表面での水素曝露の効果も、予想外であった。ａ−Ｓｉ ＴＦＴのキャリア移動度の向上は、プラズマ曝露によって改善され得る誘電体の表面粗さの低下と関連している。しかしながら、特にこれらのデバイスが低温プロセスを用いて形成されるという事実を考慮して、誘電体の表面粗さの変化は、プラズマに曝露された金属酸化物半導体ＴＦＴが示すキャリア移動度及び／又は安定性の向上を完全に説明するものではない。
プラズマ化学気相堆積（ＰＥＣＶＤ）時の窒化ケイ素ゲート誘電体の水素化は、非ＰＥＣＶＤゲート誘電体又は低濃度の水素を含むＰＥＣＶＤゲート誘電体を使用して形成した同様のＴＦＴよりも、金属酸化物半導体ＴＦＴのキャリア移動度を向上させることが示されている。高濃度の水素を含むＰＥＣＶＤ ＳｉＮ誘電体を有するＴＦＴのキャリア移動度の向上は、誘電体中の高濃度の水素が半導体に拡散するため、チャネルでの欠陥パッシベーション（defect passivation）に起因すると考えられ得る。
ＰＥＣＶＤによる形成時のゲート誘電体の水素化は、プロセスと、誘電体形成後の水素含有プラズマ曝露から得られる構造体との両方において異なる。ＰＥＣＶＤプロセスは、誘電体の蒸着時に誘電体バルクに水素化し、前もって形成された誘電体の表面を変更せず、誘電体表面にプラズマ水素化領域を生成する。バルク誘電体特性の変更は、特定の表面処理を達成するようにＰＥＣＶＤプロセスの任意の修正と共に実施されるであろう。誘電体形成後のプラズマ水素化により、誘電体バルク特性を変更することなく特定の表面特性を達成することができる。更に、誘電体表面のプラズマ水素化は、誘電体の著しいバルク水素化の有無にかかわらず達成され得る。
図１は、本発明の実施形態に従って金属酸化物半導体ＴＦＴの一形体の製造を示すフローチャートである。ＴＦＴゲート電極は、基材上に形成される（１１０）。基材は、ガラス、金属、又はプラスチックなどの、剛性又は可撓性の透明又は不透明な材料であってもよい。可撓性基材は、一般に製造コストを下げるロールツーロール処理による製造を可能にする。低コストの可撓性基材は、ＰＥＮ又はＰＥＴなどのポリマー材料を含み得る。ポリマーは、その光透過性のためにディスプレイ応用にとって望ましい。これらの基材材料は、低温処理を望ましくする温度感受性である。金属箔もいくつかの用途にとって好適な可撓性基材である。
ゲート電極は、任意の導電性材料から製造されることができ、特に関心が高いのは、アルミニウム（Ａｌ）、マグネシウム（Ｍｇ）、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、及びクロム（Ｃｒ）である。ゲート電極は、金属合金、導電性金属酸化物、又はドープ半導体を含み得る。アルミニウム（Ａｌ）及びアルミニウム系合金は、比較的安価であり、多数の既知の蒸着プロセスによって蒸着可能であり、薄膜用途に多分に適しているため、回路の金属被覆に頻繁に使用される。好適なゲート電極の蒸着／パターン成形技術には、従来のフォトリソグラフィ、シャドーマスクを介した金属蒸着、及び／又はその他の当該技術分野において既知の技術が挙げられる。
誘電体層は、例えば、ゲート材料を陽極酸化処理することにより、及び／又は誘電体層をゲート上に蒸着することにより、ゲート電極上に形成される（１２０）。例えば、一実施態様では、アルミニウムがゲート電極の形成に使用され、その後、ゲート電極が陽極酸化処理され、トランジスタの誘電体層として機能するＡｌ２Ｏ３層を形成する。いくつかの実施態様では、誘電体層は多数の副層を含むことがある。例えば、スパッタＳｉＯ２層（又はその他の誘電体）を、陽極酸化処理したＡｌ２Ｏ３層上に蒸着してゲート誘電体を形成してもよい。
ゲート誘電体は、水素ガス含有プラズマに曝露される（１３０）。いくつかの実施態様では、プラズマは、少なくとも約５％の水素含有率で水素及びアルゴンを含有するガスを含む。他の実施態様では、プラズマは重水素を含むことがある。一実施形態では、プラズマ曝露は、少なくとも約０．０１ワット／ｃｍ２の出力密度で少なくとも約３〜５分間適用される５％水素／９５％アルゴンガスを含む。
ゲート誘電体を水素含有プラズマに曝露すると、誘電体の表面及び／又は表面付近で水素化領域の形成をもたらす（１４０）。水素化領域では、水素は誘電体の表面で濃縮されており、水素濃度は、誘電体層の表面から誘電体層のバルクにかけて低下する。水素濃度は、誘電体層の表面での第１濃度から、誘電体層のバルク内のより低い第２濃度へ低下する。水素含有プラズマの曝露後、金属酸化物半導体が誘電体層上に蒸着され（１５０）、ドレイン及びソース電極が形成される（１６０）。ＴＦＴ製造工程１１０〜１６０は、約１００℃未満の温度で進行されてもよく、室温で実施されてもよい。実験により、水素化領域は、金属酸化物半導体ＴＦＴにおいてキャリア移動度を著しく向上させ、しきい電圧安定性を改善することが示されている。図１に例示される任意の１つ以上のプロセス１１０〜１６０は、ロールツーロール製造プロセスを使用して可撓性基材上に実行されてもよい。
図２は、上記のプロセスにより製造された多層ＴＦＴの断面図である。図２に示されるデバイスは、ＴＦＴのコンポーネント層の特定の構成を表す。当業者は、他の様々な構成も可能であることを理解するであろう。例えば、ＴＦＴは、最初にドレイン及びソース電極を基材上に蒸着させ、半導体、誘電体、及びゲート層をその上に配置してＴＦＴを形成するよう製造されてもよい。本明細書に記載のゲート誘電体の水素化領域を形成可能なすべてのＴＦＴ構成の変形は、本発明の範囲内であると考えられる。
デバイス２００は、上述のように典型的に絶縁性で透明及び／又は可撓性であり得る基材２１０上に形成される。ゲート伝導体（すなわち、ゲート電極）２２０は、基材２１０上に配置される。誘電体層２３０は、ゲート伝導体２２０上に配置され、金属酸化物半導体層２４０は、誘電体層２３０上に配置される。ドレイン及びソース電極２５０は、金属酸化物半導体層２４０上に配列される。水素含有プラズマの曝露の結果、プラズマ水素化領域２６０が、誘電体層２３０及び半導体層２４０の境界面及び／又はその付近で形成される。プラズマ水素化領域２６０は、誘電体層２３０及び金属酸化物半導体層２４０の一方又は両方に広がり得る境界面で濃縮された水素の領域を含む。水素がバルク誘電体又は半導体内に達している場合、誘電体層２３０及び半導体層２４０の一方又は両方は不均一な水素濃度プロファイルを示す。例えば、水素化領域２６０内において、水素含量は不均一であり、誘電体と半導体との境界面２７０での比較的高濃度から低下し、バルク誘電体２３０内で低下した濃度を有する。同様の不均一な水素濃度プロファイルは、金属酸化物半導体内で見られることがあり、水素濃度は境界面からバルク半導体内にかけて低下する。
（実施例１）
図３Ａ〜３Ｄは、Ａｌ２Ｏ３層の形成後、ＺｎＯ層の蒸着前に、様々な時間で重水素（Ｄ２）プラズマに曝露されたＺｎＯ−Ａｌ２Ｏ３構造体の二次イオン質量分析（ＳＩＭＳ）のプロットである。グラフ３Ａは、重水素プラズマに曝露されていないＴＦＴ対照試料（試料Ａ）を示す。予想通り、ＺｎＯ濃度３１０は、ＺｎＯ半導体領域を通じて実質的に一定であり、ＺｎＯとＡｌ２Ｏ３との境界面３１２で低下している。Ａｌ２Ｏ３のグラフ３１５は、Ａｌ２Ｏ３濃度がＺｎＯとＡｌ２Ｏ３との境界面で上昇し、Ａｌ２Ｏ３のバルク内で実質的に一定であることを示す。図３Ａに示される試料は重水素プラズマに曝露されておらず、その結果、Ｄ２濃度はＺｎＯ及びＡｌ２Ｏ３領域で横ばいのままである。
図３Ａ〜３Ｄは、Ａｌ２Ｏ３層の形成後、ＺｎＯ層の蒸着前に、様々な時間で重水素（Ｄ２）プラズマに曝露されたＺｎＯ−Ａｌ２Ｏ３構造体の二次イオン質量分析（ＳＩＭＳ）のプロットである。グラフ３Ａは、重水素プラズマに曝露されていないＴＦＴ対照試料（試料Ａ）を示す。予想通り、ＺｎＯ濃度３１０は、ＺｎＯ半導体領域を通じて実質的に一定であり、ＺｎＯとＡｌ２Ｏ３との境界面３１２で低下している。Ａｌ２Ｏ３のグラフ３１５は、Ａｌ２Ｏ３濃度がＺｎＯとＡｌ２Ｏ３との境界面で上昇し、Ａｌ２Ｏ３のバルク内で実質的に一定であることを示す。図３Ａに示される試料は重水素プラズマに曝露されておらず、その結果、Ｄ２濃度はＺｎＯ及びＡｌ２Ｏ３領域で横ばいのままである。
図３Ｂ、３Ｃ、及び３Ｄは、Ａｌ２Ｏ３層をそれぞれ２分間、５分間、及び１０分間、５００Ｗで５％のＤ２／Ａｒプラズマに曝露した、３つのＺｎＯ−Ａｌ２Ｏ３試料ＴＦＴ構造体（試料Ｂ、Ｃ、及びＤ）を示す。各試料では、グラフ３２７、３３７、及び３４７でそれぞれ示されたＤ２濃度が、ＺｎＯとＡｌ２Ｏ３との境界面３１２で上昇しており、Ａｌ２Ｏ３のバルク内で低下している。水素濃度プロファイルは、グラフ３２７、３３７、及び３４７で示されるように重水素プラズマの曝露時間でより幅広になっている。
図４は、Ｄ２プラズマ曝露の増加によるしきい電圧安定性の向上を示す、試料Ａ、Ｂ、Ｃ、及びＤの電流電圧伝達特性の重ね書きグラフを示す。グラフ４１０及び４１１は、試料Ａ（プラズマ曝露なし）のそれぞれ順及び逆電圧曲線であり、グラフ４２０及び４２１は、試料Ｂ（２分間Ｄ２プラズマ曝露）のそれぞれ順及び逆電圧曲線であり、グラフ４３０及び４３１は、試料Ｃ（５分間Ｄ２プラズマ曝露）のそれぞれ順及び逆電圧曲線であり、グラフ４４０及び４４１は、試料Ｄ（１０分間プラズマ曝露）のそれぞれ順及び逆電圧曲線である。試料Ａの不安定性は、順及び逆ゲート電圧曲線間で望ましくないしきい電圧の正シフトとして示されることに留意されたい。試料の安定性は、Ｄ２曝露によって向上した。Ｄ２プラズマに１０分間曝露された試料Ｄの順グラフ４４０と逆グラフ４４１との間でヒステリシスが最小であることに留意されたい。Ｄ２プラズマに曝露されたＴＦＴ（試料Ｂ、Ｃ、及びＤ）のキャリア移動度も、Ｄ２プラズマに曝露されていないＴＦＴのキャリア移動度を上回った。
（実施例２）
標準的な製造手順に従ってアルミニウムゲート金属を蒸着及びパターン成形した後、ゲート金属をＡｌ２Ｏ３の所望の厚さ、典型的には約１００ｎｍに陽極酸化処理した（７５Ｖ）。陽極酸化処理後、デバイスをアルゴン９５％及び水素５％からなるＡｒ−Ｈ２のフォーミングガスプラズマに曝露した。５００Ｗで典型的には約３〜５分間、プラズマ曝露を行った。プラズマ曝露時に、試料を接地電極圧盤上に配置した。プラズマシステムの周波数は約４０ｋＨｚである。プラズマ曝露後、ＺｎＯの蒸着を行った。その後、標準的な処理を用いて試料の製造を完了した。
標準的な製造手順に従ってアルミニウムゲート金属を蒸着及びパターン成形した後、ゲート金属をＡｌ２Ｏ３の所望の厚さ、典型的には約１００ｎｍに陽極酸化処理した（７５Ｖ）。陽極酸化処理後、デバイスをアルゴン９５％及び水素５％からなるＡｒ−Ｈ２のフォーミングガスプラズマに曝露した。５００Ｗで典型的には約３〜５分間、プラズマ曝露を行った。プラズマ曝露時に、試料を接地電極圧盤上に配置した。プラズマシステムの周波数は約４０ｋＨｚである。プラズマ曝露後、ＺｎＯの蒸着を行った。その後、標準的な処理を用いて試料の製造を完了した。
図５は、水素プラズマ処理により得られた安定性及び性能の向上を実証する、電流電圧伝達特性を示す。プロットは、上記のＡｒ−Ｈ２プラズマ処理を行って製造されたＴＦＴ ５２０、５２５、及び行わずに製造されたＴＦＴ ５１０、５１５の２つのＴＦＴの電流電圧プロットを示す。プラズマ処理されていないＴＦＴの順電流グラフ５１０と逆電流グラフ５１５との間でヒステリシスが大きいことに留意されたい。この不安定性は、望ましくないしきい電圧の正シフトとして示される。第２の組の電流グラフ５２０、５２５は、本明細書に記載のプロセスに従って第２のＴＦＴをＡｒ−Ｈ２プラズマに曝露したこと以外は、同じ基材上の同じＴＦＴから得られたものである。プラズマに曝露されたＴＦＴの順グラフ５２０と逆グラフ５２５との間でヒステリシスが最小であることに留意されたい。水素プラズマに曝露されたＴＦＴのキャリア移動度も、水素プラズマに曝露されていないＴＦＴのキャリア移動度を上回った。
（実施例３）
標準的な製造手順に従ってアルミニウムゲート金属を蒸着した後、ゲート金属をＡｌ２Ｏ３の所望の厚さ、典型的には約１００ｎｍに陽極酸化処理した（７５Ｖ）。陽極酸化処理後、厚さ約２０ｎｍのＳｉＯ２層を、陽極酸化処理したＡｌ２Ｏ３層の上面にＲＦスパッタ蒸着した。ＳｉＯ２層の蒸着後、デバイスをアルゴン９５％及び水素５％からなるＡｒ−Ｈ２のフォーミングガスプラズマに曝露した。５００Ｗで典型的には約３〜５分間、プラズマ曝露を行った。プラズマ曝露時に、試料を接地電極圧盤上に配置した。プラズマシステムの周波数は約４０ｋＨｚである。プラズマ曝露後、ＺｎＯの蒸着を行った。その後、標準的な処理を用いて試料の製造を完了した。
標準的な製造手順に従ってアルミニウムゲート金属を蒸着した後、ゲート金属をＡｌ２Ｏ３の所望の厚さ、典型的には約１００ｎｍに陽極酸化処理した（７５Ｖ）。陽極酸化処理後、厚さ約２０ｎｍのＳｉＯ２層を、陽極酸化処理したＡｌ２Ｏ３層の上面にＲＦスパッタ蒸着した。ＳｉＯ２層の蒸着後、デバイスをアルゴン９５％及び水素５％からなるＡｒ−Ｈ２のフォーミングガスプラズマに曝露した。５００Ｗで典型的には約３〜５分間、プラズマ曝露を行った。プラズマ曝露時に、試料を接地電極圧盤上に配置した。プラズマシステムの周波数は約４０ｋＨｚである。プラズマ曝露後、ＺｎＯの蒸着を行った。その後、標準的な処理を用いて試料の製造を完了した。
図６は、水素プラズマ処理により得られた安定性及び性能の向上を実証する、電流電圧伝達特性を示す。プロットは、上記のＡｒ−Ｈ２プラズマ処理を行って製造されたＴＦＴ ６２０、６２５、及び行わずに製造されたＴＦＴ ６１０、６１５の２つのＴＦＴの電流電圧プロットを示す。プラズマ処理されていないＴＦＴの順電流グラフ６１０と逆電流グラフ６１５との間でヒステリシスが大きいことに留意されたい。この不安定性は、望ましくないしきい電圧の正シフトとして示される。第２の組の電流グラフ６２０、６２５は、本明細書に記載のプロセスに従って第２のＴＦＴをＡｒ−Ｈ２プラズマに曝露したこと以外は、同じ基材上の同じＴＦＴから得られたものである。プラズマに曝露されたＴＦＴの順グラフ６２０と逆グラフ６２５との間でヒステリシスが最小であることに留意されたい。水素プラズマに曝露されたＴＦＴのキャリア移動度も、水素プラズマに曝露されていないＴＦＴのキャリア移動度を上回った。
本発明の様々な実施形態の上述の説明を、例証及び説明の目的で提示してきた。それは、包括的であることも、開示されたまさにその形態に本発明を限定することも意図していない。以上の教示を考慮すれば、多くの修正形態及び変形形態が可能である。本発明の範囲は、この詳細な説明によってではなく、むしろ添付の「特許請求の範囲」によって限定されるものとする。
本発明はまた、以下の内容を包含する。
（１）
多層半導体構造体の製造方法であって、
電極層を形成する工程と、
前記電極層に隣接して誘電体層を形成する工程と、
前記誘電体層の形成後、前記誘電体層を水素含有プラズマに曝露する工程と、
前記誘電体層を前記水素含有プラズマに曝露した後、前記誘電体層に隣接して金属酸化物半導体層を形成する工程と、を含む、方法。
（２）
前記誘電体層を形成する工程が、前記電極層を陽極酸化処理することを含む、項目１に記載の方法。
（３）
前記半導体層がＺｎＯを含み、前記誘電体層がＡｌ ２ Ｏ ３ を含む、項目１又は２に記載の方法。
（４）
前記電極層を形成する工程、前記誘電体層を形成する工程、前記誘電体層を前記水素含有プラズマに曝露する工程、及び前記半導体層を形成する工程が、可撓性基材上にロールツーロールプロセスで実施される、項目１〜３のいずれか一項に記載の方法。
（５）
前記誘電体層を形成する工程及び前記半導体層を形成する工程が、１００℃未満の温度で実施される、項目１〜４のいずれか一項に記載の方法。
（６）
前記水素含有プラズマが約５％の水素を含む、項目１〜５のいずれか一項に記載の方法。
（７）
前記水素含有プラズマが重水素を含む、項目１〜６のいずれか一項に記載の方法。
（８）
前記誘電体層を前記水素含有プラズマに曝露する工程が、前記誘電体層を少なくとも約０．０１ワット／ｃｍ ２ に約３〜５分間曝露することを含む、項目１〜７のいずれか一項に記載の方法。
（９）
前記誘電体層を前記水素含有プラズマに曝露する工程が、前記誘電体層の表面にある第１地点での第１濃度から、前記表面から離れた前記誘電体層内の第２地点での第２濃度へ低下する、不均一な水素濃度プロファイルを生成することを更に含む、項目１〜８のいずれか一項に記載の方法。
（１０）
前記多層半導体構造体を形成する工程が、薄膜トランジスタを形成することを含み、
前記誘電体層を水素含有プラズマに曝露する工程が、前記誘電体の表面で水素を水素化領域に組み込むことを含み、前記組み込まれた水素を含む前記水素化領域が、前記トランジスタのしきい電圧を安定化させる、項目１〜９のいずれか一項に記載の方法。
（１１）
多層半導体構造体の製造方法であって、
電極層を形成する工程と、
前記電極層に隣接して誘電体層を形成する工程と、
前記誘電体層の形成後、前記誘電体層の表面で水素化領域を生成するように前記誘電体層を処理する工程であって、前記水素化領域が、不均一な水素プロファイルを有し、水素の濃度が、前記誘電体の表面にある第１地点から誘電体層内の第２地点にかけて低下する、工程と、
前記誘電体層に隣接して金属酸化物半導体層を形成する工程と、を含む、方法。
（１２）
前記誘電体層を処理する工程が、前記誘電体の形成後に前記誘電体層を水素含有プラズマに曝露することを含む、項目１１に記載の方法。
（１３）
前記誘電体層を処理する工程が、前記誘電体層を重水素含有プラズマに曝露して前記誘電体層内に不均一な重水素プロファイルを生成することを含み、重水素の濃度が、前記誘電体の表面にある第１地点から誘電体層内の第２地点にかけて低下する、項目１１に記載の方法。
（１４）
前記電極層がアルミニウム（Ａｌ）を含み、
前記誘電体が酸化アルミニウム（Ａｌ ２ Ｏ ３ ）を含み、
前記半導体が酸化亜鉛（ＺｎＯ）を含む、項目１１〜１３のいずれか一項に記載の方法。
（１５）
前記誘電体層を処理する工程が、前記誘電体層の表面で水素濃度を上昇させることを含み、前記電極と前記誘電体層との間の境界面付近における前記誘電体層のバルク内の水素濃度が、前記処理によって実質的に上昇されない、項目１１〜１４のいずれか一項に記載の方法。
（１６）
電極と、
前記電極に隣接して配置された誘電体層と、
前記誘電体層に隣接して配置された金属酸化物半導体を含む半導体層と、
前記誘電体層の半導体と誘電体との境界面における水素化領域と、を含む多層半導体構造体であって、
前記水素化領域が、前記半導体と誘電体との境界面から前記誘電体層及び前記半導体層の一方又は両方にかけて濃度が低下するように水素を組み込んでいる、半導体構造体。
（１７）
前記水素化領域がプラズマ水素化領域を含む、項目１６に記載の半導体構造体。
（１８）
前記金属酸化物半導体がＺｎＯを含み、前記誘電体が酸化アルミニウムを含む、項目１６又は１７に記載の半導体構造体。
（１９）
前記水素化領域に組み込まれた水素が重水素を含む、項目１６〜１８のいずれか一項に記載の半導体構造体。
（２０）
可撓性ポリマー基材を更に含み、前記電極が前記ポリマー基材上に配置される、項目１６〜１９のいずれか一項に記載の半導体構造体。
本発明はまた、以下の内容を包含する。
（１）
多層半導体構造体の製造方法であって、
電極層を形成する工程と、
前記電極層に隣接して誘電体層を形成する工程と、
前記誘電体層の形成後、前記誘電体層を水素含有プラズマに曝露する工程と、
前記誘電体層を前記水素含有プラズマに曝露した後、前記誘電体層に隣接して金属酸化物半導体層を形成する工程と、を含む、方法。
（２）
前記誘電体層を形成する工程が、前記電極層を陽極酸化処理することを含む、項目１に記載の方法。
（３）
前記半導体層がＺｎＯを含み、前記誘電体層がＡｌ ２ Ｏ ３ を含む、項目１又は２に記載の方法。
（４）
前記電極層を形成する工程、前記誘電体層を形成する工程、前記誘電体層を前記水素含有プラズマに曝露する工程、及び前記半導体層を形成する工程が、可撓性基材上にロールツーロールプロセスで実施される、項目１〜３のいずれか一項に記載の方法。
（５）
前記誘電体層を形成する工程及び前記半導体層を形成する工程が、１００℃未満の温度で実施される、項目１〜４のいずれか一項に記載の方法。
（６）
前記水素含有プラズマが約５％の水素を含む、項目１〜５のいずれか一項に記載の方法。
（７）
前記水素含有プラズマが重水素を含む、項目１〜６のいずれか一項に記載の方法。
（８）
前記誘電体層を前記水素含有プラズマに曝露する工程が、前記誘電体層を少なくとも約０．０１ワット／ｃｍ ２ に約３〜５分間曝露することを含む、項目１〜７のいずれか一項に記載の方法。
（９）
前記誘電体層を前記水素含有プラズマに曝露する工程が、前記誘電体層の表面にある第１地点での第１濃度から、前記表面から離れた前記誘電体層内の第２地点での第２濃度へ低下する、不均一な水素濃度プロファイルを生成することを更に含む、項目１〜８のいずれか一項に記載の方法。
（１０）
前記多層半導体構造体を形成する工程が、薄膜トランジスタを形成することを含み、
前記誘電体層を水素含有プラズマに曝露する工程が、前記誘電体の表面で水素を水素化領域に組み込むことを含み、前記組み込まれた水素を含む前記水素化領域が、前記トランジスタのしきい電圧を安定化させる、項目１〜９のいずれか一項に記載の方法。
（１１）
多層半導体構造体の製造方法であって、
電極層を形成する工程と、
前記電極層に隣接して誘電体層を形成する工程と、
前記誘電体層の形成後、前記誘電体層の表面で水素化領域を生成するように前記誘電体層を処理する工程であって、前記水素化領域が、不均一な水素プロファイルを有し、水素の濃度が、前記誘電体の表面にある第１地点から誘電体層内の第２地点にかけて低下する、工程と、
前記誘電体層に隣接して金属酸化物半導体層を形成する工程と、を含む、方法。
（１２）
前記誘電体層を処理する工程が、前記誘電体の形成後に前記誘電体層を水素含有プラズマに曝露することを含む、項目１１に記載の方法。
（１３）
前記誘電体層を処理する工程が、前記誘電体層を重水素含有プラズマに曝露して前記誘電体層内に不均一な重水素プロファイルを生成することを含み、重水素の濃度が、前記誘電体の表面にある第１地点から誘電体層内の第２地点にかけて低下する、項目１１に記載の方法。
（１４）
前記電極層がアルミニウム（Ａｌ）を含み、
前記誘電体が酸化アルミニウム（Ａｌ ２ Ｏ ３ ）を含み、
前記半導体が酸化亜鉛（ＺｎＯ）を含む、項目１１〜１３のいずれか一項に記載の方法。
（１５）
前記誘電体層を処理する工程が、前記誘電体層の表面で水素濃度を上昇させることを含み、前記電極と前記誘電体層との間の境界面付近における前記誘電体層のバルク内の水素濃度が、前記処理によって実質的に上昇されない、項目１１〜１４のいずれか一項に記載の方法。
（１６）
電極と、
前記電極に隣接して配置された誘電体層と、
前記誘電体層に隣接して配置された金属酸化物半導体を含む半導体層と、
前記誘電体層の半導体と誘電体との境界面における水素化領域と、を含む多層半導体構造体であって、
前記水素化領域が、前記半導体と誘電体との境界面から前記誘電体層及び前記半導体層の一方又は両方にかけて濃度が低下するように水素を組み込んでいる、半導体構造体。
（１７）
前記水素化領域がプラズマ水素化領域を含む、項目１６に記載の半導体構造体。
（１８）
前記金属酸化物半導体がＺｎＯを含み、前記誘電体が酸化アルミニウムを含む、項目１６又は１７に記載の半導体構造体。
（１９）
前記水素化領域に組み込まれた水素が重水素を含む、項目１６〜１８のいずれか一項に記載の半導体構造体。
（２０）
可撓性ポリマー基材を更に含み、前記電極が前記ポリマー基材上に配置される、項目１６〜１９のいずれか一項に記載の半導体構造体。
Claims (3)
- 多層半導体構造体の製造方法であって、
電極層を形成する工程と、
前記電極層に隣接して、酸化アルミニウムを含む誘電体層を形成する工程と、
前記誘電体層の形成後、前記誘電体層を水素含有プラズマに曝露する工程と、
前記誘電体層を前記水素含有プラズマに曝露した後、前記誘電体層に隣接して、酸化亜鉛からなる金属酸化物半導体層を形成する工程と、を含み、
前記誘電体層及び前記金属酸化物半導体層の半導体と誘電体との境界面において水素化領域が生成され、前記水素化領域が、不均一な水素プロファイルを有し、水素の濃度が、半導体と誘電体との前記境界面から前記誘電体層及び前記金属酸化物半導体層の両方にかけて低下する、方法。 - 多層半導体構造体の製造方法であって、
電極層を形成する工程と、
前記電極層に隣接して、酸化アルミニウムを含む誘電体層を形成する工程と、
前記誘電体層の形成後、水素化領域を生成するように前記誘電体層を処理する工程と、
前記誘電体層に隣接して、酸化亜鉛からなる金属酸化物半導体層を形成する工程と、を含み、
前記誘電体層及び前記金属酸化物半導体層の半導体と誘電体との境界面において水素化領域が生成され、前記水素化領域が、不均一な水素プロファイルを有し、水素の濃度が、半導体と誘電体との前記境界面から前記誘電体層及び前記金属酸化物半導体層の両方にかけて低下する、方法。 - 電極と、
前記電極に隣接して配置された、酸化アルミニウムを含む誘電体層と、
前記誘電体層に隣接して配置された、酸化亜鉛からなる金属酸化物半導体を含む半導体層と、
前記誘電体層の半導体と誘電体との境界面における水素化領域と、を含む多層半導体構造体であって、
前記水素化領域が、前記半導体と誘電体との境界面から前記誘電体層及び前記半導体層の両方にかけて濃度が低下するように水素を組み込んでいる、半導体構造体。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14065908P | 2008-12-24 | 2008-12-24 | |
| US61/140,659 | 2008-12-24 | ||
| PCT/US2009/066740 WO2010074927A2 (en) | 2008-12-24 | 2009-12-04 | Stability enhancements in metal oxide semiconductor thin film transistors |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2012514328A JP2012514328A (ja) | 2012-06-21 |
| JP2012514328A5 JP2012514328A5 (ja) | 2013-01-31 |
| JP5711146B2 true JP5711146B2 (ja) | 2015-04-30 |
Family
ID=42288360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011543543A Expired - Fee Related JP5711146B2 (ja) | 2008-12-24 | 2009-12-04 | 金属酸化物半導体薄膜トランジスタにおける安定性の向上 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8610119B2 (ja) |
| EP (1) | EP2380202B1 (ja) |
| JP (1) | JP5711146B2 (ja) |
| KR (1) | KR101659105B1 (ja) |
| CN (1) | CN102265405B (ja) |
| WO (1) | WO2010074927A2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2515337B1 (en) * | 2008-12-24 | 2016-02-24 | Semiconductor Energy Laboratory Co., Ltd. | Driver circuit and semiconductor device |
| US8541266B2 (en) * | 2011-04-01 | 2013-09-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| JP5740270B2 (ja) * | 2011-09-27 | 2015-06-24 | 株式会社東芝 | 薄膜トランジスタ、その製造方法、および表示装置 |
| CN102651340B (zh) | 2011-12-31 | 2014-11-19 | 京东方科技集团股份有限公司 | 一种tft阵列基板的制造方法 |
| CN102651341B (zh) | 2012-01-13 | 2014-06-11 | 京东方科技集团股份有限公司 | 一种tft阵列基板的制造方法 |
| JP6108898B2 (ja) * | 2013-03-19 | 2017-04-05 | 株式会社東芝 | 表示装置、薄膜トランジスタ、表示装置の製造方法及び薄膜トランジスタの製造方法 |
| US9356156B2 (en) * | 2013-05-24 | 2016-05-31 | Cbrite Inc. | Stable high mobility MOTFT and fabrication at low temperature |
| US9704888B2 (en) | 2014-01-08 | 2017-07-11 | Apple Inc. | Display circuitry with reduced metal routing resistance |
| US9530801B2 (en) | 2014-01-13 | 2016-12-27 | Apple Inc. | Display circuitry with improved transmittance and reduced coupling capacitance |
| KR101870491B1 (ko) * | 2014-03-11 | 2018-06-22 | 도쿄엘렉트론가부시키가이샤 | 플라즈마 처리 장치, 기판 처리 시스템, 박막 트랜지스터의 제조 방법 및 기억 매체 |
| CN104112779A (zh) * | 2014-07-29 | 2014-10-22 | 叶志 | 基于氘化金属氧化物薄膜的薄膜晶体管 |
| JP6425508B2 (ja) * | 2014-11-25 | 2018-11-21 | 株式会社ジャパンディスプレイ | 薄膜トランジスタ |
| KR102279884B1 (ko) * | 2014-12-05 | 2021-07-22 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
| CN105355663B (zh) * | 2015-11-30 | 2018-05-15 | 武汉大学 | 一种氢钝化氧化锌基双沟道层薄膜晶体管及其制备方法 |
| CN107818986A (zh) | 2016-09-14 | 2018-03-20 | 天马日本株式会社 | 半导体装置及其制造方法和显示设备及其制造方法 |
| CN107425077B (zh) * | 2017-05-17 | 2020-03-06 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制作方法、显示装置 |
| US11640974B2 (en) * | 2020-06-30 | 2023-05-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory array isolation structures |
| JPWO2023002290A1 (ja) * | 2021-07-21 | 2023-01-26 | ||
| TW202329333A (zh) * | 2021-11-30 | 2023-07-16 | 日商半導體能源研究所股份有限公司 | 半導體裝置、半導體裝置的製造方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3304469A (en) | 1964-03-03 | 1967-02-14 | Rca Corp | Field effect solid state device having a partially insulated electrode |
| EP0486047B1 (en) * | 1990-11-16 | 1999-09-01 | Seiko Epson Corporation | Process for fabricating a thin film semiconductor device |
| US5273920A (en) * | 1992-09-02 | 1993-12-28 | General Electric Company | Method of fabricating a thin film transistor using hydrogen plasma treatment of the gate dielectric/semiconductor layer interface |
| JPH09260671A (ja) * | 1996-03-25 | 1997-10-03 | Toshiba Corp | 薄膜トランジスタおよびそれを用いた液晶表示装置 |
| WO2003098699A1 (en) | 2002-05-22 | 2003-11-27 | Sharp Kabushiki Kaisha | Semiconductor device and display comprising same |
| JP4573091B2 (ja) * | 2003-10-31 | 2010-11-04 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法、ならびに表示装置およびその製造方法 |
| US7242039B2 (en) | 2004-03-12 | 2007-07-10 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
| JP2007036216A (ja) * | 2005-06-24 | 2007-02-08 | Semiconductor Energy Lab Co Ltd | 半導体装置及び無線通信システム |
| JP4560502B2 (ja) * | 2005-09-06 | 2010-10-13 | キヤノン株式会社 | 電界効果型トランジスタ |
| JP4404881B2 (ja) | 2006-08-09 | 2010-01-27 | 日本電気株式会社 | 薄膜トランジスタアレイ、その製造方法及び液晶表示装置 |
| JP4609797B2 (ja) * | 2006-08-09 | 2011-01-12 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
| JP5116290B2 (ja) * | 2006-11-21 | 2013-01-09 | キヤノン株式会社 | 薄膜トランジスタの製造方法 |
| KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
| DE102008016925A1 (de) * | 2008-04-02 | 2009-10-08 | Wobben, Aloys | Windenergieanlage mit mehreren Konstruktionsabschnitten |
-
2009
- 2009-12-04 EP EP09835493.9A patent/EP2380202B1/en not_active Not-in-force
- 2009-12-04 KR KR1020117017175A patent/KR101659105B1/ko active IP Right Grant
- 2009-12-04 CN CN200980152640.1A patent/CN102265405B/zh not_active Expired - Fee Related
- 2009-12-04 WO PCT/US2009/066740 patent/WO2010074927A2/en active Application Filing
- 2009-12-04 US US13/141,118 patent/US8610119B2/en not_active Expired - Fee Related
- 2009-12-04 JP JP2011543543A patent/JP5711146B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20110097991A (ko) | 2011-08-31 |
| US8610119B2 (en) | 2013-12-17 |
| JP2012514328A (ja) | 2012-06-21 |
| WO2010074927A3 (en) | 2010-09-16 |
| WO2010074927A2 (en) | 2010-07-01 |
| EP2380202A4 (en) | 2012-07-25 |
| CN102265405A (zh) | 2011-11-30 |
| EP2380202B1 (en) | 2016-02-17 |
| KR101659105B1 (ko) | 2016-09-22 |
| US20110253998A1 (en) | 2011-10-20 |
| CN102265405B (zh) | 2015-09-23 |
| EP2380202A2 (en) | 2011-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5711146B2 (ja) | 金属酸化物半導体薄膜トランジスタにおける安定性の向上 | |
| US10615266B2 (en) | Thin-film transistor, manufacturing method thereof, and array substrate | |
| US20140011329A1 (en) | Method for manufacturing self-aligned thin film transistor | |
| US20110140095A1 (en) | Oxide semiconductor thin film transistor, method of manufacturing the same, and organic electroluminescent device including the same | |
| US10431694B2 (en) | Thin film transistor, display apparatus having the same, and fabricating method thereof | |
| US20170316953A1 (en) | Method for fabricating metallic oxide thin film transistor | |
| EP2339633B1 (en) | Method of manufacturing transistor, and of electronic device including transistor | |
| US20130122649A1 (en) | Method for manufacturing thin film transistor | |
| US20120168757A1 (en) | Transistors, Methods Of Manufacturing The Same And Electronic Devices Including Transistors | |
| JP7060205B2 (ja) | 薄膜トランジスタ、当該薄膜トランジスタを有する表示基板及び表示パネル並びにその製造方法 | |
| JP2013051328A (ja) | アクティブマトリックス型表示素子およびその製造方法 | |
| WO2018223476A1 (zh) | 铟镓锌氧化物薄膜晶体管的制作方法 | |
| KR102103428B1 (ko) | 박막 트랜지스터를 제조하는 방법, 박막 트랜지스터 및 디스플레이 장치 | |
| US20180190681A1 (en) | Array substrate, method for manufacturing the same, and display panel and display device comprising the same | |
| US20180331126A1 (en) | Array substrate, display panel and display apparatus having the same, and fabricating method thereof | |
| TW201810682A (zh) | 薄膜電晶體及其製作方法 | |
| CN111223814A (zh) | 面板及其制造方法 | |
| CN110808289A (zh) | 一种顶栅肖特基氧化物薄膜晶体管及制备方法 | |
| Kim et al. | Selective UV–O3 treatment for indium zinc oxide thin film transistors with solution-based multiple active layer | |
| KR102180511B1 (ko) | 박막 트랜지스터 표시판 및 이의 제조 방법 | |
| KR101303428B1 (ko) | 산화물 박막트랜지스터 소자 및 그의 제조방법 | |
| JP2021097221A (ja) | 導電領域の形成方法、及び薄膜トランジスタの製造方法 | |
| CN117316956A (zh) | 阵列基板、阵列基板制备方法及显示面板 | |
| CN112951924A (zh) | Tft器件及其制备方法 | |
| KR20190026479A (ko) | 박막 트랜지스터 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121204 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20121204 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131129 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131203 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140715 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20141010 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20141020 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150109 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150203 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150305 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5711146 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |