JP2023007231A - 半導体デバイスの製造方法 - Google Patents

半導体デバイスの製造方法 Download PDF

Info

Publication number
JP2023007231A
JP2023007231A JP2021110341A JP2021110341A JP2023007231A JP 2023007231 A JP2023007231 A JP 2023007231A JP 2021110341 A JP2021110341 A JP 2021110341A JP 2021110341 A JP2021110341 A JP 2021110341A JP 2023007231 A JP2023007231 A JP 2023007231A
Authority
JP
Japan
Prior art keywords
gas
oxide semiconductor
processing
plasma
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021110341A
Other languages
English (en)
Inventor
國男 宮内
Kunio Miyauchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2021110341A priority Critical patent/JP2023007231A/ja
Priority to KR1020220075344A priority patent/KR20230005754A/ko
Priority to CN202210702924.0A priority patent/CN115565872A/zh
Priority to TW111123166A priority patent/TW202310044A/zh
Publication of JP2023007231A publication Critical patent/JP2023007231A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】半導体デバイスの特性を向上する半導体デバイスの製造方法を提供することを目的とする。【解決手段】Ｃｌ系ガスからなる第１の処理ガスにより形成されたプラズマにより、酸化物半導体の上層の導電体層をエッチングする工程と、Ａｒガスからなる第２の処理ガスにより形成されたプラズマにより、前記酸化物半導体のチャネル領域中に形成されるダメージ層を除去する工程と、を有する、半導体デバイスの製造方法。【選択図】図９

Description

本発明は、半導体デバイスの製造方法に関する。
特許文献１には、ゲート電極と、ゲート電極と重なるゲート絶縁膜と、ゲート絶縁膜を介してゲート電極と重なる酸化物積層膜と、酸化物積層膜上に接するソース電極およびドレイン電極と、ソース電極上及びドレイン電極上に接する酸化物絶縁膜と、を有する半導体装置が開示されている。
特開２０１８－７８３３９号公報
ところで、特許文献１に示すようなＢＣＥ(Back Channel Etching)型のＴＦＴ(Thin Film Transistor)において、酸化物半導体（酸化物積層膜）の上に導電体層を形成した後、導電体層をプラズマ処理によりエッチングしてソース電極及びドレイン電極を形成する。このプラズマ処理によって、酸化物半導体のチャネル領域にダメージが生じ、ＴＦＴの特性が悪化する。
上記課題に対して、一側面では、半導体デバイスの特性を向上する半導体デバイスの製造方法を提供することを目的とする。
上記課題を解決するために、一の態様によれば、Ｃｌ系ガスからなる第１の処理ガスにより形成されたプラズマにより、酸化物半導体の上層の導電体層をエッチングする工程と、Ａｒガスからなる第２の処理ガスにより形成されたプラズマにより、前記酸化物半導体のチャネル領域中に形成されるダメージ層を除去する工程と、を有する、半導体デバイスの製造方法が提供される。
一の側面によれば、半導体デバイスの特性を向上する半導体デバイスの製造方法を提供することができる。
実施形態に係るプラズマ処理装置の一例を示す断面模式図。 半導体デバイスを製造する基板処理の一例を示すフローチャート。 被処理基板の断面模式図の一例。 第１の処理ガスにより形成されたプラズマに曝された酸化物半導体のＸＰＳ分析の一例。 酸化物半導体の表面におけるＯＩとＯＩＩのピーク比の結果の一例を示すグラフ。 酸化物半導体の表面におけるＯＩとＯＩＩのピーク比の結果の一例を示すグラフ。 酸化物半導体の表面におけるＯＩとＯＩＩのピーク比の結果の一例を示すグラフ。 酸化物半導体の表面におけるＯＩとＯＩＩのピーク比の結果の一例を示すグラフ。 半導体デバイスのＩ－Ｖ特性の結果の一例を示すグラフ。
以下、図面を参照して本開示を実施するための形態について説明する。各図面において、同一構成部分には同一符号を付し、重複した説明を省略する場合がある。
［プラズマ処理装置］
まず、実施形態に係るプラズマ処理装置１０について、図１を用いて説明する。図１は、実施形態に係るプラズマ処理装置１０の一例を示す断面模式図である。実施形態に係るプラズマ処理装置１０は、処理室４内で誘導結合によりプラズマを発生させ、被処理基板Ｇを処理する装置である。実施形態に係るプラズマ処理装置１０は、例えばＦＰＤ（Flat Panel Display）用ガラス基板上に薄膜トランジスターを形成する際のメタル膜、ＩＴＯ膜、酸化膜等のエッチングや、レジスト膜のアッシング処理等に用いられる。ここで、ＦＰＤとしては、液晶ディスプレイ（ＬＣＤ）、エレクトロルミネセンス（Electro Luminescence：ＥＬ）ディスプレイ、プラズマディスプレイパネル（ＰＤＰ）等が例示される。
プラズマ処理装置１０は、導電性材料、例えば、内壁面が陽極酸化処理（アルマイト処理）されたアルミニウムからなる角筒形状の気密な処理容器１を有する。処理容器１は、接地線１ａにより接地されている。処理容器１は、処理容器１と絶縁されて形成された金属窓２により上部のアンテナ室３と、下部の処理室４とに区画されている。金属窓２は、本例では処理室４の天井壁を構成する。金属窓２は、例えば、非磁性体で導電性の金属で構成される。非磁性体で導電性の金属の例は、アルミニウム、又はアルミニウムを含む合金である。金属窓２は、処理容器１の側壁に支持されている。
アンテナ室３の中央にて貫通し、ガス流路１２に連通するようにガス供給管２０ａが設けられている。ガス流路１２は、複数の分岐配管に分岐し（不図示）、絶縁物６により複数に分割された金属窓２の部分窓に接続され、それぞれの部分窓にガスを供給する。それぞれの部分窓は、内部にガス空間を有し（不図示）、処理室４に面した面に複数のガス吐出口を有し、複数のガス吐出孔から処理室４内にガスを供給する。ガス供給管２０ａは、処理容器１の天井からその外側へ貫通し、処理ガス供給源及びバルブシステム等を含む処理ガス供給部２０に接続されている。したがって、プラズマ処理においては、処理ガス供給部２０から供給された処理ガスがガス供給管２０ａを介して処理室４内へ吐出される。
アンテナ室３内には金属窓２の上に、金属窓２に面するように高周波（ＲＦ）アンテナ１３が配設されている。高周波アンテナ１３は絶縁部材からなるスペーサ１７により金属窓２から離間している。高周波アンテナ１３は、渦巻状のアンテナを構成しており（不図示）、金属窓２は、渦巻状のアンテナの下部で、例えば２４の部分窓に分割されている。高周波アンテナ１３は、アンテナ室３において、絶縁部材のスペーサ１７を介して金属窓２の上部に配置され、処理室４に誘導結合プラズマを生成する誘導結合アンテナの一例である。
プラズマ処理中、第一の高周波電源（ソース電源）１５からは、誘導電界形成用の、例えば、周波数が１３．５６ＭＨｚの高周波電力が整合器１４及び給電部材１６を介して高周波アンテナ１３へ供給される。本例の高周波アンテナ１３は、図示しないが、同心状に外側環状アンテナ、中間環状アンテナ、内側環状アンテナで構成されており、それぞれ給電部材１６に接続される給電部４１、４２、４３を有する。これら各給電部４１、４２、４３からアンテナ線が周方向に延びて、３環状の高周波アンテナ１３が構成される。各アンテナ線の終端にはコンデンサ１８が接続され、各アンテナ線はコンデンサ１８を介して高周波アンテナ１３の側壁３ａに接続され、接地される。このように高周波アンテナ１３に供給された高周波電力により、金属窓２を介して処理室４内に誘導電界が形成され、この誘導電界により処理室４内に供給された処理ガスがプラズマ化される。
処理室４内の下方には、金属窓２を挟んで高周波アンテナ１３と対向するように、被処理基板Ｇ、例えば、ガラス基板を載置するためのステージＳＴが設けられている。ステージＳＴは、基台２３及び絶縁体枠２４を有する。基台２３は、導電性材料、例えば表面が陽極酸化処理されたアルミニウムで構成されている。
基台２３は絶縁体枠２４内に収納され、さらに、処理室４の底面に支持される。また、処理室４の側壁４ａには、被処理基板Ｇを搬入出するための搬入出口２７ａおよびそれを開閉するゲートバルブ２７が設けられている。
基台２３には、中空の支柱２５内に設けられた給電線２５ａにより、整合器２８を介して第二の高周波電源（バイアス電源）２９が接続されている。第二の高周波電源２９は、プラズマ処理中に、バイアス電圧用の高周波電力、例えば、周波数が３．２ＭＨｚの高周波電力を基台２３に印加する。このバイアス電圧用の高周波電力により被処理基板Ｇ上にバイアス電圧を生成し、処理室４内に生成されたプラズマ中のイオンが被処理基板Ｇに引き込まれる。
静電チャック２６は、基台２３の上に設けられ、被処理基板Ｇを載置する。静電チャック２６は、絶縁体の間にチャック電極２６ａを挟み込んだ構造になっている。チャック電極２６ａには直流電源４７が接続されている。直流電源４７からチャック電極２６ａに直流電圧が印加されることでクーロン力が発生し、被処理基板Ｇは、静電チャック２６により吸着保持される。
さらに、基台２３内には、被処理基板Ｇの温度を制御するため、セラミックヒータ等の加熱手段や冷媒流路等からなる温度制御機構と温度センサーとが設けられてもよい。これらの機構や部材に対する配管や配線は、いずれも中空の支柱２５を通して処理容器１外に導出される。
ステージＳＴと処理室４の側壁４ａとの間には、バッフル板３２が連続的或いは断続的に環状にステージＳＴを囲んで設けられ、処理室４から排気空間にガスを通す。処理室４の底部には、排気管３１を介して真空ポンプ等を含む排気装置３０が接続される。排気装置３０により、バッフル板３２下の排気空間が排気され、プラズマ処理中、処理室４内が所定の真空雰囲気（例えば１．３３Ｐａ）に設定及び維持される。
静電チャック２６と被処理基板Ｇとの間に熱伝達用ガスとしてＨｅガスを供給するためのＨｅガス流路５５が設けられている。Ｈｅガス流路５５には、Ｈｅガスライン５６が接続され、圧力制御バルブ５７を介してＨｅ源に接続される。
プラズマ処理装置１０の各構成部は、コンピュータからなる制御部５０に接続され、制御部５０により制御される構成となっている。また、制御部５０には、工程管理者がプラズマ処理装置１０を管理するためにコマンドの入力操作等を行うキーボードや、プラズマ処理装置１０の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース５１が接続されている。さらに、制御部５０には記憶部５２が接続されている。記憶部５２には、プラズマ処理装置１０において実行される各種処理を制御部５０の制御により実現するための制御プログラム、及び処理条件に応じてプラズマ処理装置１０の各構成部に処理を実行させるためのプログラムであるレシピが格納されている。レシピはハードディスクや半導体メモリーに記憶されていてもよいし、ＣＤ－ＲＯＭ、ＤＶＤ等の可搬性の記憶媒体に収容された状態で記憶部５２の所定位置にセットするようにしてもよい。さらに、他方の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。そして、必要に応じて、ユーザーインターフェース５１からの指示等にて任意のレシピを記憶部５２から呼び出して制御部５０に実行させることで、プラズマ処理装置１０の処理室４内で被処理基板Ｇに所望の処理が行われる。
係る構成のプラズマ処理装置１０では、高周波アンテナ１３に供給された高周波電力により、金属窓２を介して処理室４内に誘導電界が形成される。この誘導電界により処理室４内に供給された処理ガスがプラズマ化され、誘導結合プラズマを用いて被処理基板Ｇに所望の処理が行われる。
次に、半導体デバイスの製造方法について、図２及び図３を用いて説明する。図２は、半導体デバイスを製造する基板処理の一例を示すフローチャートである。図３は、被処理基板Ｇの断面模式図の一例である。ここでは、半導体デバイスとして、ＢＣＥ(Back Channel Etching)型のＴＦＴ(Thin Film Transistor)を形成する。
ステップＳ１０１において、被処理基板Ｇを準備する。図３（ａ）は、ステップＳ１０１において準備される被処理基板Ｇの断面模式図の一例である。被処理基板Ｇは、基体２１０と、ゲート電極２２０と、ゲート絶縁膜２３０と、酸化物半導体２４０と、導電体層２５０と、を有する。
基体２１０は、例えばシリコン酸化膜、シリコン窒化膜等の絶縁膜で形成される。ゲート電極２２０は、例えばモリブデン、タングステン等の導電体で形成され、基体２１０の上に形成される。ゲート絶縁膜２３０は、例えばシリコン酸化膜、シリコン窒化膜等の絶縁体で形成され、基体２１０及びゲート電極２２０の上に形成される。酸化物半導体２４０は、例えばインジウム－ガリウム－亜鉛酸化物半導体（以下、ＩＧＺＯとも称する。）で形成され、ゲート絶縁膜２３０の上に形成される。導電体層２５０は、例えばチタン、アルミニウム、タングステン等の導電体で形成され、酸化物半導体２４０及びゲート絶縁膜２３０の上に形成される。
ステップＳ１０２において、導電体層２５０をエッチングしてソース電極２５１及びドレイン電極２５２を形成する。まず、導電体層２５０の上にフォトレジストマスク（図示せず）を形成する。次に、フォトレジストマスクを用いて導電体層２５０をエッチングして、ソース電極２５１及びドレイン電極２５２を形成する。ここでは、プラズマ処理装置１０（図１参照）を用い、処理ガス供給部２０から処理室４内にエッチングガス（第１の処理ガス）を供給して、処理室４内で誘導結合によりプラズマを発生させることにより、導電体層２５０にエッチング処理を施す。エッチングガスとしては、Ｃｌを含むガス（Ｃｌ系ガス）、例えばＣｌ２ガス、Ｃｌ２にＢＣｌ３を添加したガス等を用いることができる。その後、フォトレジストマスクを除去する。
図３（ｂ）は、ステップＳ１０２においてエッチング処理が施された被処理基板Ｇの断面模式図の一例である。導電体層２５０がエッチング処理されることにより、ソース電極２５１及びドレイン電極２５２が形成される。
また、導電体層２５０をエッチングするプラズマによって、酸化物半導体２４０にダメージが生じ、ダメージ層（酸素欠損層）２４５が形成される。図３（ｂ）に示すように、ダメージ層２４５は、ソース電極２５１とドレイン電極２５２との間のチャネル領域に形成される。ダメージ層２４５では、酸化物半導体２４０がプラズマに曝されることにより、酸素（Ｏ）の欠損（欠陥）が生じ、酸化物半導体２４０が導体化する。
ステップＳ１０３において、酸化物半導体２４０のダメージ層（酸素欠損層）２４５を除去する。ここでは、プラズマ処理装置１０（図１参照）を用い、処理ガス供給部２０から処理室４内にＡｒガス（第２の処理ガス）を供給して、処理室４内で誘導結合によりプラズマを発生させる。例えば、Ａｒガス１０ｍＴに調圧し、第一の高周波電源（ソース電源）１５のソース電力を４ｋＷとし、第二の高周波電源（バイアス電源）２９のバイアス電力を２ｋＷとし、１２０秒間放電処理する。この処理により、アルゴン（Ａｒ）はソース電力によってイオン化し、イオン化したアルゴン（Ａｒ）はバイアス電力によって運動エネルギーを有して被処理基板Ｇの表面に衝突する。イオン化したアルゴン（Ａｒ）を酸化物半導体２４０のダメージ層２４５に衝突させることで、ダメージ層２４５を物理的にエッチングして、ダメージ層２４５を除去する。
図３（ｃ）は、ステップＳ１０３において処理が施された被処理基板Ｇの断面模式図の一例である。イオン化したアルゴン（Ａｒ）が衝突することで、ダメージ層２４５（図３（ｂ）参照）が除去される。
ステップＳ１０４において、酸化物半導体２４０、ソース電極２５１及びドレイン電極２５２の上に、絶縁膜２６０を形成する。絶縁膜２６０は、例えばシリコン酸化膜、シリコン窒化膜等の絶縁体で形成される。絶縁膜２６０は、例えばＣＶＤ（Chemical Vapor Deposition）装置で成膜される。
図３（ｄ）は、ステップＳ１０４において処理が施された被処理基板Ｇの断面模式図の一例である。酸化物半導体２４０、ソース電極２５１及びドレイン電極２５２の上に絶縁膜２６０が形成される。
ステップＳ１０５において、被処理基板Ｇにアニール処理が施される。アニール処理によって、半導体デバイスを活性化する。これにより、被処理基板Ｇに半導体デバイスとしてのＴＦＴが形成される。
次に、酸化物半導体２４０のダメージについて、図４から図７を用いて説明する。
図４は、第１の処理ガスにより形成されたプラズマに曝された酸化物半導体２４０のＸＰＳ分析の一例である。ここでは、ステップＳ１０２の導電体層２５０のエッチング処理における酸化物半導体２４０のダメージを模擬して、酸化物半導体２４０（ＩＧＺＯ）に対して第１の処理ガス（Ｃｌ２ガス）でプラズマエッチング処理を施し、酸化物半導体２４０の表面にダメージ層２４５を形成した。そして、表面にダメージ層２４５が形成された酸化物半導体２４０に対して、ＸＰＳ分析を行った。
図４（ａ）は、横軸は結合エネルギー(Binding Energy)（ｅＶ）を示し、縦軸は強度(intensity)(a.u.)を示す。また、スペクトル３０１は、酸化物半導体２４０の表面におけるＸＰＳ分析の結果を示す。また、スペクトル３０２～３１２は、酸化物半導体２４０の表面から１．３ｎｍずつ深さ方向に掘り込んだ位置におけるＸＰＳ分析の結果を示す。図４（ｂ）は、酸化物半導体２４０の表面におけるＸＰＳ分析の結果を示す。図４（ｃ）は、酸化物半導体２４０の表面から１．３ｎｍ深さ方向に掘り込んだ位置におけるＸＰＳ分析の結果を示す。
ここで、Ｏ１ｓ軌道のスペクトル（実線で示す）は、ＯＩスペクトル（一点鎖線で示す）とＯＩＩスペクトル（破線で示す）に分離することができる。ＯＩスペクトルは、酸素原子と金属原子との結合に基づく。ＯＩＩスペクトルは、酸素欠損に基づく。したがって、ＯＩスペクトルのピーク強度（矢印で示す）とＯＩＩスペクトルのピーク強度（矢印で示す）との比（ＯＩとＯＩＩのピーク比、ＯＩ／ＯＩＩ）を酸素欠損の指標として用いる。酸素欠損が多いほどＯＩとＯＩＩのピーク比（ＯＩ／ＯＩＩ）は小さくなり、酸素欠損が少ないほどＯＩとＯＩＩのピーク比（ＯＩ／ＯＩＩ）は大きくなる。
図４（ｂ）においてＯＩとＯＩＩのピーク比（ＯＩ／ＯＩＩ）は０．３１となり、図４（ｃ）においてＯＩとＯＩＩのピーク比（ＯＩ／ＯＩＩ）は３５．６となった。即ち、ＯＩとＯＩＩのピーク比（ＯＩ／ＯＩＩ）は、図４（ｂ）に示す酸化物半導体２４０の表面と比較して、図４（ｃ）に示す酸化物半導体２４０の表面から深さ方向１．３ｎｍの位置で急激に大きくなる。即ち、酸化物半導体２４０のダメージ層２４５は、酸化物半導体２４０の表面から１．５ｎｍ以内に局在している。
図５は、酸化物半導体２４０の表面におけるＯＩとＯＩＩのピーク比（ＯＩ／ＯＩＩ）の結果の一例を示すグラフである。ここでは、第１の処理ガス及び第２の処理ガスのガス種による酸化物半導体２４０のダメージ及びダメージの改善の影響を説明する。
図５（ａ）は、未処理（Ｉｎｉｔｉａｌ）の酸化物半導体２４０の表面に対するＯＩとＯＩＩのピーク比（ＯＩ／ＯＩＩ）を示す。図５（ｂ）は、第１の処理ガスとしてＣｌ２ガスにＢＣｌ３ガスを添加したガスを用い、第１の処理ガスにより形成されたプラズマで処理が施された酸化物半導体２４０の表面に対するＯＩとＯＩＩのピーク比（ＯＩ／ＯＩＩ）を示す。図５（ｃ）は、第１の処理ガスとしてＣｌ２ガスを用い、第１の処理ガスにより形成されたプラズマで処理が施された酸化物半導体２４０の表面に対するＯＩとＯＩＩのピーク比（ＯＩ／ＯＩＩ）を示す。
図５（ａ）に示す未処理の酸化物半導体２４０の表面と比較して、図５（ｂ）（ｃ）に示す第１の処理ガスにより形成されたプラズマで処理が施された酸化物半導体２４０の表面は、ＯＩとＯＩＩのピーク比（ＯＩ／ＯＩＩ）が減少する。即ち、第１の処理ガスにより形成されたプラズマによって、酸化物半導体２４０にダメージが生じている。また、ＢＣｌ３ガスを添加した図５（ｂ）は、ＢＣｌ３ガスを添加しない図５（ｃ）と比較して、酸化物半導体２４０のダメージが大きくなっている。
図５（ｄ）～（ｇ）は、第１の処理ガスとしてＣｌ２ガスにＢＣｌ３ガスを添加したガスを用い、第１の処理ガスにより形成されたプラズマで酸化物半導体２４０に処理を施した。図５（ｄ）は、第２の処理ガスとしてＯ２ガスを用い、第２の処理ガスにより形成されたプラズマで処理が施された酸化物半導体２４０の表面に対するＯＩとＯＩＩのピーク比（ＯＩ／ＯＩＩ）を示す。図５（ｅ）は、第２の処理ガスとしてＣＦ４ガスとＯ２ガスの混合ガスを用い、第２の処理ガスにより形成されたプラズマで処理が施された酸化物半導体２４０の表面に対するＯＩとＯＩＩのピーク比（ＯＩ／ＯＩＩ）を示す。図５（ｆ）は、第２の処理ガスとしてＡｒガスを用い、第２の処理ガスにより形成されたプラズマで処理が施された酸化物半導体２４０の表面に対するＯＩとＯＩＩのピーク比（ＯＩ／ＯＩＩ）を示す。図５（ｇ）は、第２の処理ガスとしてＯ２ガスを用い、更にバイアス電力を印加して第２の処理ガスにより形成されたプラズマで処理が施された酸化物半導体２４０の表面に対するＯＩとＯＩＩのピーク比（ＯＩ／ＯＩＩ）を示す。
Ｏ２ガスのプラズマ処理（図５（ｄ）参照）及びＣＦ４ガスとＯ２ガスの混合ガスのプラズマ処理（図５（ｅ）参照）では、酸化物半導体２４０のダメージの改善はみられなかった。一方、Ａｒガスのプラズマ処理（図５（ｆ）参照）では、酸化物半導体２４０のダメージが改善した。また、バイアス電力を印加したＯ２ガスのプラズマ処理（図５（ｄ）参照）では、酸化物半導体２４０のダメージが進行した。
図６は、酸化物半導体２４０の表面におけるＯＩとＯＩＩのピーク比（ＯＩ／ＯＩＩ）の結果の一例を示すグラフである。ここでは、プラズマ処理時のソース電力とバイアス電力との比による酸化物半導体２４０のダメージの改善の影響を説明する。
図６では、第１の処理ガスとしてＣｌ２ガスにＢＣｌ３ガスを添加したガスを用い、第１の処理ガスにより形成されたプラズマで酸化物半導体２４０に処理を施した後、第２の処理ガスとしてＡｒガスを用い、第２の処理ガスにより形成されたプラズマで処理が施された酸化物半導体２４０に対するＯＩとＯＩＩのピーク比（ＯＩ／ＯＩＩ）を示す。なお、Ａｒガス供給量１０００ｓｃｃｍ、処理室４の圧力１０ｍＴ、ソース電力を４ｋＷ、処理時間１２０秒とした。バイアス電力を０ｋＷ、２ｋＷ、４ｋＷとした場合の結果をそれぞれ示す。また、Ｒｅｆは、第１の処理ガスにより形成されたプラズマで処理が施された酸化物半導体２４０に対するＯＩとＯＩＩのピーク比（ＯＩ／ＯＩＩ）を示す。
図６に示すように、バイアス電力２ｋＷ及び４ｋＷにおいて、ＯＩとＯＩＩのピーク比（ＯＩ／ＯＩＩ）が大きく改善した。換言すれば、「ソース電力：バイアス電力」の比が２：１以上１：１以下の範囲内において、酸化物半導体２４０のダメージを好適に改善することができる。
図７は、酸化物半導体２４０の表面におけるＯＩとＯＩＩのピーク比（ＯＩ／ＯＩＩ）の結果の一例を示すグラフである。ここでは、処理時間による酸化物半導体２４０のダメージの改善の影響を説明する。
図７では、第１の処理ガスとしてＣｌ２ガスにＢＣｌ３ガスを添加したガスを用い、第１の処理ガスにより形成されたプラズマで酸化物半導体２４０に処理を施した後、第２の処理ガスとしてＡｒガスを用い、第２の処理ガスにより形成されたプラズマで処理が施された酸化物半導体２４０の表面に対するＯＩとＯＩＩのピーク比（ＯＩ／ＯＩＩ）を示す。なお、第２の処理ガスによるプラズマ処理では、Ａｒガス供給量１０００ｓｃｃｍ、処理室４の圧力１０ｍＴ、ソース電力を４ｋＷ、バイアス電力を２ｋＷとした。図７（ｂ）は、第２の処理ガスによる処理時間を１２０秒とした場合の結果を示す。図７（ｃ）は、第２の処理ガスによる処理時間を２４０秒とした場合の結果を示す。また、図７（ａ）は、第１の処理ガスにより形成されたプラズマで処理が施された酸化物半導体２４０の表面に対するＯＩとＯＩＩのピーク比（ＯＩ／ＯＩＩ）を示す。
図７に示すように、処理時間１２０秒において、酸化物半導体２４０の表面に対するＯＩとＯＩＩのピーク比（ＯＩ／ＯＩＩ）が大きく改善した。また、処理時間２４０秒における結果に示すように、ＯＩとＯＩＩのピーク比（ＯＩ／ＯＩＩ）は、処理時間に対して飽和することが確認できた。
次に、酸化物半導体２４０のダメージ及び半導体デバイスの特性について、図８及び図９を用いて説明する。
図８は、酸化物半導体２４０の表面におけるＯＩとＯＩＩのピーク比（ＯＩ／ＯＩＩ）の結果の一例を示すグラフである。
図８（ａ）は、未処理（Ｉｎｉｔｉａｌ）の酸化物半導体２４０の表面に対するＯＩとＯＩＩのピーク比（ＯＩ／ＯＩＩ）を示す。図８（ｂ）は、第１の処理ガスとしてＣｌ２ガスを用い、第１の処理ガスにより形成されたプラズマで処理が施された酸化物半導体２４０の表面に対するＯＩとＯＩＩのピーク比（ＯＩ／ＯＩＩ）を示す。図８（ｃ）は、第１の処理ガスとしてＣｌ２ガスにＢＣｌ３ガスを添加したガスを用い、第１の処理ガスにより形成されたプラズマで処理が施された酸化物半導体２４０の表面に対するＯＩとＯＩＩのピーク比（ＯＩ／ＯＩＩ）を示す。図８（ｄ）は、第１の処理ガスとしてＣｌ２ガスにＢＣｌ３ガスを添加したガスを用い、第１の処理ガスにより形成されたプラズマで酸化物半導体２４０に処理を施した後、第２の処理ガスとしてＡｒガスを用い、第２の処理ガスにより形成されたプラズマで処理が施された酸化物半導体２４０の表面に対するＯＩとＯＩＩのピーク比（ＯＩ／ＯＩＩ）を示す。なお、図８において、ＯＩとＯＩＩのピーク比（ＯＩ／ＯＩＩ）は、（ａ）が１となるように正規化している。
図９は、図８の（ｂ）～（ｄ）における半導体デバイスのＩ－Ｖ特性の結果の一例を示すグラフである。各グラフの横軸はゲート－ソース間電圧Ｖｇｓを示し、各グラフの縦軸はドレイン電流Ｉｄを示す。また、ドレイン電圧Ｖｄが５．１Ｖの場合の結果を実線で図示し、ドレイン電圧Ｖｄが０．１Ｖの場合の結果を破線で図示する。また、図９の「Ｅｔｃｈｉｎｇ」は、ステップＳ１０２において導電体層２５０をエッチングしてソース電極２５１及びドレイン電極２５２を形成した状態（図３（ｂ）参照）における各半導体デバイスのＩ－Ｖ特性を示す。図９の「Ａｒ Ｔｒｅａｔ」は、ステップＳ１０３において酸化物半導体２４０のダメージ層２４５を除去した状態（図３（ｃ）参照）における各半導体デバイスのＩ－Ｖ特性を示す。図９の「ＣＶＤ」は、ステップＳ１０４において絶縁膜２６０を形成した状態（図３（ｄ）参照）における各半導体デバイスのＩ－Ｖ特性を示す。図９の「Ｐｏｓｔ Ａｎｎｅａｌ」は、ステップＳ１０５のアニール処理後における各半導体デバイスのＩ－Ｖ特性を示す。
図９（ｂ）では、ステップＳ１０２において第１の処理ガスとしてＣｌ２ガスを用い、ステップＳ１０３をスキップし、ステップＳ１０４において絶縁膜２６０の成膜、ステップＳ１０５においてアニール処理を行い、半導体デバイスを形成した。アニール処理後のＩ－Ｖ特性には、ヒステリシスが生じている。また、ドレイン電流Ｉｄは、ゲート－ソース間電圧Ｖｇｓが０Ｖよりも大きな電圧で立ち上がる。
図９（ｃ）では、ステップＳ１０２において第１の処理ガスとしてＣｌ２ガスにＢＣｌ３ガスを添加したガスを用い、ステップＳ１０３をスキップし、ステップＳ１０４において絶縁膜２６０の成膜、ステップＳ１０５においてアニール処理を行い、半導体デバイスを形成した。アニール処理後のＩ－Ｖ特性には、絶縁化している。
図９（ｄ）では、ステップＳ１０２において第１の処理ガスとしてＣｌ２ガスにＢＣｌ３ガスを添加したガスを用い、ステップＳ１０３において第２の処理ガスとしてＡｒガスを用い、ステップＳ１０４において絶縁膜２６０の成膜、ステップＳ１０５においてアニール処理を行い、半導体デバイスを形成した。アニール処理後のＩ－Ｖ特性には、ヒステリシスが改善している。また、ドレイン電流Ｉｄは、ゲート－ソース間電圧Ｖｇｓが略０Ｖで立ち上がる。即ち、半導体デバイスのＩ－Ｖ特性を改善することができる。
以上に説明したように、本実施形態に係る半導体デバイスの製造方法によれば、酸化物半導体２４０のダメージを改善して、半導体デバイスの特性を向上させることができる。
今回開示された実施形態に係る半導体デバイスの製造方法は、すべての点において例示であって制限的なものではないと考えられるべきである。実施形態は、添付の請求の範囲及びその主旨を逸脱することなく、様々な形態で変形及び改良が可能である。上記複数の実施形態に記載された事項は、矛盾しない範囲で他の構成も取り得ることができ、また、矛盾しない範囲で組み合わせることができる。
１０ プラズマ処理装置
１５ 第一の高周波電源（ソース電源）
２９ 第二の高周波電源（バイアス電源）
２１０ 基体
２２０ ゲート電極
２３０ ゲート絶縁膜
２４０ 酸化物半導体
２４５ ダメージ層
２５０ 導電体層
２５１ ソース電極
２５２ ドレイン電極
２６０ 絶縁膜

Claims (4)

  1. Ｃｌ系ガスからなる第１の処理ガスにより形成されたプラズマにより、酸化物半導体の上層の導電体層をエッチングする工程と、
    Ａｒガスからなる第２の処理ガスにより形成されたプラズマにより、前記酸化物半導体のチャネル領域中に形成されるダメージ層を除去する工程と、を有する、
    半導体デバイスの製造方法。
  2. 前記ダメージ層は、前記酸化物半導体中で形成される酸素欠損層である、
    請求項１に記載の半導体デバイスの製造方法。
  3. 前記酸化物半導体は、インジウムガリウム亜鉛酸化物半導体である、
    請求項１または請求項２に記載の半導体デバイスの製造方法。
  4. 前記ダメージ層をエッチングする工程は、ソース電力とバイアス電力の比率が、２：１以上、１：１以下である、
    請求項１乃至請求項３のいずれか１項に記載の半導体デバイスの製造方法。
JP2021110341A 2021-07-01 2021-07-01 半導体デバイスの製造方法 Pending JP2023007231A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021110341A JP2023007231A (ja) 2021-07-01 2021-07-01 半導体デバイスの製造方法
KR1020220075344A KR20230005754A (ko) 2021-07-01 2022-06-21 반도체 디바이스의 제조 방법
CN202210702924.0A CN115565872A (zh) 2021-07-01 2022-06-21 半导体器件的制造方法
TW111123166A TW202310044A (zh) 2021-07-01 2022-06-22 半導體元件之製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021110341A JP2023007231A (ja) 2021-07-01 2021-07-01 半導体デバイスの製造方法

Publications (1)

Publication Number Publication Date
JP2023007231A true JP2023007231A (ja) 2023-01-18

Family

ID=84737170

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021110341A Pending JP2023007231A (ja) 2021-07-01 2021-07-01 半導体デバイスの製造方法

Country Status (4)

Country Link
JP (1) JP2023007231A (ja)
KR (1) KR20230005754A (ja)
CN (1) CN115565872A (ja)
TW (1) TW202310044A (ja)

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9246011B2 (en) 2012-11-30 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
TW202310044A (zh) 2023-03-01
KR20230005754A (ko) 2023-01-10
CN115565872A (zh) 2023-01-03

Similar Documents

Publication Publication Date Title
US11257685B2 (en) Apparatus and process for electron beam mediated plasma etch and deposition processes
TWI624902B (zh) Modification method of electrostatic fixture and plasma processing device
EP2911187A1 (en) Etching method
KR20160028370A (ko) 에칭 방법
JP6529357B2 (ja) エッチング方法
TWI674597B (zh) 蝕刻磁性層之方法
JP2015153941A (ja) 半導体装置の製造方法
KR20150104043A (ko) 플라즈마 에칭 방법 및 플라즈마 에칭 장치
US9312105B2 (en) Method for etching insulation film
US9147556B2 (en) Plasma processing method and plasma processing apparatus
JP2015173159A (ja) プラズマ処理装置、薄膜トランジスターの製造方法及び記憶媒体
KR20160140469A (ko) 에칭 방법
JPH08115901A (ja) プラズマ処理方法およびプラズマ処理装置
KR101080116B1 (ko) 반도체 디바이스의 제조 방법 및 기판 처리 장치
JP2021064695A (ja) 基板処理装置及び基板処理方法
US8268721B2 (en) Semiconductor device and semiconductor device manufacturing method
JP2023007231A (ja) 半導体デバイスの製造方法
KR102612169B1 (ko) 다층막을 에칭하는 방법
CN110808228B (zh) 蚀刻方法和半导体器件的制造方法
JP2022024265A (ja) 基板離脱方法及びプラズマ処理装置
CN108511389B (zh) 半导体制造方法和等离子体处理装置
US10825688B2 (en) Method for etching copper layer
JP2015056499A (ja) 基板処理方法及び基板処理装置
JP2024069058A (ja) 成膜方法及び成膜装置
JP2022021226A (ja) プラズマ処理方法及びプラズマ処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240321