JPS58206126A - 多層膜のプラズマエツチング方法 - Google Patents

多層膜のプラズマエツチング方法

Info

Publication number
JPS58206126A
JPS58206126A JP8794882A JP8794882A JPS58206126A JP S58206126 A JPS58206126 A JP S58206126A JP 8794882 A JP8794882 A JP 8794882A JP 8794882 A JP8794882 A JP 8794882A JP S58206126 A JPS58206126 A JP S58206126A
Authority
JP
Japan
Prior art keywords
etching
etched
gas
layer film
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8794882A
Other languages
English (en)
Inventor
Shigeru Nishimatsu
西松 茂
Keizo Suzuki
敬三 鈴木
Takeshi Ninomiya
健 二宮
Tatsumi Mizutani
水谷 巽
Naoki Yamamoto
直樹 山本
Sadayuki Okudaira
奥平 定之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP8794882A priority Critical patent/JPS58206126A/ja
Publication of JPS58206126A publication Critical patent/JPS58206126A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はプラズマエツチング方法に係り、特に、多層膜
のエツチングに好適なプラズマエツチング方法に関する
アルミニウム膜をプラズマエツチング方法によってエツ
チングするとき、表面に薄いアルミニウムの酸化膜がで
きていることがあり、このアルミニウム酸化膜をエツチ
ングするために尚周波印加パワーを上げたり、エツチン
グガスのガス圧を変えたりすることが行なわれている。
しかしながら、主エツチングガスの種類を変えることな
く多省rpAを加工性よくエツチングするプラズマエツ
チング方法は知られていない。
したがって、本発明の目的は多層膜のプラズマエツチン
グ加工性を向上し得るエツチング方法を僅供することi
Cある。
上記目的を達成するために本発明においては、−haの
エツチングガスのプラズマで、下層膜が下層膜より遅く
エツチングされる場合に特に加工性が悪くなることを赴
けるため酸素あるいは窒素などのガスをエツチングガス
に除加し、一時的に下1−膜のエツチング速度を遅くす
るようにして加工性の向上をはかるようにしたものであ
る。
以下、本発明を図を用いて詳述する。
はじめに、本弁明の原理について述べる。
第1図(a)に示したようにホトレジストなどのエツチ
ングマスク4に対して下層膜3と上層膜2とをプラズマ
エツチングする場合、下層膜3と下層膜2とのエツチン
グ速度がほぼ等しいことが望ましい。そのような場合は
同図(b)に示したようなマスク通りの画一加工が可l
ト1;る。しかし、実際に・は膜2.3を構成する材料
が互いに異なるとそのエツチング速度はかなり異なるの
が普通である。
たとえば、間歇プラズマ照射型有磁場マイクロ波プラズ
マエツチング装置で、3X10−4Torrの六フッ化
硫黄(SFs)ガスのプラズマでは、タングステン(W
)は平均エツチング速度20.5orr1/miRに対
して、窒化シリニア ン(813N4 )は2.2or
n/mmと約1桁異なる。上層膜3が8iSN4 で下
層膜2がWのような多Jm膜の場合には、上層膜3のS
i3N、が無くなった部分のみにおいて急激に下層膜2
のWがエツチングされることになり、その結果、微細加
工性が損われる。
したがって、何らかの方法で上吻喚3のエツチング速度
を上げることができれば良いが、必ずしも可能なことで
はない。
そこで、本発明では上層11#3が全部エツチングされ
るまでは下+W膜2のエツチング速度を遅くあるいはほ
と−んどエツチングされないようにしたものである。こ
のためには下層膜2の材料が酸化あるいは窒化されやす
いことヲ利用することができる。
すなわち、上層膜3がほぼ完全にエツチングされるまで
は下;−俣2がほとんどエツチングされないようにする
ため下層膜2の表面を酸化あるいは窒化するカスを主エ
ツチングガスに添加しておくそして、上層−3がエツチ
ングされた後はこの添加ガスの供給を停止するか添加量
を大きく減少させることにより多層膜のプラズマエツチ
ング加工性全向上できる〇 次に、本発明の一実・□流動を第2図により説明する。
4X 10−”Pa(3X10−”l’orr)のSF
、に酸素(02)を添加すると図のようにエツチング速
度は共に非常に遅くなるが、Wの場合は1o−〇Tor
rのオーダの02劉茨カロでe丘とんどエツチングされ
なくなるのに対して、5isN4は2 X 10−’T
Orrまではエツチングされ、1.5 X 10−’T
orrまで02を添ta bでもエツチング速度はほと
んど変わらない。
以上の基本的チータケもとに、5 X 10−6’l’
orrの02をS F6に冷/Jll してSi3N4
/Wの21!膜をエツチングした。1ず、S!sN4 
が完全にエッチオフされる寸では皆のエツチングは全く
始まらない。次に、5isNaが完全にエッチオフさね
た後02ガスの冷加旬やめて、SF6ガス圧を上げるか
、あるいは試料に商用波バイアスを印/111するなど
を行うと次間のW1伎化物がとれてWがエツチングされ
始める。あとは、8F6 ガス圧を適当に下けてもある
いは前周波バイアスを切る寺をしてもWエツチングは続
何されて第1図(b)のようなエツチング形状をfKF
ることか−Cきた。
−ト述火hv1例の(・年か、たとえば、非晶質シリコ
ン(aSi)がAlHにある場合に塩素系ガスでエツチ
ングするとき、02を10”l’orrオーダ添加して
おくとAtはほとんどエツチングされないため上述の実
施例と同じように二ノー映のエツチングができる。
このほか、Si3N4/Sjのような多層膜のプラズマ
エツチングの場合、SFs 3X10鴫Torrに対し
て窒素(N2 )を3X10”[’orr以上添/10
すると、Siのエツチング速度i’ 20 n m /
m*カら5om/mと約1/4となるのに対して、S 
i 3N4は2om/mmとあまり震わらない。そこで
5j3N4がなくなるまでN2を除ツノ目し、恣の後、
N2を少なくすることによって513N4/S1の二j
曽膜の微細力l工が可能となる。
以上のように二1輪あるいはそれ以上の多層膜をプラズ
マエツチングするとき、酸素あるいは窒素ガスを主エツ
チングガスに添加して、下層膜の表面を酸化あるいは窒
化することによりエツチング速度をおさえ、十j曽嗅が
なくなったところで添加ガスを減らすか、ストップする
ことにより下層膜を早くエツチングし、微細加工を可能
とすることができる。
jSj面のill]率な説明 第1 [:m(a)、 (b)はフラスマエッチングで
符に二層エツチングを説明−Iる/てめの試料〜[(1
1図、第2図&、t 4〜u−、明の父υ呆γ月くすた
占)のエツチング符1′L図である。
1・・・基板、2・・・下ヤ展、3・・・上噛腺、4・
・・エンチングマスク。
代坤人 升坪士 博田利辛 ■ 1 図 <(1−)              (b)Y z
  図 X /(f’ Lrr X/θ−3P久 θZカ゛ス分F 第1頁の続き り発 明 者 山本直樹 国分寺市東恋ケ窪1丁目289番 地株式会社日立製作所中央研究 所内 72発 明 者 奥平定之 国分寺市東恋ケ窪1丁目280番 地株式会社日立製作所中央研究 所内

Claims (1)

  1. 【特許請求の範囲】 1、二116るいは三1曽以上の多111i膜のプラズ
    マエツチング方法において、上記多層膜における下層膜
    のエツチング速度が下層膜のエツチング速度よりかなり
    遅い場合、主エツチングガスに酸素または音素を冷加す
    ることにより、少くとも上記下層膜がエツチングされる
    まで上記下!−膜のエツチング速度をおさえて微細加工
    するようにしたことをt¥f徴とする多1−膜のプラズ
    マエツチング方法。 2、少くとも上記下I−膜がタングステンからなり、上
    記添加ガスが酸素からなることを特徴とする特許請求の
    範囲第1項記載の多層膜のプラズマエツチング方法。
JP8794882A 1982-05-26 1982-05-26 多層膜のプラズマエツチング方法 Pending JPS58206126A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8794882A JPS58206126A (ja) 1982-05-26 1982-05-26 多層膜のプラズマエツチング方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8794882A JPS58206126A (ja) 1982-05-26 1982-05-26 多層膜のプラズマエツチング方法

Publications (1)

Publication Number Publication Date
JPS58206126A true JPS58206126A (ja) 1983-12-01

Family

ID=13929104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8794882A Pending JPS58206126A (ja) 1982-05-26 1982-05-26 多層膜のプラズマエツチング方法

Country Status (1)

Country Link
JP (1) JPS58206126A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61295634A (ja) * 1985-06-25 1986-12-26 Oki Electric Ind Co Ltd ドライエツチング方法
US5837617A (en) * 1993-04-30 1998-11-17 Fujitsu Limited Heterojunction compound semiconductor device and method of manufacturing the same
CN108987285A (zh) * 2017-06-05 2018-12-11 东京毅力科创株式会社 蚀刻方法和蚀刻装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61295634A (ja) * 1985-06-25 1986-12-26 Oki Electric Ind Co Ltd ドライエツチング方法
JPH0528489B2 (ja) * 1985-06-25 1993-04-26 Oki Electric Ind Co Ltd
US5837617A (en) * 1993-04-30 1998-11-17 Fujitsu Limited Heterojunction compound semiconductor device and method of manufacturing the same
US6153897A (en) * 1993-04-30 2000-11-28 Fujitsu Limited Heterojunction compound semiconductor device and method of manufacturing the same
CN108987285A (zh) * 2017-06-05 2018-12-11 东京毅力科创株式会社 蚀刻方法和蚀刻装置
JP2018206937A (ja) * 2017-06-05 2018-12-27 東京エレクトロン株式会社 エッチング方法およびエッチング装置

Similar Documents

Publication Publication Date Title
JP2553513B2 (ja) 有機マスクを状態調節するための方法
KR950020974A (ko) 집적회로장치 제조방법
KR930014829A (ko) 에칭방법
JPS58206126A (ja) 多層膜のプラズマエツチング方法
CN111025840B (zh) 掩模坯、半色调掩模、掩模坯的制造方法及半色调掩模的制造方法
KR910008983B1 (ko) 비등방성 식각을 이용한 잔유물 제거방법
US4661426A (en) Process for manufacturing metal silicide photomask
JPS6115582B2 (ja)
US5958793A (en) Patterning silicon carbide films
WO2001075944A3 (en) Dry silylation plasma etch process
KR970023712A (ko) 반도체장치의 폴리사이드 게이트 형성방법
JP2001127040A (ja) エッチング方法
JPS6334927A (ja) ダイヤモンドの加工方法
KR980006032A (ko) 반도체 소자의 격리영역 형성방법
JPS60120525A (ja) 反応性イオンエツチング方法
JP2003059907A (ja) 反射防止膜のエッチング方法
JP3645658B2 (ja) 半導体装置の製造方法
JPH07321091A (ja) エッチング方法及び配線形成方法
JPH03241740A (ja) 半導体装置の製造方法
JPH05234961A (ja) ドライエッチング方法
JPS6070740A (ja) 素子間分離方法
JPS6352412A (ja) 薄膜のエツチング方法
JPH07135198A (ja) エッチング方法
KR940010322B1 (ko) 상반전을 이용한 다결정 산화막 제거방법
JPS6436023A (en) Dry etching