KR940010322B1 - 상반전을 이용한 다결정 산화막 제거방법 - Google Patents

상반전을 이용한 다결정 산화막 제거방법 Download PDF

Info

Publication number
KR940010322B1
KR940010322B1 KR1019870013099A KR870013099A KR940010322B1 KR 940010322 B1 KR940010322 B1 KR 940010322B1 KR 1019870013099 A KR1019870013099 A KR 1019870013099A KR 870013099 A KR870013099 A KR 870013099A KR 940010322 B1 KR940010322 B1 KR 940010322B1
Authority
KR
South Korea
Prior art keywords
oxide film
layer
polycrystalline silicon
polycrystalline
polysilicon
Prior art date
Application number
KR1019870013099A
Other languages
English (en)
Other versions
KR890008954A (ko
Inventor
김오현
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR1019870013099A priority Critical patent/KR940010322B1/ko
Publication of KR890008954A publication Critical patent/KR890008954A/ko
Application granted granted Critical
Publication of KR940010322B1 publication Critical patent/KR940010322B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

내용 없음.

Description

상반전을 이용한 다결정 산화막 제거방법
제 1 도-제 4 도는 종래의 다결정 산화막 제거공정도.
제 5 도는 종래의 문제점을 설명하기 위한 설명도.
제 6 도-제 10 도는 본 발명에 따른 상반전을 이용한 다결정 산화막 제거 공정도.
* 도면의 주요부분에 대한 부호의 설명
1 : 완충산화막 2 : 제 1 다결정 실리콘
3 : 질화막 4 : 제 2 다결정 실리콘
5,5' : 포토레지스터층 6 : 제 2 다결정 실리콘 산화막
7 : 다결정 실리콘 8 : 다결정 산화막
본 발명은 1㎛이하(Submicron)의 소자 분리에 관한 것으로, 특히 상반전(Image Reversal) 기술을 이용하여 다결정 산화막을 제거시키도록 한 다결정 산화막 제거방법에 관한 것이다.
종래의 다결정 산화막을 제거방법은 제 1 도에서 보는 바와 같이 완충산화막(1)의 상측에 제 1 다결정 실리콘(2)과 질화막(3)을 순착 적층하고, 질화막(3)의 상측에는 제 2 다결정 실리콘(4)과 포토레지스터층(5)을 순차적으로 적층하고 노광하여 활성영역(Active Reion)을 정의하고, 상기 포토레지스터층(5)을 순차적으로 적층하고 노광하여 활성영역(Active Reion)을 정의하고, 상기 포토레지스터층(5)을 마스크로 하여 필드영역의 제 2 다결정 실리콘(4)을 에칭한 후, 제 2 도에서 보는 바와 같이 포토레지스터층(5)를 제거하고 질화막(3) 상측의 제 2 다결정 실리콘(4)을 산화시켜 제 2 다결정 실리콘 산화막 (6)을 형성시키고 제 2 다결정 실리콘 산화막 (6)을 마스크로 하여 질화막(3)과 제 1 다결정 실리콘(2)의 소정의 깊이까지 에치한다.
그리고 제 3 도와 같이 다결정 실리콘 산화막(6)을 제거하여 제 1 다결정 실리콘(2)으로 완충산화막(1)을 막아줌으로서 완충산화막(1)이 에칭되는 것을 방지하고, 이를 포토레지스터층(5')으로 필드(field) 산화하면 제 4 도에서와 같이 된다.
이와같은 기존의 다결정 산화막 제거방법은 구조상, 제 1 다결정 실리콘 질화막-제 2 다결정 실리콘의 구조로서 연속 3층의 LPCVD막을 사용하기 때문에 입자(Particle) 문제가 생기게 되었으며, 또한 제 1 다결정 실리콘의 두께에 따라 필드산화막 모양이 달라지게 된다.
즉, 제 1 다결정 실리콘이 500[Å] 미만이면 제 5a 도와 같이 정상이나, 그 이상이면 제 5b 도와 같이 되어 제 1 다결정 실리콘 (2)과 질화막(3)의 경계에 단차(A)가 생겨 구조적 측면에 악영향이 있었고 단차(A)를 제거시키기 위한 기존의 해결책으로는 제 1 다결정 실리콘(2)을 500[Å] 이하로 해야되나 질화막(3)의 식각시 제 5c 도와 같이 제 1 다결정 실리콘(2)의 중앙부분이 식각되어 구멍(B)이 발생됨으로서이 구멍(B)에 의해 하부의 완충산화막(1)이 식각되어 원하는 영역(필드폭 1.0㎛이하)이 형성되지 않게 되는 문제점이 있다.
이에 본 발명은 상기한 문제점을 개선시키기 위해 안출된 것으로서, 정상공정과 패턴을 형성할 때 반대로 형성되는 상반전 기술을 이용하여 다결정 산화막을 식각하는 방폐역할을 하도록 함으로서 필드부분을 막아 완충산화막을 1.0㎛이하의 폭을 갖도록 한 것으로, 이하 그의 방법을 첨부된 도면에 따라 설명하면 다음과 같다.
제 6 도-제 10 도는 본 발명에 따른 다결정 산화막 제거공정을 나타낸 것으로, 제 6 도와 같이 완충산화막 (1)의 상측에 질화막(3)과 다결정 실리콘(7)의 상측에 포토레지스터층(5)을 형성시켜 노광하여 액티브영역을 한정하고, 제 7 도와 같이 포토레지스터층(5)을 마스크로하여 다결정 실리콘(7)을 에칭하고 남아있는 다결정 실리콘(7)을 산화하여 다결정 실리콘 산화막(8)을 형성한 후 제 8 도와 같이 단결정 실리콘 산화막(8)의 사이에 포토레지스터층(5')을 입혀 상반전시키고, 제 9 도와 같이 다결정 실리콘 산화막(8)을 에칭하여 포토레지스터층(5')을 제거시킨 후 분리영역을 산화하면 제 10 도와 같은 형태로 공정이 완료된다.
따라서, 본 발명에 따른 다결정 산화막 제거방법은 이상의 설명에서와 같이, 현재 사진장비로서 최소의 형상화할 수 있는 선간격이 0.8-0.9㎛로 되어 있어 현재로서는 필드영역폭이 1.4㎛ 정도이나, 상반전기술을 이용하여 쉽게 필드영역을 1.0㎛이하로 할 수 있게 되며, 이로 인해 실제 소자동작 영역이 기존의 기술보다 0.3-0.4㎛정도 이득을 보게 되고 VLSI에서 문제가 되는 협대역(Narrow Width) 효과를 크게 감소시키는 효과를 갖는다.

Claims (1)

  1. 완충산화막(1)을 포함하는 다결정 산화막 제거공정에 있어서, 완충산화막(1)의 상측에 질화막(3)과 다결정 실리콘(7)을 순차적층하고, 다결정 실리콘(7)의 상측에는 포토레지스터층(5)을 형성시켜 이에 다결정 산화막(6)을 입힌후, 포토레지스터층(5')을 입혀 상반전시키고, 상기 다결정 산화막(6)을 에칭시켜 포토레지스터층(5')을 제거시킨 후 분리영역을 산화하는 공정을 갖는 것을 특징으로 하는 상반전을 이용한 다결정 산화막 제거방법.
KR1019870013099A 1987-11-20 1987-11-20 상반전을 이용한 다결정 산화막 제거방법 KR940010322B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019870013099A KR940010322B1 (ko) 1987-11-20 1987-11-20 상반전을 이용한 다결정 산화막 제거방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019870013099A KR940010322B1 (ko) 1987-11-20 1987-11-20 상반전을 이용한 다결정 산화막 제거방법

Publications (2)

Publication Number Publication Date
KR890008954A KR890008954A (ko) 1989-07-13
KR940010322B1 true KR940010322B1 (ko) 1994-10-22

Family

ID=19266164

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019870013099A KR940010322B1 (ko) 1987-11-20 1987-11-20 상반전을 이용한 다결정 산화막 제거방법

Country Status (1)

Country Link
KR (1) KR940010322B1 (ko)

Also Published As

Publication number Publication date
KR890008954A (ko) 1989-07-13

Similar Documents

Publication Publication Date Title
US5512509A (en) Method for forming an isolation layer in a semiconductor device
JP3612525B2 (ja) 薄膜半導体装置の製造方法及びそのレジストパターン形成方法
KR940010322B1 (ko) 상반전을 이용한 다결정 산화막 제거방법
US4775644A (en) Zero bird-beak oxide isolation scheme for integrated circuits
JPS6359537B2 (ko)
US4772569A (en) Method for forming oxide isolation films on french sidewalls
JPS60133739A (ja) 半導体装置の製造方法
KR0138065B1 (ko) 반도체 소자의 콘택 형성 방법
JPS6321847A (ja) 半導体集積回路の素子分離領域形成方法
KR100265989B1 (ko) 반도체 장치의 폴리실리콘 패턴 형성방법
KR0166835B1 (ko) 반도체 소자 격리형성 방법
JPS60128635A (ja) 素子分離領域の形成方法
KR890004415A (ko) 반도체장치의 소자 분리방법
KR100249167B1 (ko) 격리막 형성 방법
KR100226779B1 (ko) 반도체 소자의 격리영역 형성방법
JP2992171B2 (ja) 半導体装置の製造方法
JPS571243A (en) Manufacture of semiconductor device
JPH0349212A (ja) 半導体装置の露光パターン用位置合わせマークの形成方法
KR950007056A (ko) 반도체 소자의 소자격리 산화막 형성방법
JPS56169348A (en) Semiconductor device
JPS633429A (ja) 誘電体分離型半導体装置
JPH09199494A (ja) 半導体装置の製造方法
JPS62150853A (ja) 配線パタ−ン形成方法
KR950033662A (ko) 얼라인패턴형성방법
KR970053410A (ko) 반도체소자의 소자분리막 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040920

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee