JPH0528489B2 - - Google Patents
Info
- Publication number
- JPH0528489B2 JPH0528489B2 JP60136925A JP13692585A JPH0528489B2 JP H0528489 B2 JPH0528489 B2 JP H0528489B2 JP 60136925 A JP60136925 A JP 60136925A JP 13692585 A JP13692585 A JP 13692585A JP H0528489 B2 JPH0528489 B2 JP H0528489B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- film
- insulating film
- etched
- psg
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000005530 etching Methods 0.000 claims description 42
- 238000000034 method Methods 0.000 claims description 22
- 238000001312 dry etching Methods 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 16
- 239000007789 gas Substances 0.000 description 15
- 230000000694 effects Effects 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000007797 corrosion Effects 0.000 description 2
- 238000005260 corrosion Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 150000002366 halogen compounds Chemical class 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 150000003377 silicon compounds Chemical class 0.000 description 1
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はドライエツチング方法に関し、特に
Si3N4膜を主体とした多層絶縁膜のプラズマエツ
チング方法に係る。
Si3N4膜を主体とした多層絶縁膜のプラズマエツ
チング方法に係る。
従来、基板上あるいは配線上に積層形成された
PRD（プラズマ リアクテイブ デイポジシヨ
ン）Si3N4／PSG構造の多層絶縁膜の微細パター
ンのエツチングは以下のように行なわれていた。
すなわち、PRDSi3N4膜を、エツチングガスとし
てCF4＋O2あるいはCF4＋H2混合ガスを用い、ド
ライエツチングによつて2500Å／min程度のエツ
チング速度でエツチング処理した後、主にBHF
等のフツ酸系水溶液中で、所謂ウエツト方式によ
り千数百〜数千Å／min程度のエツチング速度で
PSG膜のエツチング処理を行なつていた。この
PSG膜のエツチングをウエツト方式で行なう理
由として、PSG膜は層間絶縁膜あるいはパツシ
ベーシヨンとして用いられる場合においても、膜
厚は1000Å前後と比較的薄く形成される為、上記
のドライ方式ではエツチング速度が4000Å／min
程度と高くなり、従つてエツチング膜厚の制御が
十分出来ない事、またエツチング速度を下げよう
とするとエツチングガスの組成等のコントロール
が難しいという事等に依るものである（セミコン
ダクター ワールド1983.10（Semiconductor
World 1988.10P.49〜50））。
PRD（プラズマ リアクテイブ デイポジシヨ
ン）Si3N4／PSG構造の多層絶縁膜の微細パター
ンのエツチングは以下のように行なわれていた。
すなわち、PRDSi3N4膜を、エツチングガスとし
てCF4＋O2あるいはCF4＋H2混合ガスを用い、ド
ライエツチングによつて2500Å／min程度のエツ
チング速度でエツチング処理した後、主にBHF
等のフツ酸系水溶液中で、所謂ウエツト方式によ
り千数百〜数千Å／min程度のエツチング速度で
PSG膜のエツチング処理を行なつていた。この
PSG膜のエツチングをウエツト方式で行なう理
由として、PSG膜は層間絶縁膜あるいはパツシ
ベーシヨンとして用いられる場合においても、膜
厚は1000Å前後と比較的薄く形成される為、上記
のドライ方式ではエツチング速度が4000Å／min
程度と高くなり、従つてエツチング膜厚の制御が
十分出来ない事、またエツチング速度を下げよう
とするとエツチングガスの組成等のコントロール
が難しいという事等に依るものである（セミコン
ダクター ワールド1983.10（Semiconductor
World 1988.10P.49〜50））。
しかしながら、上述のように従来のエツチング
方法においては、多層構造の絶縁膜のエツチング
処理を、ドライ方式とウエツト方式との併用によ
り行なう為、スループツトが上がらず大量生産に
適用し難いという問題がある。また、この併用方
式に付随して両者の装置器具のスペースを要する
事により、作業エリアの有効使用上の問題もあ
る。
方法においては、多層構造の絶縁膜のエツチング
処理を、ドライ方式とウエツト方式との併用によ
り行なう為、スループツトが上がらず大量生産に
適用し難いという問題がある。また、この併用方
式に付随して両者の装置器具のスペースを要する
事により、作業エリアの有効使用上の問題もあ
る。
また更に、PSG膜をウエツト方式でエツチン
グ処理する為、下地のAl膜が腐食され、Al膜が
変色したりエツチングされたりするので、コンタ
クト性やボンデイング性が低下するという半導体
装置の信頼性上の問題もある。
グ処理する為、下地のAl膜が腐食され、Al膜が
変色したりエツチングされたりするので、コンタ
クト性やボンデイング性が低下するという半導体
装置の信頼性上の問題もある。
従つてこの発明は、上述の低スループツトにつ
いての問題と、作業エリア活用性低下の問題と、
更に半導体装置の信頼性上の問題とを解消したド
ライエツチング方法を提供する事を目的とする。
いての問題と、作業エリア活用性低下の問題と、
更に半導体装置の信頼性上の問題とを解消したド
ライエツチング方法を提供する事を目的とする。
この発明に係るドライエツチング方法は、多層
絶縁膜のドライエツチング方法において、多層絶
縁膜上の所定位置が露出したレジスト膜を形成す
る工程と、SF6：He：O2＝30：19：１の混合比
のエツチングガスを用い、レジスト膜をマスクに
一定のエツチング条件で多層絶縁膜を連続的にエ
ツチングする工程とからなるものである。
絶縁膜のドライエツチング方法において、多層絶
縁膜上の所定位置が露出したレジスト膜を形成す
る工程と、SF6：He：O2＝30：19：１の混合比
のエツチングガスを用い、レジスト膜をマスクに
一定のエツチング条件で多層絶縁膜を連続的にエ
ツチングする工程とからなるものである。
この発明においては、下層絶縁膜及びSi3N4膜
を順次積層形成して成る２層絶縁膜を、レジスト
マスク層を介し、エツチングガスとしてSF6：
He：O2＝30：19：１の混合比のエツチングガス
を用い、同一のエツチング条件で下層絶縁膜のエ
ツチング速度を下げ、該２層絶縁膜を連続的にプ
ラズマエツチングする為、積層形成される２種類
の絶縁膜を同一の装置内で、しかも下層絶縁膜の
エツチング膜厚を十分制御して短時間で精度良く
エツチング処理を施す事が出来る。
を順次積層形成して成る２層絶縁膜を、レジスト
マスク層を介し、エツチングガスとしてSF6：
He：O2＝30：19：１の混合比のエツチングガス
を用い、同一のエツチング条件で下層絶縁膜のエ
ツチング速度を下げ、該２層絶縁膜を連続的にプ
ラズマエツチングする為、積層形成される２種類
の絶縁膜を同一の装置内で、しかも下層絶縁膜の
エツチング膜厚を十分制御して短時間で精度良く
エツチング処理を施す事が出来る。
以下、本発明の一実施例を第１図、及び第２図
に基いて詳細に説明する。
に基いて詳細に説明する。
第１図はドライエツチング工程を示すものであ
り、まず同図ａの如く、Al配線１上にCVD法を
用いてPSGから成る下層絶縁膜２を750Å程度成
膜した後、この上にプラズマCVD法により
PRDSi3N4膜３を9000Å程度成膜し、２層絶縁膜
４を形成する。そして、ホトリソ技術でネガレジ
ストを30000Å程度成膜した後、所望のパターニ
ングを行ないレジストマスク層５を得る。
り、まず同図ａの如く、Al配線１上にCVD法を
用いてPSGから成る下層絶縁膜２を750Å程度成
膜した後、この上にプラズマCVD法により
PRDSi3N4膜３を9000Å程度成膜し、２層絶縁膜
４を形成する。そして、ホトリソ技術でネガレジ
ストを30000Å程度成膜した後、所望のパターニ
ングを行ないレジストマスク層５を得る。
次に同図ｂに示す如く、上記試料を枚葉式平行
平板型ドライエツチング装置（電極寸法：８イン
チ）内の所定位置に配置し、以下のエツチング条
件によりPRDSi3N4膜３、及びPSG膜２を夫々
4000Å／min、1400Å／min程度のエツチング速
度で連続してドライエツチング（等方性）する。
平板型ドライエツチング装置（電極寸法：８イン
チ）内の所定位置に配置し、以下のエツチング条
件によりPRDSi3N4膜３、及びPSG膜２を夫々
4000Å／min、1400Å／min程度のエツチング速
度で連続してドライエツチング（等方性）する。
エツチングガス（流量）：SF6（40SCCM）＋
He／O2（16.4SCCM）混合ガス、圧力：60Pa（＝
0.45Torr）、電極温度：20℃、電極間隔：10mm、
RFPower：0.8W／cm2。
He／O2（16.4SCCM）混合ガス、圧力：60Pa（＝
0.45Torr）、電極温度：20℃、電極間隔：10mm、
RFPower：0.8W／cm2。
SF6はホツトラジカル（F*）を生成し易く、主
にこのホツトラジカルから成る反応種９を矢印の
方向から試料に衝撃させると、これがPRDSi3N4
膜３、及びPSG膜２と反応して揮発性の高いハ
ロゲン化合物（SiF4）を生成し、上記シリコン化
合物がエツチングされる。また混合ガス中への
O2添加はエツチング速度を増加するという効果
をもたらし、本実施例ではHeガスに対し、５％
添加とした。ガスマスフローはSF6用とHe用の
２個用いた。第２図はエツチングガスSF6と
He／O2の混合比に対するPRDSi3N4膜３のエツ
チング速度依存性を示したもので、本実施例のエ
ツチング条件（混合比約40％）近傍でエツチング
速度が最大となる。それ以上では、所謂履歴現象
によりエツチング速度は低下する。
にこのホツトラジカルから成る反応種９を矢印の
方向から試料に衝撃させると、これがPRDSi3N4
膜３、及びPSG膜２と反応して揮発性の高いハ
ロゲン化合物（SiF4）を生成し、上記シリコン化
合物がエツチングされる。また混合ガス中への
O2添加はエツチング速度を増加するという効果
をもたらし、本実施例ではHeガスに対し、５％
添加とした。ガスマスフローはSF6用とHe用の
２個用いた。第２図はエツチングガスSF6と
He／O2の混合比に対するPRDSi3N4膜３のエツ
チング速度依存性を示したもので、本実施例のエ
ツチング条件（混合比約40％）近傍でエツチング
速度が最大となる。それ以上では、所謂履歴現象
によりエツチング速度は低下する。
なお、このエツチング工程においては、最上層
のレジストマスク層５も上層部が一部エツチング
される。また、PRDSi3N4／PSG2層絶縁膜４の
所定個所をエツチング除去する為に、48％程度の
オーバーエツチを行なつても、下地Al配線１へ
のダメージとしてスクライブラインが若干認めら
れるものの、デバイス特性には影響のない事が確
認された。
のレジストマスク層５も上層部が一部エツチング
される。また、PRDSi3N4／PSG2層絶縁膜４の
所定個所をエツチング除去する為に、48％程度の
オーバーエツチを行なつても、下地Al配線１へ
のダメージとしてスクライブラインが若干認めら
れるものの、デバイス特性には影響のない事が確
認された。
そして、同図ｃに示す如く、上層部がエツチン
グされたレジストマスク層５を除去する。
グされたレジストマスク層５を除去する。
本実施例を適用した場合、SiO2膜もPSG膜と
同程度のエツチング速度（1400Å／min）が得ら
れる。従つて、PRDSi3N4／PSG、あるいは
PRDSi3N4／SiO2構造の２層絶縁膜をドライエツ
チングする場合、上層部のPRDSi3N4膜に較べ下
層部のPSG膜、あるいはSiO2膜のエツチング速
度は約1/3程度と低くなる為、それらの下層絶縁
膜の膜厚を薄くしてもエツチング膜厚のコントロ
ールが容易となる。
同程度のエツチング速度（1400Å／min）が得ら
れる。従つて、PRDSi3N4／PSG、あるいは
PRDSi3N4／SiO2構造の２層絶縁膜をドライエツ
チングする場合、上層部のPRDSi3N4膜に較べ下
層部のPSG膜、あるいはSiO2膜のエツチング速
度は約1/3程度と低くなる為、それらの下層絶縁
膜の膜厚を薄くしてもエツチング膜厚のコントロ
ールが容易となる。
また、本実施例によればウエツト式との併用が
ない為、従来ウエツトエツチングで問題とされた
下地のAl配線の腐食等の半導体装置の故障要因
も解消されると同時に、下地のAl配線との選択
性が高くとれるという効果がある。更に、Siを下
地として、ある程度のオーバーエツチがなされる
場合にも、グリツトラインを設ける等の手段を施
せば支障はない。
ない為、従来ウエツトエツチングで問題とされた
下地のAl配線の腐食等の半導体装置の故障要因
も解消されると同時に、下地のAl配線との選択
性が高くとれるという効果がある。更に、Siを下
地として、ある程度のオーバーエツチがなされる
場合にも、グリツトラインを設ける等の手段を施
せば支障はない。
また更に、エツチングガスとしてSF6、あるい
はSF6＋Heを用いた場合、O2ガスを適量に添加
する時よりもエツチング速度が低下する為、エツ
チング膜厚のコントロールがより容易となる。
はSF6＋Heを用いた場合、O2ガスを適量に添加
する時よりもエツチング速度が低下する為、エツ
チング膜厚のコントロールがより容易となる。
この発明は以上詳述したとおり、Si基板上、あ
るいはSi基板上に形成されたAl配線上の、下層
絶縁膜及びSi3N4膜を順次積層して成る２層絶縁
膜を、エツチングガスとしてSF6：He：O2＝
30：19：１の混合比のガスを用い、同一のエツチ
ング条件で連続的にプラズマエツチングする為、
下地の腐食性が問題とされるウエツト式との併用
が回避出来、下層絶縁膜のエツチングの膜厚制御
が容易となると共に、高スループツトが得られる
という効果がある。また、Heに対してO2を５％
混合することによつて、レジスト膜のウエハ面内
におけるエツチングばらつきが大きく改善される
効果がある。また、異なる２種類の絶縁膜を同一
の装置内でドライエツチング出来るので、作業エ
リアを有効に使えるという効果もある。
るいはSi基板上に形成されたAl配線上の、下層
絶縁膜及びSi3N4膜を順次積層して成る２層絶縁
膜を、エツチングガスとしてSF6：He：O2＝
30：19：１の混合比のガスを用い、同一のエツチ
ング条件で連続的にプラズマエツチングする為、
下地の腐食性が問題とされるウエツト式との併用
が回避出来、下層絶縁膜のエツチングの膜厚制御
が容易となると共に、高スループツトが得られる
という効果がある。また、Heに対してO2を５％
混合することによつて、レジスト膜のウエハ面内
におけるエツチングばらつきが大きく改善される
効果がある。また、異なる２種類の絶縁膜を同一
の装置内でドライエツチング出来るので、作業エ
リアを有効に使えるという効果もある。
第１図は、本発明を用いたドライエツチング工
程を説明する要部断面図、第２図は、SF6に対す
るHe／O2の混合比−PRDSi3N4エツチング速度
の関係を説明する特性図である。 １…Al配線、２…下層絶縁膜（PSG）、３…
PRDSi3N4膜、４…２層絶縁膜、５……レジスト
マスク層、９…反応種（F*）。
程を説明する要部断面図、第２図は、SF6に対す
るHe／O2の混合比−PRDSi3N4エツチング速度
の関係を説明する特性図である。 １…Al配線、２…下層絶縁膜（PSG）、３…
PRDSi3N4膜、４…２層絶縁膜、５……レジスト
マスク層、９…反応種（F*）。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板上に積層された多層絶縁膜のドラ
イエツチング方法において、 前記多層絶縁膜上の所定位置が露出したレジス
ト膜を形成する工程と、 SF6とHeとO2とからなるエツチングガスであ
つて、該エツチングガスの混合比が SF6：He：O2＝30：19：１ であるエツチングガスを用い、前記レジスト膜を
マスクに一定のエツチング条件で前記多層絶縁膜
を連続的にエツチングする工程とからなることを
特徴とするドライエツチング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13692585A JPS61295634A (ja) | 1985-06-25 | 1985-06-25 | ドライエツチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13692585A JPS61295634A (ja) | 1985-06-25 | 1985-06-25 | ドライエツチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61295634A JPS61295634A (ja) | 1986-12-26 |
| JPH0528489B2 true JPH0528489B2 (ja) | 1993-04-26 |
Family
ID=15186775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13692585A Granted JPS61295634A (ja) | 1985-06-25 | 1985-06-25 | ドライエツチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61295634A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07327830A (ja) * | 1994-06-08 | 1995-12-19 | Heisei Sunrise Kk | 浄水具 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2616030A1 (fr) * | 1987-06-01 | 1988-12-02 | Commissariat Energie Atomique | Procede de gravure ou de depot par plasma et dispositif pour la mise en oeuvre du procede |
| WO2013092759A2 (en) * | 2011-12-21 | 2013-06-27 | Solvay Sa | Method for etching of sio2 layers on thin wafers |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55119177A (en) * | 1979-02-21 | 1980-09-12 | Ibm | Silicon etching method |
| JPS57124440A (en) * | 1981-01-27 | 1982-08-03 | Nec Corp | Compound etching method |
| JPS58206126A (ja) * | 1982-05-26 | 1983-12-01 | Hitachi Ltd | 多層膜のプラズマエツチング方法 |
-
1985
- 1985-06-25 JP JP13692585A patent/JPS61295634A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55119177A (en) * | 1979-02-21 | 1980-09-12 | Ibm | Silicon etching method |
| JPS57124440A (en) * | 1981-01-27 | 1982-08-03 | Nec Corp | Compound etching method |
| JPS58206126A (ja) * | 1982-05-26 | 1983-12-01 | Hitachi Ltd | 多層膜のプラズマエツチング方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07327830A (ja) * | 1994-06-08 | 1995-12-19 | Heisei Sunrise Kk | 浄水具 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61295634A (ja) | 1986-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6569773B1 (en) | Method for anisotropic plasma-chemical dry etching of silicon nitride layers using a gas mixture containing fluorine | |
| KR100372742B1 (ko) | 무기 반사방지막을 사용한 배선 형성 방법 | |
| JPS6365625A (ja) | エッチング方法 | |
| KR970001203B1 (ko) | 폴리실리콘 막 에칭 방법 | |
| KR19990063182A (ko) | 에칭방법 | |
| JPH0528489B2 (ja) | ||
| TW200824002A (en) | Method for fabricating semiconductor device | |
| JPH08293487A (ja) | エッチング方法 | |
| JP2000294545A (ja) | 半導体装置及びその製造方法 | |
| JP2001127039A (ja) | 半導体装置の製造方法 | |
| JPH05129247A (ja) | 半導体装置の製造方法 | |
| JP2545450B2 (ja) | 半導体装置の製造方法 | |
| JP3371170B2 (ja) | 半導体装置の製造方法 | |
| JPH1167909A (ja) | 半導体装置の製造方法 | |
| JPH09293727A (ja) | 半導体装置の製造方法 | |
| WO2001035455A1 (en) | Etch process that resists notching at electrode bottom | |
| JPH09321024A (ja) | 半導体装置の製造方法 | |
| JP3323264B2 (ja) | 半導体装置の製造方法 | |
| JP3383939B2 (ja) | ドライエッチング方法 | |
| JPS63296353A (ja) | コンタクトホ−ル形成方法 | |
| JP2001332510A (ja) | 半導体装置およびその製造方法 | |
| JPH05267246A (ja) | 半導体装置の製造方法 | |
| JPH04107924A (ja) | 半導体装置の製造方法 | |
| JPS59175124A (ja) | 半導体装置の製造方法 | |
| JPH0653187A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |