JPS61295634A - ドライエツチング方法 - Google Patents
ドライエツチング方法Info
- Publication number
- JPS61295634A JPS61295634A JP13692585A JP13692585A JPS61295634A JP S61295634 A JPS61295634 A JP S61295634A JP 13692585 A JP13692585 A JP 13692585A JP 13692585 A JP13692585 A JP 13692585A JP S61295634 A JPS61295634 A JP S61295634A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- etching
- film
- layer
- dry etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明はドライエツチング方法に関し、特に５ｉｓＮ
４膜を主体とした多層絶縁膜のプラズマエツチング方法
に係る。
４膜を主体とした多層絶縁膜のプラズマエツチング方法
に係る。
従来、基板上あるいは配線上に積層形成されたＰＲＤ（
プラズマ リアクティブディポジション） ５ｉｌＮ４
／ＰＳＧ構造の多層＆！！縁膜の微細パターンのエツチ
ングは以下のように行なわれていた。すなわち、ＰＲＤ
Ｓｉ３Ｎ、膜を、エツチングガスとしてＣＦＡ ＋０２
、おるいはＣＦｉ＋１Ｅ（ｚ混合ガスを用い、ドライエ
ツチングによって２５００ Ａ／ｍｉｎ程度のエツチン
グ速度でエツチング処理した後、主にＢＨＦ等のフッ酸
系水溶液中で、所謂ウェット方式によシ千数百〜数千大
／ｍｉｎ程度のエツチング速度でＰＳＧ膜のエツチング
処理を行なっていた。このＰＳＧ膜のエツチングをウェ
ット方式で行なう理由は主として、ＰＳＧ膜は層間絶縁
膜あるいはパッシベーションとして用いられる場合にお
いても、膜厚は１０００人前後と比較的薄く形成される
為、上記のドライ方式ではエツチング速度が４００ＯＡ
／ｍｉｎ程度と高くなシ、従ってエツチング膜厚の制御
が十分出来ない事、−ｊ之エツチング速度を下げようと
するとエツチングガスの組成等のコントロールが難しい
という事等に依るものである（セミコンダクターワール
ド１９８３、１０ （Ｓｅｍｆｃｏｎｄｕｃｔｏｒ Ｗ
ｏｒｌｄ １９８３．１０ Ｐ、４９〜５０））。
プラズマ リアクティブディポジション） ５ｉｌＮ４
／ＰＳＧ構造の多層＆！！縁膜の微細パターンのエツチ
ングは以下のように行なわれていた。すなわち、ＰＲＤ
Ｓｉ３Ｎ、膜を、エツチングガスとしてＣＦＡ ＋０２
、おるいはＣＦｉ＋１Ｅ（ｚ混合ガスを用い、ドライエ
ツチングによって２５００ Ａ／ｍｉｎ程度のエツチン
グ速度でエツチング処理した後、主にＢＨＦ等のフッ酸
系水溶液中で、所謂ウェット方式によシ千数百〜数千大
／ｍｉｎ程度のエツチング速度でＰＳＧ膜のエツチング
処理を行なっていた。このＰＳＧ膜のエツチングをウェ
ット方式で行なう理由は主として、ＰＳＧ膜は層間絶縁
膜あるいはパッシベーションとして用いられる場合にお
いても、膜厚は１０００人前後と比較的薄く形成される
為、上記のドライ方式ではエツチング速度が４００ＯＡ
／ｍｉｎ程度と高くなシ、従ってエツチング膜厚の制御
が十分出来ない事、−ｊ之エツチング速度を下げようと
するとエツチングガスの組成等のコントロールが難しい
という事等に依るものである（セミコンダクターワール
ド１９８３、１０ （Ｓｅｍｆｃｏｎｄｕｃｔｏｒ Ｗ
ｏｒｌｄ １９８３．１０ Ｐ、４９〜５０））。
しかしながら、上述のように従来のエツチング方法にお
いては、多層構造の絶縁膜のエツチング処理を、ドライ
方式とウェット方式との併用にょ９行なう為、スループ
ットが上がらず大量生産に適用し難いという問題がある
。また、この併用方式に付随して両者の装置器具のスペ
ースを要する事によシ、作業エリアの有効使用上の問題
もある。
いては、多層構造の絶縁膜のエツチング処理を、ドライ
方式とウェット方式との併用にょ９行なう為、スループ
ットが上がらず大量生産に適用し難いという問題がある
。また、この併用方式に付随して両者の装置器具のスペ
ースを要する事によシ、作業エリアの有効使用上の問題
もある。
また更に、ＰＳＧ膜をウェット方式でエツチング処理す
る為、下地のＭ膜が腐食され、ＡＩ！膜が変色したシエ
ッチングされた）するので、コンタクト性やボンディン
グ性が低下するという半導体装置の信頼性上の問題もあ
る。
る為、下地のＭ膜が腐食され、ＡＩ！膜が変色したシエ
ッチングされた）するので、コンタクト性やボンディン
グ性が低下するという半導体装置の信頼性上の問題もあ
る。
従ってこの発明は、上述の低スループットにっいての問
題と、作業エリア活用性低下の問題と、更に半導体装置
の信頼性上の問題とを解消したドライエツチング方法を
提供する事を目的とする。
題と、作業エリア活用性低下の問題と、更に半導体装置
の信頼性上の問題とを解消したドライエツチング方法を
提供する事を目的とする。
この発明に係る多層絶縁膜のドライエツチング方法は、
Ｓ１試料上に下層絶縁膜、Ｓｉ、Ｎ、膜を順次成膜して
２層絶縁膜を形成し、この上にレジストマスク層上積層
形成する工程と、エツチングガスとしてＳ Ｆｓ ｔ
Ｓ Ｆｓ ＋ Ｈｅ 、またはＳＦｓ＋Ｈｅ１０ｔを用
い、該レジストマスク層を介して、同一のエツチング条
件で、該２層絶縁膜を連続的にプラズマエツチングする
工程とを順に施すものである。
Ｓ１試料上に下層絶縁膜、Ｓｉ、Ｎ、膜を順次成膜して
２層絶縁膜を形成し、この上にレジストマスク層上積層
形成する工程と、エツチングガスとしてＳ Ｆｓ ｔ
Ｓ Ｆｓ ＋ Ｈｅ 、またはＳＦｓ＋Ｈｅ１０ｔを用
い、該レジストマスク層を介して、同一のエツチング条
件で、該２層絶縁膜を連続的にプラズマエツチングする
工程とを順に施すものである。
この発明においては、下層絶縁膜及びＳｔ、Ｎ、膜を順
次積層形成して成る２層絶縁膜を、レジストマスク層を
介し、エツチングガスとしてｓＦ、。
次積層形成して成る２層絶縁膜を、レジストマスク層を
介し、エツチングガスとしてｓＦ、。
Ｓ Ｆａ 十Ｈｅ 、またはＳ Ｆ＠ ＋ Ｈｅ１０ｘ
ｋ用い、同一のｚ７チング条件で下層絶縁膜のエツチ
ング速度を下げ、該２層絶縁膜を連続的にプラズマエツ
チングする為、積層形成される２種類の絶縁膜を同一の
装置内で、しかも下層絶縁膜のエツチング膜厚を十分制
御して短時間で精度良くエツチング処理を施す事が出来
る。
ｋ用い、同一のｚ７チング条件で下層絶縁膜のエツチ
ング速度を下げ、該２層絶縁膜を連続的にプラズマエツ
チングする為、積層形成される２種類の絶縁膜を同一の
装置内で、しかも下層絶縁膜のエツチング膜厚を十分制
御して短時間で精度良くエツチング処理を施す事が出来
る。
以下、本発明の一実施例を第１図、及び第２図に基いて
詳細に説明する。
詳細に説明する。
第１図はドライエツチング工程を示すものであシ、まず
同図（ａ）の如く、Ｍ配線ｌ上にＣＶＤ法を用いてＰＳ
Ｇから成る下層絶縁膜２を７５０λ程度成膜した後、こ
の上にプラズマＣＶＤ法にょ夛Ｐ ＲＤ Ｓ Ｉｓ Ｎ
４膜３を９０００人程度成膜し、２層絶縁膜４を形成す
る。そして、ホトリソ技術でネガレジストを３０００λ
程度成膜した後、所望のバターニングを行ないレジスト
マスク層５を得る。
同図（ａ）の如く、Ｍ配線ｌ上にＣＶＤ法を用いてＰＳ
Ｇから成る下層絶縁膜２を７５０λ程度成膜した後、こ
の上にプラズマＣＶＤ法にょ夛Ｐ ＲＤ Ｓ Ｉｓ Ｎ
４膜３を９０００人程度成膜し、２層絶縁膜４を形成す
る。そして、ホトリソ技術でネガレジストを３０００λ
程度成膜した後、所望のバターニングを行ないレジスト
マスク層５を得る。
次に同図（ｂ）に示す如く、上記試料を枚葉式平行平板
型ドライエツチング装置（電極寸法二８インチ）内の所
定位置に配置し、以下のエツチング条件によ、り Ｐ
ＲＤ Ｓｉｎ Ｎｉ膜３、及びＰＳＧ膜２を夫々４００
０Å／ｍｘｎ ＋ １４００Å／ｍｉｎ程度のエツチン
グ速度で連続してドライエツチング（等方性）する。
型ドライエツチング装置（電極寸法二８インチ）内の所
定位置に配置し、以下のエツチング条件によ、り Ｐ
ＲＤ Ｓｉｎ Ｎｉ膜３、及びＰＳＧ膜２を夫々４００
０Å／ｍｘｎ ＋ １４００Å／ｍｉｎ程度のエツチン
グ速度で連続してドライエツチング（等方性）する。
エツチングガス（流量） ： ８Ｆａ （４０ＳＣＣＭ
） ＋Ｈｅ１０ｔ （１６，４ＳＣＣＭ ）混合ガス、
圧カニ６０Ｐａ（＝ ０．４５ Ｔｏｒｒ ）、電極温
度：２０℃、電極間隔：１ ０ ｕ％ＲＦＰｏｗｅｒ
： ０，８ Ｗ／ａｄ。
） ＋Ｈｅ１０ｔ （１６，４ＳＣＣＭ ）混合ガス、
圧カニ６０Ｐａ（＝ ０．４５ Ｔｏｒｒ ）、電極温
度：２０℃、電極間隔：１ ０ ｕ％ＲＦＰｏｗｅｒ
： ０，８ Ｗ／ａｄ。
ＳＦ、はホットラジカル（Ｆａ）ｔ−生成し易く、主に
このホットラジカルから成る反応種９を矢印の方向から
試料に衝撃させると、これがＰ ＲＤ Ｓｉｎ Ｎａ膜
３、及びＰＳＧ膜２と反応して揮発性の高いハロゲン化
合物（ＳｉＦａ）を生成し、上記シリコン化合物がエツ
チングされる。また混合ガス中への０゜添加はエツチン
グ速度を増加するという効果をもたらし、本実施例では
Ｈｅガスに対し、５％添加とした。ガスマスフローはＳ
Ｆａ用とＨｅ１０ｔ用の２個用いた。第２図はエツチン
グガスＳＦａとＨａｌｏｘの混合比に対するＰ ＲＤ
ＳｉＢ Ｎａ膜３のエツチング速度依存性を示したもの
で、本実施例のエツチング条件（混合比的４０Ｘ）近傍
でエツチング速度が最大となる。それ以上では、所謂履
歴現象によシエッチング速度は低下する。
このホットラジカルから成る反応種９を矢印の方向から
試料に衝撃させると、これがＰ ＲＤ Ｓｉｎ Ｎａ膜
３、及びＰＳＧ膜２と反応して揮発性の高いハロゲン化
合物（ＳｉＦａ）を生成し、上記シリコン化合物がエツ
チングされる。また混合ガス中への０゜添加はエツチン
グ速度を増加するという効果をもたらし、本実施例では
Ｈｅガスに対し、５％添加とした。ガスマスフローはＳ
Ｆａ用とＨｅ１０ｔ用の２個用いた。第２図はエツチン
グガスＳＦａとＨａｌｏｘの混合比に対するＰ ＲＤ
ＳｉＢ Ｎａ膜３のエツチング速度依存性を示したもの
で、本実施例のエツチング条件（混合比的４０Ｘ）近傍
でエツチング速度が最大となる。それ以上では、所謂履
歴現象によシエッチング速度は低下する。
なお、このエツチング工程においては、最上層のレジス
トマスク層５も上層部が一部エッチングされる。また、
Ｐ ＲＤ Ｓｉｓ Ｎ４／ Ｐ Ｓ Ｇ ２層絶縁膜４
の所定個所をエツチング除去する為に、４８％程度のオ
ーバーエッチを行なっても、下地ｈｐ配線１へのダメー
ジとしてスクライブラインが若干認められるものの、デ
ィバイス特性には影響のない事が確認された。
トマスク層５も上層部が一部エッチングされる。また、
Ｐ ＲＤ Ｓｉｓ Ｎ４／ Ｐ Ｓ Ｇ ２層絶縁膜４
の所定個所をエツチング除去する為に、４８％程度のオ
ーバーエッチを行なっても、下地ｈｐ配線１へのダメー
ジとしてスクライブラインが若干認められるものの、デ
ィバイス特性には影響のない事が確認された。
そして、同図（ｃ）に示す如く、上層部がエツチングさ
れたレジストマスク層５を除去する。
れたレジストマスク層５を除去する。
本実施例を適用した場合、ＳｉＯ２膜もＰＳＧ膜と同程
度のエツチング速度（１４００９ｒｎｉｎ ）が得られ
る。従って、ＰＲＤ Ｓｔ、Ｎ、／ＰＳＧ 、あるいは
ＰＲＤＳｉｓＮ／ｓ ｉ ｏ、構造の２層絶縁膜をドラ
イエツチングする場合、上層部のＰ ＲＤ Ｓｉｓ Ｎ
４膜に較べ下層部のＰＳＧ膜、あるいはｓｉｏ、膜のエ
ツチング速度は約１／３程度と低くなる為、それらの下
層絶縁膜の膜厚を薄くしてもエツチング膜厚のコントロ
ールが容易トなる。
度のエツチング速度（１４００９ｒｎｉｎ ）が得られ
る。従って、ＰＲＤ Ｓｔ、Ｎ、／ＰＳＧ 、あるいは
ＰＲＤＳｉｓＮ／ｓ ｉ ｏ、構造の２層絶縁膜をドラ
イエツチングする場合、上層部のＰ ＲＤ Ｓｉｓ Ｎ
４膜に較べ下層部のＰＳＧ膜、あるいはｓｉｏ、膜のエ
ツチング速度は約１／３程度と低くなる為、それらの下
層絶縁膜の膜厚を薄くしてもエツチング膜厚のコントロ
ールが容易トなる。
また、本実施例によればウェット式との併用がない為、
従来ウェットエツチングで問題とされた下地のＡＩ！配
線の腐食等の半導体装置の故障要因も解消されると同時
に、下地のＡＩ！配線との選択性が高くとれるという効
果がある。更に、Ｓｌを下地として、ある程度のオーバ
ーエッチがなされる場合にも、ブ′リットラインを設け
る等の手段を施せば支障はない。
従来ウェットエツチングで問題とされた下地のＡＩ！配
線の腐食等の半導体装置の故障要因も解消されると同時
に、下地のＡＩ！配線との選択性が高くとれるという効
果がある。更に、Ｓｌを下地として、ある程度のオーバ
ーエッチがなされる場合にも、ブ′リットラインを設け
る等の手段を施せば支障はない。
また更に、エツチングガスとしてＳＦｓ、６るいはＳ
Ｆ、 十Ｈｅを用いた場合、Ｏ，ガスを適量に添加する
時よシもエツチング速度が低下する為、エツチング膜厚
のコントロールがよシ容易となる。
Ｆ、 十Ｈｅを用いた場合、Ｏ，ガスを適量に添加する
時よシもエツチング速度が低下する為、エツチング膜厚
のコントロールがよシ容易となる。
この発明は以上詳述したとおシ、ＳＬ基板上、あるいは
Ｓｔ基板上に形成されたＡ／配線上の、下層絶縁膜及び
３１ｓＮ４膜ｔ−置火積層して成る２層絶縁膜を、エツ
チングガスとしてＳＦａ 、 ＳＦａ ＋Ｈｅ 、 ｔ
たは５Ｆａ−ＦＨｅｌｏｌを用い、同一のエツチング条
件で連続的にプラズマエツチングする為、下地の腐食性
が問題とされるウェット式との併用が回避出来、下層絶
縁膜のエツチングの膜厚制御が容易となると共に、高ス
ループツトが得られるという効果がある。
Ｓｔ基板上に形成されたＡ／配線上の、下層絶縁膜及び
３１ｓＮ４膜ｔ−置火積層して成る２層絶縁膜を、エツ
チングガスとしてＳＦａ 、 ＳＦａ ＋Ｈｅ 、 ｔ
たは５Ｆａ−ＦＨｅｌｏｌを用い、同一のエツチング条
件で連続的にプラズマエツチングする為、下地の腐食性
が問題とされるウェット式との併用が回避出来、下層絶
縁膜のエツチングの膜厚制御が容易となると共に、高ス
ループツトが得られるという効果がある。
また、異なる２種類の絶縁膜を同一の装置内でドライエ
ツチング出来るので、作業エリアを有効に使えるという
効果もある。
ツチング出来るので、作業エリアを有効に使えるという
効果もある。
第１図は、本発明を用いたドライエツチング工程を説明
する要部断面図、第２図は、ＳＦ・に対するＨｅ１０．
の混合比−ＰＲＤＳｉ、Ｎ、エツチング速度の関係を説
明する特性図である。 １・・・Ａ！！配線、２・・・下層絶縁膜（ＰＳＧ）、
３・・・ＰＲＤＳｉ！Ｎ４膜、４・・・２層絶縁膜、５
・・・レジストマスク層、９・・・反応種（Ｆ＊）。 第１＠ ＰＲｒ）ＳノＩＮｈ腫５−Ａ−ンクめ〃゛ス３毘含比狗
暖俗）１既１０め特漆士図第２図 手続補正書 昭和３ｊ年 １１月１６日
する要部断面図、第２図は、ＳＦ・に対するＨｅ１０．
の混合比−ＰＲＤＳｉ、Ｎ、エツチング速度の関係を説
明する特性図である。 １・・・Ａ！！配線、２・・・下層絶縁膜（ＰＳＧ）、
３・・・ＰＲＤＳｉ！Ｎ４膜、４・・・２層絶縁膜、５
・・・レジストマスク層、９・・・反応種（Ｆ＊）。 第１＠ ＰＲｒ）ＳノＩＮｈ腫５−Ａ−ンクめ〃゛ス３毘含比狗
暖俗）１既１０め特漆士図第２図 手続補正書 昭和３ｊ年 １１月１６日
Claims (2)
- （１）基板上、あるいは基板上に形成された配線上に絶
縁膜を多層に積層して成る半導体装置の多層絶縁膜のド
ライエッチング方法において、 （ａ）下層絶縁膜、及びＳｉ＿３Ｎ＿４膜を順次積層し
て２層絶縁膜を形成すると共に、該２層絶縁膜上にレジ
ストマスク層を形成する工程、 （ｂ）エッチングガスとしてＳＦ＿６、ＳＦ＿６＋Ｈｅ
、またはＳＦ＿６＋Ｈｅ／Ｏ＿２を用い、該レジストマ
スク層を介して、同一のエッチング条件で、該２層絶縁
膜を連続的にプラズマエッチングする工程、 とを順に施こす事を特徴とするドライエッチング方法。 - （２）前記下層絶縁膜をＰＳＧ膜、またはＳｉＯ＿２膜
とする特許請求の範囲第１項記載のドライエッチング方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13692585A JPS61295634A (ja) | 1985-06-25 | 1985-06-25 | ドライエツチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13692585A JPS61295634A (ja) | 1985-06-25 | 1985-06-25 | ドライエツチング方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61295634A true JPS61295634A (ja) | 1986-12-26 |
| JPH0528489B2 JPH0528489B2 (ja) | 1993-04-26 |
Family
ID=15186775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13692585A Granted JPS61295634A (ja) | 1985-06-25 | 1985-06-25 | ドライエツチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61295634A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02503614A (ja) * | 1987-06-01 | 1990-10-25 | コミッサレ・ア・レナジイ・アトミック | ガスプラズマによる食刻方法 |
| WO2013092759A3 (en) * | 2011-12-21 | 2014-02-20 | Solvay Sa | Method for etching of sio2 layers on thin wafers |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07327830A (ja) * | 1994-06-08 | 1995-12-19 | Heisei Sunrise Kk | 浄水具 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55119177A (en) * | 1979-02-21 | 1980-09-12 | Ibm | Silicon etching method |
| JPS57124440A (en) * | 1981-01-27 | 1982-08-03 | Nec Corp | Compound etching method |
| JPS58206126A (ja) * | 1982-05-26 | 1983-12-01 | Hitachi Ltd | 多層膜のプラズマエツチング方法 |
-
1985
- 1985-06-25 JP JP13692585A patent/JPS61295634A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55119177A (en) * | 1979-02-21 | 1980-09-12 | Ibm | Silicon etching method |
| JPS57124440A (en) * | 1981-01-27 | 1982-08-03 | Nec Corp | Compound etching method |
| JPS58206126A (ja) * | 1982-05-26 | 1983-12-01 | Hitachi Ltd | 多層膜のプラズマエツチング方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02503614A (ja) * | 1987-06-01 | 1990-10-25 | コミッサレ・ア・レナジイ・アトミック | ガスプラズマによる食刻方法 |
| WO2013092759A3 (en) * | 2011-12-21 | 2014-02-20 | Solvay Sa | Method for etching of sio2 layers on thin wafers |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0528489B2 (ja) | 1993-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61295634A (ja) | ドライエツチング方法 | |
| JPH0221640A (ja) | 半導体装置 | |
| JP3348564B2 (ja) | 誘電体キャパシタの製造方法 | |
| JPS62193265A (ja) | 半導体装置の製造方法 | |
| JPH06244286A (ja) | 半導体装置の製造方法 | |
| JPS63262856A (ja) | 半導体装置の製造方法 | |
| JP3323264B2 (ja) | 半導体装置の製造方法 | |
| JP3168629B2 (ja) | 半導体装置の製造方法 | |
| JP2942063B2 (ja) | 半導体装置の製造方法 | |
| JPS63133647A (ja) | 半導体装置の製造方法 | |
| JP2994644B2 (ja) | 電極の形成方法 | |
| JP3378693B2 (ja) | 半導体装置の製造方法 | |
| JPH10189739A (ja) | 半導体装置の製造方法 | |
| KR100953345B1 (ko) | 반도체 소자 제조 방법 | |
| JPS59175124A (ja) | 半導体装置の製造方法 | |
| JPH0685068A (ja) | 半導体装置の製造方法 | |
| JPH0697289A (ja) | コンタクト孔形成方法 | |
| JPH0453233A (ja) | 半導体装置の製造方法 | |
| JPS621230A (ja) | パタ−ン形成方法 | |
| JPS6149437A (ja) | 半導体装置 | |
| JPH04188832A (ja) | 半導体装置の製造方法 | |
| JPH0410211B2 (ja) | ||
| JPH05152444A (ja) | 半導体装置の製造方法 | |
| JP2000077400A (ja) | 半導体装置および半導体装置の製造方法 | |
| JPS5917540B2 (ja) | 半導体装置の配線形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |