CN114823916A - 薄膜晶体管、显示面板及薄膜晶体管的制作方法 - Google Patents

薄膜晶体管、显示面板及薄膜晶体管的制作方法 Download PDF

Info

Publication number
CN114823916A
CN114823916A CN202210425238.3A CN202210425238A CN114823916A CN 114823916 A CN114823916 A CN 114823916A CN 202210425238 A CN202210425238 A CN 202210425238A CN 114823916 A CN114823916 A CN 114823916A
Authority
CN
China
Prior art keywords
layer
thin film
film transistor
electrode
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210425238.3A
Other languages
English (en)
Inventor
张合静
林春燕
许哲豪
郑浩旋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Beihai HKC Optoelectronics Technology Co Ltd
Original Assignee
HKC Co Ltd
Beihai HKC Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd, Beihai HKC Optoelectronics Technology Co Ltd filed Critical HKC Co Ltd
Priority to CN202210425238.3A priority Critical patent/CN114823916A/zh
Publication of CN114823916A publication Critical patent/CN114823916A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开一种薄膜晶体管、显示面板及薄膜晶体管的制作方法，薄膜晶体管包括依次设于基板的栅极、栅极绝缘层、源极、漏极以及钝化层，薄膜晶体管还包括导电层和有源层，导电层包括间隔设于栅极绝缘层背向栅极一侧的第一导电块和第二导电块，源极设于第一导电块背向栅极绝缘层的一侧，漏极设于第二导电块背向栅极绝缘层的一侧；第一导电块具有朝向第二导电块延伸并凸出于源极外边缘的第一搭接部，第二导电块具有朝向第一导电块延伸并凸出于漏极外边缘的第二搭接部；有源层设于栅极绝缘层背向栅极的一侧，并连接第一搭接部和第二搭接部。本发明提出的薄膜晶体管的有源层与源极或漏极之间的连接触阻抗更小。

Description

薄膜晶体管、显示面板及薄膜晶体管的制作方法
技术领域
本发明涉及显示技术领域，特别涉及一种薄膜晶体管、显示面板及薄膜晶体管的制作方法。
背景技术
薄膜晶体管的半导体层的材质目前主要有非晶硅、氧化物以及多晶硅。相对于非晶硅，因氧化物半导体具有较高的载流子迁移率、较低的漏电而得到广泛应用。
在相关技术中，为了控制制程成本和难度，氧化物半导体薄膜晶体管多采用底栅型结构，即将有源层先于源极和漏极制作在源极和漏极下层，在该薄膜晶体管结构中，当对源极和漏极进行刻蚀时，容易刻蚀和损伤有源层。为避免上述问题，可将有源层后于源极和漏极制作在源极和漏极上层，形成底栅共平面型结构。在该薄膜晶体管结构中，源极和漏极在实际制程中容易出现表面轮廓不平整，在有源层与源极和漏极搭接时，有源层与源极或漏极接触不良，容易导致有源层与源极或漏极之间的接触阻抗变大，影响薄膜晶体管的电性。
发明内容
本发明的主要目的是提出一种薄膜晶体管，旨在降低底栅共平面型薄膜晶体管中有源层与源极或漏极之间的接触阻抗，改善薄膜晶体管的电性。
为实现上述目的，首先，本发明提出了一种薄膜晶体管，所述薄膜晶体管包括基板、栅极、栅极绝缘层、源极、漏极以及钝化层，所述栅极设于所述基板，所述栅极绝缘层设于所述栅极背向所述基板的一侧，所述钝化层位于所述源极和漏极背向所述栅极绝缘层的一侧，所述源极和所述漏极位于所述栅极绝缘层背向所述栅极的一侧，所述薄膜晶体管还包括：
导电层，所述导电层包括间隔设于所述栅极绝缘层背向所述栅极一侧的第一导电块和第二导电块，所述源极设于所述第一导电块背向所述栅极绝缘层的一侧，所述漏极设于所述第二导电块背向所述栅极绝缘层的一侧；所述第一导电块具有朝向所述第二导电块延伸并凸出于所述源极外边缘的第一搭接部，所述第二导电块具有朝向所述第一导电块延伸并凸出于所述漏极外边缘的第二搭接部；和
有源层，所述有源层设于所述栅极绝缘层背向所述栅极的一侧，并连接所述第一搭接部和所述第二搭接部。
在本发明的一实施例中，所述源极在所述导电层上的正投影位于所述第一导电块内；
且/或，所述漏极在所述导电层上的正投影位于所述第二导电块内。
在本发明的一实施例中，所述有源层靠近所述源极的一端形成有第一延伸部，所述有源层靠近所述漏极的一端形成有第二延伸部；
所述第一延伸部与所述源极连接，所述第二延伸部与所述漏极连接。
在本发明的一实施例中，所述第一延伸部与所述源极的外侧壁及所述源极背向所述第一导电块的一侧连接；
且/或，所述第二延伸部与所述漏极的外侧壁及所述漏极背向所述第二导电块的一侧连接。
其次，本发明还提出一种显示面板，所述显示面板包括：
上述的薄膜晶体管；
阵列基板，所述薄膜晶体管设于所述阵列基板；
彩膜基板，所述彩膜基板位于所述阵列基板的一侧；及
液晶层，所述液晶层位于所述彩膜基板和所述阵列基板之间。
此外，本发明还提出一种薄膜晶体管的制作方法，用于制作上述的薄膜晶体管，所述方法包括：
在所述基板表面依次形成所述栅极、所述栅极绝缘层，所述导电层以及金属层；
在所述金属层表面形成间隔设置的两个光阻，刻蚀所述金属层和所述导电层，在一所述光阻下方形成所述源极和所述第一导电块，在另一所述光阻下方形成所述漏极和所述第二导电块；
剥离两个所述光阻，在所述栅极绝缘层上形成所述有源层，在所述有源层、所述源极以及所述漏极表面形成所述钝化层。
在本发明的一实施例中，刻蚀所述金属层和所述导电层的步骤包括：
经第一道刻蚀程序刻蚀所述金属层，形成所述源极和所述漏极；
经第二道刻蚀程序刻蚀所述导电层，形成所述第一导电块和所述第二导电块；
经第三道刻蚀程序刻蚀所述源极和所述漏极，使所述第一导电块的部分结构凸出于所述源极的外边缘，形成所述第一搭接部；并使所述第二导电块的部分结构凸出于所述漏极的外边缘，形成所述第二搭部。
在本发明的一实施例中，所述第一搭接部的延伸长度和所述第二搭接部的延伸长度大于等于1μm。
在本发明的一实施例中，所述有源层的厚度与所述第一导电块的厚度的差值大于等于100A且小于等于1000A；
且/或，所述有源层的厚度与所述第二导电块的厚度的差值大于等于100A且小于等于1000A。
在本发明的一实施例中，所述导电层的材质为导电金属氧化物；
且/或，所述有源层的材质为金属氧化物半导体。
本发明技术方案通过在栅极绝缘层上设置导电层，在导电层的第一导电块上制作源极，在导电层的第二导电块的上制作漏极，使第一导电块形成朝向第二导电块延伸并凸出于源极外边缘的第一搭接部，并使第二导电块形成朝向第一导电块延伸并凸出于漏极外边缘的第二搭接部，再通过有源层连接第一搭接部和第二搭接部。以此，源极通过第一导电块与有源层电连接，漏极通过第二导电块与漏极电连接，有源层不与源极或漏极直接搭接，即使在底栅共平面型薄膜晶体管制程中源极或漏极的表面轮廓不平整，有源层依然能够通过第一导电块的第一搭接部与源极可靠连接，通过第二导电块的第二搭接部与漏极可靠连接，解决了底栅共平面型薄膜晶体管制程中有源层与源极或漏极搭接时接触不良而导致阻抗增加的问题，改善了薄膜晶体管的电性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图示出的结构获得其他的附图。
图1为本发明薄膜晶体管在第一实施例中的结构示意图；
图2为本发明薄膜晶体管在第二实施例中的结构示意图；
图3为本发明薄膜晶体管在第三实施例中的结构示意图；
图4为本发明显示面板的结构示意图；
图5为本发明薄膜晶体管在制作流程中的结构变化图；
图6为本发明薄膜晶体管的制作方法的步骤流程图；
图7为图6中刻蚀环节的步骤流程图。
附图标号说明：
标号 名称 标号 名称
1 阵列基板 1152 第二导电块
11 薄膜晶体管 1153 第一搭接部
111 基板 1154 第二搭接部
112 栅极 116 有源层
113 栅极绝缘层 117 钝化层
114 金属层 1161 第一延伸部
1141 源极 1162 第二延伸部
1142 漏极 2 彩膜基板
115 导电层 3 光阻
1151 第一导电块 4 液晶层
本发明目的的实现、功能特点及优点将结合实施例，参照附图做进一步说明。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，本发明实施例中所有方向性指示(诸如上、下、左、右、前、后……)仅用于解释在某一特定姿态(如附图所示)下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
在本发明中，除非另有明确的规定和限定，术语“连接”、“固定”等应做广义理解，例如，“固定”可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系，除非另有明确的限定。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
另外，在本发明中如涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。全文中出现的“和/或”、“且/或”的含义相同，均表示包括三个并列的方案，以“A且/或B为例”，包括A方案，或B方案，或A和B同时满足的方案。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
本发明提出一种薄膜晶体管11，该薄膜晶体管11设置于阵列基板1内，用于电路开关控制。
在本发明的一实施例中，如图1所示，薄膜晶体管11包括基板111、栅极112、栅极绝缘层113、源极1141、漏极1142以及钝化层117，栅极112设于基板111，栅极绝缘层113设于栅极112背向基板111的一侧，源极1141和漏极1142位于栅极绝缘层113背向栅极112的一侧，薄膜晶体管11还包括：
导电层115，导电层115包括间隔设于栅极绝缘层113背向栅极112一侧的第一导电块1151和第二导电块1152，源极1141设于第一导电块1151背向栅极绝缘层113的一侧，漏极1142设于第二导电块1152背向栅极绝缘层113的一侧；第一导电块1151具有朝向第二导电块1152延伸并凸出于源极1141外边缘的第一搭接部1153，第二导电块1152具有朝向第一导电块1151延伸并凸出于漏极1142外边缘的第二搭接部1154；和
有源层116，有源层116设于栅极绝缘层113背向栅极112的一侧，并连接第一搭接部1153和第二搭接部1154。
在本实施例中，基板111作为栅极112制作的基底，栅极112可通过光刻、曝光、显影以及刻蚀程序制作于基板111，栅极绝缘层113可通过成膜工艺制作于栅极112表面。
导电层115通过成膜工艺制作于栅极绝缘层113表面，导电层115的材质为导电的金属氧化物，比如氧化铟锡ITO，导电层115充当实现源极1141和漏极1142电性连接的电介质。第一导电块1151和第二导电块1152由导电层115经刻蚀程序后形成，第一导电块1151位于栅极绝缘层113和源极1141之间，并与源极1141连接；第二导电块1152位于漏极1142和栅极绝缘层113之间，并与漏极1142连接。通过刻蚀程序刻蚀源极1141和漏极1142相向的一侧，使第一导电块1151和第二导电块1152相向的一端显露出来，形成上述第一搭接部1153和第二搭接部1154。第一搭接部1153为第一导电块1151的部分结构，并与第一导电块1151一体成型，第二搭接部1154为第二导电块1152的部分结构，并与第二导电块1152一体成型。
有源层116制作于源极1141和漏极1142之间的沟道内，用于实现源极1141和漏极1142之间的电性连接，有源层116的两端分别与第一搭接部1153和第二搭接部1154连接，当栅极112加载电压时，栅极112在栅绝缘层中产生电场，电力线由栅极112指向有源层116表面，并在有源层116表面处产生感应电荷。随着栅极112上加载的电压的增加，有源层116表面将由耗尽层转变为电子积累层，形成反型层。当栅极112上加载的电压足够大时，有源层116上会有载流子通过，有源层116和沟通配合形成导电沟道结构，以导通源极1141和漏极1142。
在实际源极1141和漏极1142制作程序中，受制于工艺精度，底栅共平面型薄膜晶体管11的源极1141和漏极1142在刻蚀成型后其表面并不平整，而有源层116的厚度远小于源极1141和漏极1142，有源层116与源极1141和漏极1142连接时，源极1141和漏极1142的不平整表面导致有源层116与源极1141和漏极1142的接触面积非常受限，有源层116与源极1141和漏极1142之间会出现接触不良，有源层116与源极1141和漏极1142的接触阻抗增加。
针对上述问题，本实施例在栅极绝缘层113表面制作导电层115，于导电层115制作第一导电块1151和第二导电块1152，使源极1141通过其下方的第一导电块1151与有源层116电连接，使漏极1142通过其下方的第二导电块1152与漏极1142电连接，有源层116不与源极1141或漏极1142直接搭接，即使在底栅共平面型薄膜晶体管11制程中源极1141或漏极1142的表面轮廓不平整，有源层116依然能够通过第一导电块1151的第一搭接部1153与源极1141可靠连接，通过第二导电块1152的第二搭接部1154与漏极1142可靠连接，解决了底栅共平面型薄膜晶体管11制程中有源层116与源极1141或漏极1142搭接时接触不良而导致阻抗增加的问题，改善了薄膜晶体管11的电性。此外，因为导电层115的厚度可设置为与有源层116的厚度相当，如此即使第一搭接和第二搭接部1154的表面仍然不够平整，第一搭接部1153和第二搭接部1154与有源层116搭接时也具有更好的匹配度，该不平整现象对第一搭接部1153或第二搭接部1154与有源层116的接触阻抗的影响也远小于源极1141或漏极1142表面不平整时与有源层116接触阻抗的影响，实际第一搭接部1153或第二搭接部1154与有源层116的接触阻抗可以忽略不计，因此能够极大地降低有源层116与源极1141和漏极1142之间的接触阻抗，改善薄膜晶体管11的电性。
在本发明的一实施例中，如图1所示，上述实施例中的源极1141在导电层115上的正投影位于第一导电块1151内；且/或，漏极1142在导电层115上的正投影位于第二导电块1152内。
在本实施例中，当源极1141在导电层115上的正投影位于第一导电块1151内时，第一导电块1151的外边缘凸出于源极1141的外边缘，或在竖直方向上，第一导电块1151除第一搭接部1153之外的部分的外边缘与源极1141的外边缘齐平。此时，第一导电块1151完全覆盖源极1141面向第一导电块1151的一侧，第一导电块1151与源极1141之间具有足够大的接触面积，使第一导电块1151不仅能够稳定可靠地支撑源极1141，提升源极1141设置的稳定性和可靠性，而且能够保证第一导电块1151与源极1141电性连接的可靠性，降低第一导电块1151与源极1141之间的接触阻抗。
当漏极1142在导电层115上的正投影位于第二导电块1152内时，第二导电块1152的外边缘凸出于漏极1142的外边缘，或在竖直方向上，第二导电块1152除第二搭接部1154之外的部分的外边缘与漏极1142的外边缘齐平。此时，第二导电块1152完全覆盖漏极1142面向第二导电块1152的一侧，第二导电块1152与漏极1142之间具有足够大的接触面积，使第二导电块1152不仅能够稳定可靠地支撑漏极1142，提升漏极1142设置的稳定性和可靠性，而且能够保证第二导电块1152与漏极1142电性连接的可靠性，降低第二导电块1152与漏极1142之间的接触阻抗。
在实际应用中，有源层116与源极1141和漏极1142的电性连接结构有多种形式，以下以第一至第三实施例进行示例性说明：
第一实施例
如图1所示，上述实施例中的有源层116位于源极1141和漏极1142之间，并与第一搭接部1153和第二搭接部1154连接。
在本实施例中，有源层116仅与第一搭接部1153和第二搭接部1154连接，而不与源极1141或漏极1142连接，以此能够缩减有源层116的铺设长度，降低有源层116的物料成本和制作成本。有源层116不与源极1141和漏极1142直接连接，也能规避有源层116与源极1141或漏极1142直接连接时，有源层116与源极1141或漏极1142之间的接触不良和接触阻抗大的问题，能够保证有源层116通过第一搭接部1153与源极1141以及通过第二搭接部1154与漏极1142进行电性连接的可靠性，改善薄膜晶体管11的电性。
第二实施例
如图2所示，本实施例与上一实施例的不同之处在于，本实施例中的有源层116靠近源极1141的一端形成有第一延伸部1161，有源层116靠近漏极1142的一端形成有第二延伸部1162，第一延伸部1161与源极1141面向漏极1142的一侧以及源极1141背向栅极绝缘层113的一侧连接，第二延伸部1162与漏极1142面向源极1141的一侧以及漏极1142背向栅极绝缘层113的一侧连接。
在本实施例中，虽然底栅共平面型薄膜晶体管11在制作过程中会出现源极1141和漏极1142的表面不平整的问题，但本实施例通过将有源层116的第一延伸部1161与源极1141面向漏极1142的一侧以及源极1141背向栅极绝缘层113的一侧同时搭接，将有源层116的第二延伸部1162与漏极1142面向源极1141的一侧以及漏极1142背向栅极绝缘层113的一侧同时搭接，极大地增加了有源层116与源极1141和漏极1142之间的接触面积，降低了源极1141和漏极1142表面不平整对有源层116与源极1141和漏极1142搭接的影响，同时规避了有源层116仅与源极1141和漏极1142相向的侧面搭接时，有源层116与源极1141和漏极1142接触面面积狭小，有源层116与源极1141和漏极1142接触不良的问题。通过将有源层116的一端与第一搭接部1153和源极1141同时连接，能够提升有源层116与源极1141电性连接的稳定性和可靠性，降低有源层116与源极1141之间的连接电阻；通过将有源层116的另一端与第二搭接部1154和漏极1142同时连接，能够提升有源层116与漏极1142电性连接的稳定性和可靠性，降低有源层116与漏极1142之间的连接电阻，以此改善薄膜晶体管11的电性。
第三实施例
如图3所示，本实施例与上一实施例的不同之处在于，本实施例中的有源层116的第一延伸部1161还与源极1141背向漏极1142的一侧以及第一导电块1151连接，有源层116的第二延伸部1162还与漏极1142背向源极1141的一侧以及第二导电块1152连接。
在本实施例，第一延伸部1161和第一导电块1151环绕源极1141的外周设置，第一延伸部1161遮盖源极1141背向栅极绝缘层113的表面；第二延伸部1162和第二导电块1152环绕漏极1142的外周设置，第二延伸部1162遮盖第二导电块1152背向栅极绝缘层113的表面。以此，有源层116的一端环绕源极1141的外壁与第一导电块1151的两端连接，有源层116的另一端环绕漏极1142的外壁与第二导电块1152的两端连接，较第二实施例而言，进一步增加了有源层116与源极1141和漏极1142的接触面积，以及有源层116与第一导电块1151和第二导电块1152的接触面积，提升了有源层116与源极1141和漏极1142电性连接的稳定性和可靠性。此外，第一延伸部1161能够与第一导电块1151配合固定源极1141，第二延伸部1162能够与第二导电块1152配合固定漏极1142，源极1141和漏极1142的固定更为可靠，同时第一延伸部1161和第二延伸部1162也能分别对源极1141和漏极1142进行隔离保护，能够降低其它电路结构对源极1141和漏极1142的干扰。
本发明还提出一种薄膜晶体管11的制作方法，该方法用于制作上述实施例中的薄膜晶体管11。
在本发明的一实施例中，结合图5和图6所示，其中图5按照薄膜晶体管11的制作流程分为八个状态图来体现薄膜晶体管11内膜层结构的变化，以下以图5-1、图5-2、图5-3……图5-8的顺序命名图5中至上而下的八个状态图。上述薄膜晶体管11的制作方法包括：
步骤S100：结合图5-1、图5-2以及图5-3所示，在上述的基板111表面依次形成栅极112、栅极绝缘层113，导电层115以及金属层114。
在本实施例中，通过成膜工艺在基板111的表面制作栅极112和栅极绝缘层113，其中栅极112还经过曝光、显影以及刻蚀工艺进行图案化处理。栅极绝缘层113在图案化处理后的栅极112表面和基板111表面制作，栅极绝缘层113形成于栅极112背向基板111的一侧。导电层115和金属层114通过成膜工艺依次制作在栅极绝缘层113上，其中导电层115的材质为导电的金属氧化物，比如氧化铟锡ITO；金属层114的材质为金属氧化物半导体，以使金属层114相对于非晶硅具有更高的载流子迁移率，以此改善本薄膜晶体管11的电性。
步骤S200：结合图5-4、图5-5以及图5-6所示，在金属层114表面形成间隔设置的两个光阻3，刻蚀金属层114和导电层115，在一光阻3下方形成源极1141和第一导电块1151，在另一光阻3下方形成漏极1142和第二导电块1152。
在本实施例中，通过黄光制程工艺在金属层114表面制作光阻3，利用光阻3的遮挡对金属层114非遮蔽区进行化学溶剂或离子轰击刻蚀，于一光阻3下方的金属层114形成源极1141，于该光阻3下方的导电层115形成第一导电块1151；并于另一光阻3下方的金属层114形成漏极1142，于该光阻3下方的导电层115形成第二导电块1152。其中源极1141和漏极1142可在同一道刻蚀程序中制作，第一导电块1151和第二导电块1152可在同一道刻蚀程序中制作，且源极1141、漏极1142、第一导电块1151以及第二导电块1152均不需要经过光刻程序，能够提升源极1141、漏极1142、第一导电块1151以及第二导电块1152的制作效率，节省底栅共平面型薄膜晶体管11的制作时间。
步骤S300：结合图5-7和图5-8所示，剥离两个光阻3，在栅极绝缘层113上形成有源层116，在有源层116、源极1141以及漏极1142表面形成钝化层117。
在本实施例中，通过湿法或干法去胶工艺剥离光阻3后，在栅极绝缘层113上通过黄光制程工艺形成有源层116，使有源层116位于源极1141和漏极1142之间的沟道内，进一步通过刻蚀程序将有源层116图案化，使有源层116的两端分别与第一导电块1151和第二导电块1152搭接，通过第一导电块1151和第二导电块1152实现有源层116与源极1141和漏极1142的电性连接，保证有源层116与源极1141和漏极1142电性连接的可靠性和稳定性。在有源层116形成后，通过成膜工艺在有源层116、源极1141以及漏极1142表面形成钝化层117，通过钝化层117隔离保护有源层116、源极1141以及漏极1142，提升有源层116与源极1141和漏极1142电性连接的可靠性。
在本发明的一实施例中，上述实施例中步骤S200中刻蚀金属层114和导电层115的步骤包括：
步骤S210：经第一道刻蚀程序刻蚀金属层114，形成源极1141和漏极1142。
在本实施例中，当金属层114上形成两个光阻3后，利用光阻3的遮挡，先通过化学溶剂或离子轰击刻蚀金属层114，使金属层114未被光阻3遮蔽的部分被刻蚀，而在两个光阻3下方分别留下源极1141和漏极1142。
步骤S220：经第二道刻蚀程序刻蚀导电层115，形成第一导电块1151和第二导电块1152。
在本实施例中，再次利用上述两个光阻3的遮挡，通过化学溶剂或离子轰击刻蚀金属层114下方的导电层115，使导电层115未被光阻3遮蔽的部分被刻蚀，而在两个金属层114下方分别留下第一导电块1151和第二导电块1152。此时第一导电块1151还不具有凸出于源极1141外边缘的部分，第二导电块1152也不具有凸出于漏极1142外边缘的部分。
步骤S230：经第三道刻蚀程序刻蚀源极1141和漏极1142，使第一导电块1151的部分结构凸出于源极1141的外边缘，形成第一搭接部1153；并使第二导电块1152的部分结构凸出于漏极1142的外边缘，形成第二搭部。
在本实施例中，依然利用上述两个光阻3的遮挡，通过化学溶剂或离子轰击刻蚀源极1141和漏极1142，而不对第一导电块1151和第二导电块1152进行刻蚀，使源极1141和漏极1142的外侧壁被刻蚀，让第一导电层115和第二导电层115的外边缘分别凸出于源极1141和漏极1142显露，形成第一搭接部1153和第二搭接部1154。
本实施例利用同一道光罩的光刻程序中制作得到的两个光阻3，对金属层114和导电层115进行一共三道刻蚀程序，实现源极1141、漏极1142、第一导电块1151以及第二导电块1152的制作，而无需经过多道光罩的光刻程序，有利于提升源极1141、漏极1142、第一导电块1151以及第二导电块1152的制作效率，且通过各道刻蚀程序能够精确控制最终形成的第一搭接部1153和第二搭接部1154的长度，从而可以按照需要灵活设计第一搭接部1153、第二搭接部1154以及有源层116的长度，来提升有源层116与第一搭接部1153和第二搭接部1154的搭接稳定性和可靠性。
在本发明的一实施例中，上述实施例中的第一搭接部1153的延伸长度和第二搭接部1154的延伸长度大于等于1μm。
在本实施例中，第一搭接部1153的延伸长度为第一搭接部1153伸出于源极1141外边缘的长度，第二搭接部1154的延伸长度为第二搭接部1154伸出于漏极1142外边缘的长度，通过将第一搭接部1153和第二搭接部1154的延伸长度设置为大于等于1μm，能够保证第一搭接部1153和第二搭接部1154具有足够大的表面面积与有源层116接触，降低有源层116与第一搭接部1153和第二搭接部1154的接触阻抗，保证有源层116能够通过第一搭接部1153和第二搭接部1154与源极1141和漏极1142可靠地电性连接，提升有源层116与源极1141和漏极1142之间电性连接的可靠性和稳定性，改善薄膜晶体管11的电性。当第一搭接部1153和第二搭接部1154的延伸长度小于1μm时，有源层116与第一搭接部1153和第二搭接部1154的接触面积不足，有源层116难以与第一搭接部1153和第二搭接部1154可靠连接，有源层116与第一搭接部1153和第二搭接部1154的接触阻抗较大，不利于改善薄膜晶体管11的电性，同时也对相关制程工艺的精度要求更高，不利于降低薄膜晶体管11的制作成本。
在本发明的一实施例中，上述实施例中的有源层116的厚度与第一导电块1151的厚度的差值大于等于100A且小于等于1000A；且/或，有源层116的厚度与第二导电块1152的厚度的差值大于等于100A且小于等于1000A。
在本实施例中，有源层116与与第一导电块1151和/或第二导电块1152的厚度的差值大于等于100A且小于等于1000A时，有源层116与第一导电块1151和/或第二导电块1152的厚度相当，即使第一搭接和第二搭接部1154的表面无法制作为决对平整，第一搭接部1153和第二搭接部1154与有源层116搭接时也具有更好的匹配度，第一搭接部1153和第二搭接部1154的不平整表面对第一搭接部1153或第二搭接部1154与有源层116的接触阻抗的影响也远小于源极1141或漏极1142表面不平整时与有源层116接触阻抗的影响，实际第一搭接部1153或第二搭接部1154与有源层116的接触阻抗可以忽略不计，因此能够极大地降低有源层116与源极1141和漏极1142之间的接触阻抗，改善薄膜晶体管11的电性。
本发明还提出一种显示面板，用于图像显示。
在本发明的一实施例中，如图4所示，上述显示面板包括上述各实施例中的薄膜晶体管11、阵列基板1、彩膜基板2以及液晶层4，其中薄膜晶体管11设于阵列基板1内，彩膜基板2位于阵列基板1的一侧，液晶层4位于彩膜基板2和阵列基板1之间。
在本实施例中，阵列基板1和彩膜基板2通过封框胶封闭，使阵列基板1和彩膜基板2围合形成液晶盒，液晶填充于液晶盒内并形成上述液晶层4，彩膜基板2、阵列基板1以及液晶层4组成液晶显示装置。薄膜晶体管11设置于阵列基板1内，用于实现对显示面板内的驱动电路的通/断电控制。本实施例中的薄膜晶体管11的具体结构参照上述实施例，由于本显示面板采用了上述所有实施例的全部技术方案，因此至少具有上述实施例的技术方案所带来的所有有益效果，在此不再一一赘述。
以上所述仅为本发明的可选实施例，并非因此限制本发明的专利范围，凡是在本发明的发明构思下，利用本发明说明书及附图内容所作的等效结构变换，或直接/间接运用在其他相关的技术领域均包括在本发明的专利保护范围内。

Claims (10)

1.一种薄膜晶体管，所述薄膜晶体管包括基板、栅极、栅极绝缘层、源极、漏极以及钝化层，所述栅极设于所述基板，所述栅极绝缘层设于所述栅极背向所述基板的一侧，所述源极和所述漏极位于所述栅极绝缘层背向所述栅极的一侧，所述钝化层位于所述源极和漏极背向所述栅极绝缘层的一侧，其特征在于，所述薄膜晶体管还包括：
导电层，所述导电层包括间隔设于所述栅极绝缘层背向所述栅极一侧的第一导电块和第二导电块，所述源极设于所述第一导电块背向所述栅极绝缘层的一侧，所述漏极设于所述第二导电块背向所述栅极绝缘层的一侧；所述第一导电块具有朝向所述第二导电块延伸并凸出于所述源极外边缘的第一搭接部，所述第二导电块具有朝向所述第一导电块延伸并凸出于所述漏极外边缘的第二搭接部；和
有源层，所述有源层设于所述栅极绝缘层背向所述栅极的一侧，并连接所述第一搭接部和所述第二搭接部。
2.如权利要求1所述的薄膜晶体管，其特征在于，所述源极在所述导电层上的正投影位于所述第一导电块内；
且/或，所述漏极在所述导电层上的正投影位于所述第二导电块内。
3.如权利要求1所述的薄膜晶体管，其特征在于，所述有源层靠近所述源极的一端形成有第一延伸部，所述有源层靠近所述漏极的一端形成有第二延伸部；
所述第一延伸部与所述源极连接，所述第二延伸部与所述漏极连接。
4.如权利要求3所述的薄膜晶体管，其特征在于，所述第一延伸部与所述源极的外侧壁及所述源极背向所述第一导电块的一侧连接；
且/或，所述第二延伸部与所述漏极的外侧壁及所述漏极背向所述第二导电块的一侧连接。
5.一种显示面板，其特征在于，所述显示面板包括：
如权利要求1至4中任一项所述的薄膜晶体管；
阵列基板，所述薄膜晶体管设于所述阵列基板；
彩膜基板，所述彩膜基板位于所述阵列基板的一侧；及
液晶层，所述液晶层位于所述彩膜基板和阵列基板之间。
6.一种薄膜晶体管的制作方法，用于制作如权利要求1至4中任一项所述的薄膜晶体管，其特征在于，所述方法包括：
在所述基板表面依次形成所述栅极、所述栅极绝缘层，所述导电层以及金属层；
在所述金属层表面形成间隔设置的两个光阻，刻蚀所述金属层和所述导电层，在一所述光阻下方形成所述源极和所述第一导电块，在另一所述光阻下方形成所述漏极和所述第二导电块；
剥离两个所述光阻，在所述栅极绝缘层上形成所述有源层，在所述有源层、所述源极以及所述漏极表面形成所述钝化层。
7.如权利要求6所述的薄膜晶体管的制作方法，其特征在于，刻蚀所述金属层和所述导电层的步骤包括：
经第一道刻蚀程序刻蚀所述金属层，形成所述源极和所述漏极；
经第二道刻蚀程序刻蚀所述导电层，形成所述第一导电块和所述第二导电块；
经第三道刻蚀程序刻蚀所述源极和所述漏极，使所述第一导电块的部分结构凸出于所述源极的外边缘，形成所述第一搭接部；并使所述第二导电块的部分结构凸出于所述漏极的外边缘，形成所述第二搭部。
8.如权利要求7所述的薄膜晶体管的制作方法，其特征在于，所述第一搭接部的延伸长度和所述第二搭接部的延伸长度大于等于1μm。
9.如权利要求6至8中任一项所述的薄膜晶体管的制作方法，其特征在于，所述有源层的厚度与所述第一导电块的厚度的差值大于等于100A且小于等于1000A；
且/或，所述有源层的厚度与所述第二导电块的厚度的差值大于等于100A且小于等于1000A。
10.如权利要求6至8中任一项所述的薄膜晶体管的制作方法，其特征在于，所述导电层的材质为导电金属氧化物；
且/或，所述有源层的材质为金属氧化物半导体。
CN202210425238.3A 2022-04-22 2022-04-22 薄膜晶体管、显示面板及薄膜晶体管的制作方法 Pending CN114823916A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210425238.3A CN114823916A (zh) 2022-04-22 2022-04-22 薄膜晶体管、显示面板及薄膜晶体管的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210425238.3A CN114823916A (zh) 2022-04-22 2022-04-22 薄膜晶体管、显示面板及薄膜晶体管的制作方法

Publications (1)

Publication Number Publication Date
CN114823916A true CN114823916A (zh) 2022-07-29

Family

ID=82505546

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210425238.3A Pending CN114823916A (zh) 2022-04-22 2022-04-22 薄膜晶体管、显示面板及薄膜晶体管的制作方法

Country Status (1)

Country Link
CN (1) CN114823916A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115483277A (zh) * 2022-09-30 2022-12-16 惠科股份有限公司 薄膜晶体管、显示面板及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101814530A (zh) * 2009-02-25 2010-08-25 株式会社半导体能源研究所 半导体装置以及其制造方法
CN102157564A (zh) * 2011-01-18 2011-08-17 上海交通大学 顶栅金属氧化物薄膜晶体管的制备方法
US20130009135A1 (en) * 2011-07-04 2013-01-10 Sony Corporation Electronic device and method of manufacturing semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101814530A (zh) * 2009-02-25 2010-08-25 株式会社半导体能源研究所 半导体装置以及其制造方法
CN102157564A (zh) * 2011-01-18 2011-08-17 上海交通大学 顶栅金属氧化物薄膜晶体管的制备方法
US20130009135A1 (en) * 2011-07-04 2013-01-10 Sony Corporation Electronic device and method of manufacturing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115483277A (zh) * 2022-09-30 2022-12-16 惠科股份有限公司 薄膜晶体管、显示面板及其制备方法

Similar Documents

Publication Publication Date Title
US7888678B2 (en) Thin film array panel and manufacturing method thereof
US5990998A (en) Active matrix liquid crystal display and related method
CN106932990B (zh) 显示面板、显示装置及显示面板的制作方法
US7190000B2 (en) Thin film transistor array panel and manufacturing method thereof
US8089068B2 (en) Thin-film transistor panel having structure that suppresses characteristic shifts and method for manufacturing the same
US6608658B1 (en) Top gate TFT structure having light shielding layer and method to fabricate the same
CN109494257B (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示装置
CN109346482B (zh) 薄膜晶体管阵列基板及其制造方法、显示面板
CN108538854B (zh) 一种薄膜晶体管结构及其制备方法、阵列基板和显示装置
US10121901B2 (en) Pixel structure with isolator and method for fabricating the same
CN114823916A (zh) 薄膜晶体管、显示面板及薄膜晶体管的制作方法
JP3975014B2 (ja) 液晶表示装置の製造方法
CN114089571B (zh) 阵列基板及制作方法和显示面板
TW569058B (en) Array substrate for liquid crystal display element, array substrate for liquid crystal display element and method of manufacturing the same
TWI570872B (zh) 半導體裝置
KR100940569B1 (ko) 박막 트랜지스터 기판
CN115803675A (zh) 薄膜晶体管及其制备方法、显示基板、显示装置
KR20120045178A (ko) 박막 트랜지스터 및 이의 제조 방법
CN114005882B (zh) 一种薄膜晶体管、显示面板及薄膜晶体管的制备方法
CN115810636A (zh) 金属氧化物薄膜晶体管阵列基板及其制作方法和显示面板
CN110854134B (zh) 阵列基板的制作方法、阵列基板及显示装置
CN115425090A (zh) 薄膜晶体管及其电子器件
KR20010017422A (ko) 박막 트랜지스터-액정 표시 장치의 제조방법
CN110429061B (zh) 一种显示基板及其制作方法、显示装置
CN112786453A (zh) 薄膜晶体管及其制作方法和显示装置及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20220729

RJ01 Rejection of invention patent application after publication