CN115483277A - 薄膜晶体管、显示面板及其制备方法 - Google Patents

薄膜晶体管、显示面板及其制备方法 Download PDF

Info

Publication number
CN115483277A
CN115483277A CN202211205652.XA CN202211205652A CN115483277A CN 115483277 A CN115483277 A CN 115483277A CN 202211205652 A CN202211205652 A CN 202211205652A CN 115483277 A CN115483277 A CN 115483277A
Authority
CN
China
Prior art keywords
electrode
layer
insulating layer
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211205652.XA
Other languages
English (en)
Inventor
张合静
刘振
卓恩宗
康报虹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
HKC Co Ltd
Original Assignee
HKC Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HKC Co Ltd filed Critical HKC Co Ltd
Priority to CN202211205652.XA priority Critical patent/CN115483277A/zh
Publication of CN115483277A publication Critical patent/CN115483277A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请提供一种薄膜晶体管、显示面板及其制备方法，包括基板、绝缘层、第一电极、第二电极、第一导电层和有源层；绝缘层设于基板的表面；第一导电层设于绝缘层远离基板的表面，第一导电层包括第一部分和第二部分，第一部分和第二部分间隔设置，第一部分包括朝向第二部分的第一延伸部，第二部分包括朝向第一部分的第二延伸部；第一电极设于第一部分远离绝缘层的表面，第二电极设于第二部分远离绝缘层的表面，第一延伸部相对第一电极朝向第二电极的表面伸出，第二延伸部相对第二电极朝向第一电极的表面伸出；有源层位于第一电极和第二电极之间，且覆盖第一延伸部和第二延伸部。本申请的技术方案能够解决源极和漏极与沟道层接触不良的问题。

Description

薄膜晶体管、显示面板及其制备方法
技术领域
本申请涉及显示技术领域，尤其涉及一种薄膜晶体管、显示面板及其制备方法。
背景技术
显示面板中的氧化物半导体薄膜晶体管以成本低、迁移率高、适合高世代面板生产等优点被广泛采用。但是氧化物薄膜晶体管中的源极和漏极的金属较厚，在被刻蚀后，源极和漏极容易出现不平整和不规则的表面，甚至毛刺的现象，导致薄膜晶体管的沟道层与源极和漏极的接触不良，影响薄膜晶体管的电性表现，最终影响面板的显示质量。
发明内容
本申请的实施例提供一种薄膜晶体管、显示面板及其制备方法，能够解决源极和漏极与沟道层接触不良的问题。
第一方面，本申请提供一种薄膜晶体管，包括基板、绝缘层、第一电极、第二电极、第一导电层和有源层；
所述绝缘层设于所述基板的表面；
所述第一导电层设于所述绝缘层远离所述基板的表面，所述第一导电层包括第一部分和第二部分，第一部分和第二部分间隔设置，所述第一部分包括朝向所述第二部分的第一延伸部，所述第二部分包括朝向所述第一部分的第二延伸部；
所述第一电极设于所述第一部分远离所述绝缘层的表面，所述第二电极设于所述第二部分远离所述绝缘层的表面，所述第一延伸部相对所述第一电极朝向所述第二电极的表面伸出，所述第二延伸部相对所述第二电极朝向所述第一电极的表面伸出；
所述有源层设于所述绝缘层背离所述基板的表面，并位于所述第一电极和所述第二电极之间，且覆盖所述第一延伸部和所述第二延伸部。
可以理解的是，第一导电层的厚度比第一电极的厚度薄的多，第一导电层在实际生产中由于厚度较小，加工过程较简单。所以第一部分边缘较为整齐。第一延伸部基本没有不平整和不规则的表面。第一延伸部由于具有良好的表面平整度，所以第一延伸部与有源层的连部分安装部与第一电极的底部连接，因此避免了有源层与第一电极的不平整的表面的直接连接。有源层与第二部分的连接方式同理。有源层与第一电极和第二电极之间良好的电连接可以提升薄膜晶体管的电性表现，从而提升显示面板的图像质量。
一种可能的实施方式中，所述第一延伸部的延伸距离等于或大于1μm，所述第二延伸部的延伸距离等于或大于1μm。
一种可能的实施方式中，所述第一部分远离所述第二部分的表面，与所述第一电极远离所述第二电极的表面平齐。
一种可能的实施方式中，还包括栅极，所述栅极设于所述基板与所述绝缘层之间，所述绝缘层覆盖所述栅极，所述栅极与所述有源层相对设置。
一种可能的实施方式中，所述有源层的一端与所述第一电极朝向所述第二电极的表面接触，所述有源层的另一端与所述第二电极朝向所述第一电极的表面接触。
一种可能的实施方式中，还包括保护层，所述保护层设于所述绝缘层背离所述栅极的表面，且覆盖所述第一导电层、所述第一电极、所述第二电极和所述有源层。
可以理解的是，保护层可以使薄膜晶体管的表面更加平坦，以防止薄膜晶体管在受到外力作用时造成应力集中而使结构被破坏。保护层的设置还可以提升薄膜晶体管的结构的强度，使薄膜晶体管的结构更加稳定。
一种可能的实施方式中，还包括第二导电层，所述第二导电层设于所述保护层背离所述绝缘层的表面。
第二方面，本申请还提供一种显示面板，包括显示模组和如上所述的薄膜晶体管，所述薄膜晶体管控制所述显示模组显示图像。
第三方面，本申请还提供一种显示面板的制备方法，包括：
提供基板；
在所述基板的表面形成栅极；
在所述基板表面形成绝缘层，所述绝缘层覆盖所述栅极；
在所述绝缘层表面形成第一导电层，所述第一导电层包括第一部分和第二部分，第一部分和第二部分间隔设置，所述第一部分包括朝向所述第二部分的第一延伸部，所述第二部分包括朝向所述第一部分的第二延伸部；
所述第一电极形成于所述第一部分远离所述绝缘层的表面，所述第二电极形成于所述第二部分远离所述绝缘层的表面，所述第一延伸部相对所述第一电极朝向所述第二电极的表面伸出，所述第二延伸部相对所述第二电极朝向所述第一电极的表面伸出；及
在所述绝缘层表面形成有源层，所述有源层覆盖所述第一延伸部和所述第二延伸部。
一种可能的实施方式中，在所述在所述绝缘层表面形成有源层，所述有源层覆盖所述第一延伸部和所述第二延伸部之后，还包括：
在所述绝缘层表面形成保护层，所述保护层覆盖所述第一导电层、所述第一电极、所述第二电极和所述有源层；及
在所述保护层远离所述绝缘层的表面形成第二导电层。
附图说明
为了更清楚地说明本申请的技术方案，下面将对实施方式中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以如这些附图获得其他的附图。
图1是本申请实施例提供的薄膜晶体管的结构示意图；
图2是图1所示的薄膜晶体管的一部分结构放大示意图；
图3是图1所示的薄膜晶体管的另一部分结构放大示意图；
图4是本申请实施例提供的一种薄膜晶体管的制备方法的流程示意图；
图5是薄膜晶体管的制备方法中完成S300后形成的组件的剖面示意图；
图6是薄膜晶体管的制备方法中完成S400后形成的组件的剖面示意图；
图7是薄膜晶体管的制备方法中完成S500后形成的组件的剖面示意图；
图8是薄膜晶体管的制备方法中完成S600后形成的组件的剖面示意图。
附图标记说明：薄膜晶体管-100、基板-110、栅极-120、绝缘层-130、第一电极-140、第二电极-150、第一导电层-160、有源层-170、第一部分-161、第二部分-162、第一连接部-1611、第一延伸部-1612、第二连接部-1621、第二延伸部-1622、第三延伸部-1623、第三部分-163、走线-101、保护层-180、第二导电层-190。
具体实施方式
为了方便理解，首先对本申请的实施例所涉及的术语进行解释。
和/或：仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。
多个：是指两个或多于两个。
连接：应做广义理解，例如，A与B连接，可以是A与B直接相连，也可以是A与B通过中间媒介间接相连。
下面将结合附图，对本申请的具体实施方式进行清楚地描述。
氧化物半导体薄膜晶体管以成本低、迁移率高、适合高世代面板生产等优点被广泛采用。但是氧化物薄膜晶体管中的源极和漏极的金属较厚，在被刻蚀后，源极和漏极容易出现不平整和不规则的表面，甚至毛刺的现象，导致薄膜晶体管的沟道层与源极和漏极的接触不良，影响薄膜晶体管的电性表现，最终影响面板的显示质量。
基于此，本申请的实施例提供一种薄膜晶体管及显示面板，能够解决源极和漏极与沟道层接触不良的问题。显示面板可以包括显示模组和薄膜晶体管，薄膜晶体管控制显示模组显示图像。
请参阅图1，图1是本申请实施例提供的薄膜晶体管的结构示意图。薄膜晶体管100包括基板110、栅极120、绝缘层130、第一电极140、第二电极150、第一导电层160和有源层170。
需说明的是，图1的目的仅在于示意性的描述基板110、栅极120、绝缘层130、第一电极140、第二电极150、第一导电层160和有源层170的连接关系，并非是对各个设备的连接位置、具体构造及数量做具体限定。而本申请实施例示意的结构并不构成对薄膜晶体管100的具体限定。在本申请另一些实施例中，薄膜晶体管100可以包括比图示更多或更少的部件，或者组合某些部件，或者拆分某些部件，或者不同的部件布置。图示的部件可以以硬件，软件或软件和硬件的组合实现。
示例性的，基板110可以为玻璃基板、蓝宝石基板或者硅晶片基板。或者基板可以为柔性基板，柔性基板可以采用下述材料中的任意一种或多种制成：聚酰亚胺、聚对苯二甲酸乙二醇酯(Polyethylene terephthalate，PET)、聚萘二甲酸乙二醇酯(Polyethylenenaphthalate two formic acid glycolester，PEN)、环烯烃聚合物(Cyclo-olefinpolymer，COP)、聚碳酸酯(Polycarbonate，PC)、聚苯乙烯(Polystyrene，PS)、聚丙烯(Polypropylene，PP)、聚四氟乙烯(Polytetrafluoroethylene，PTFE)。在其他实现方式中，基板110也可以选用陶瓷基板等，本申请对此不做限制。
栅极120设于基板110的表面，绝缘层130覆盖栅极120，第一电极140和第二电极150设于绝缘层130远离栅极120的一侧，第一电极140和第二电极150间隔设置。其中，第一电极140可以为薄膜晶体管100的源极，第二电极150为薄膜晶体管100的漏极。或者第一电极140可以为薄膜晶体管100的漏极，第二电极150为薄膜晶体管100的源极。
第一导电层160设于绝缘层130远离栅极120的表面。第一导电层160包括第一部分161和第二部分162。第一部分161和第二部分162间隔设置。第一部分161设于第一电极140与绝缘层130之间。请参阅图2，图2是图1所示的薄膜晶体管100的一部分结构放大示意图。第一部分161包括第一连接部1611和第一延伸部1612，第一延伸部1612可以位于第一连接部1611朝向第二部分162的一侧。第一延伸部1612相对第一连接部1611的延伸距离大于1μm。具体而言，第一延伸部1612由第一连接部1611的边缘延伸，其延伸的长度在1μm-2.2μm之间(包括端点值1μm和2.2μm)。第一电极140连接至第一连接部1611。第一连接部1611远离第一延伸部1612的表面可以与第一电极140远离第二电极150的表面平齐(允许公差范围)。
第二部分162设于第二电极150与绝缘层130之间。请参阅图3，图3是图1所示的薄膜晶体管100的另一部分结构放大示意图。第二部分162包括第二连接部1621和第二延伸部1622，第二延伸部1622位于第二连接部1621朝向第一部分161的一侧，第二延伸部1622相对于第二连接部1621的延伸距离大于1μm。具体而言，第二延伸部1622由第二连接部1621的边缘延伸，其延伸的长度在1μm-2.2μm之间(包括端点值1μm和2.2μm)。第二电极150连接至第二连接部1621。
示例性的，第二部分162还可以包括第三延伸部1623，所述第三延伸部1623可以位于第二连接部1621远离第二延伸部1622的一端。所述第三延伸部1623可以用于连接薄膜晶体管100的走线101。
第一导电层160还可以包括第三部分163，第三部分163可以与第二部分162间隔设置，第三部分163可以为薄膜晶体管100的其他走线101提供连接位置。第三部分163远离绝缘层130的一侧设有走线101。走线101可以用于为显示面板中的组件提供电连接通道。
有源层170可以设于绝缘层130背离基板110的一侧表面。有源层170可以与栅极120相对设置。有源层170设于第一电极140和第二电极150之间，且有源层170的一端可以与第一电极140朝向第二电极150的表面接触，有源层170的另一端可以与第二电极150朝向第一电极140的表面接触。有源层170覆盖第一延伸部1612和第二延伸部1622。
可以理解的是，第一导电层160的厚度比第一电极140的厚度薄的多，第一导电层160在实际生产中由于厚度较小，加工过程较简单。所以第一部分161边缘较为整齐。第一延伸部1612基本没有不平整和不规则的表面。第一延伸部1612由于具有良好的表面平整度，所以第一延伸部1612与有源层170的连接较为紧密。在使用中，有源层170与第一延伸部1612之间电子的通过率较好。并且第一连接部1611与第一电极140的底部连接，因此避免了有源层170与第一电极140的不平整的表面的直接连接。有源层170与第二延伸部1622的连接方式同理。有源层170与第一电极140和第二电极150良好的接触可以提升薄膜晶体管100的电性表现，从而提升显示面板的图像质量。
一种可能的实施方式中，薄膜晶体管100还包括保护层180，保护层180设于绝缘层130背离栅极120的表面，保护层180可以覆盖第一电极140、第二电极150、有源层170和第一导电层160。
可以理解的是，保护层180可以使薄膜晶体管100的表面更加平坦，以防止薄膜晶体管100在受到外力作用时造成应力集中而使结构被破坏。保护层180的设置还可以提升薄膜晶体管100的结构的强度，使薄膜晶体管100的结构更加稳定。
薄膜晶体管100还包括第二导电层190，第二导电层190设于保护层180背离绝缘层130的表面。第二导电层190的部分结构可以与第一导电层160的第三延伸部1623相对设置。第二导电层190的另外部分结构可以与走线101电连接。具体而言，绝缘层130可以设有通孔，第二导电层190通过通孔与走线101电连接。从而形成导电结构。
可以理解的是，第一导电层160和第二导电层190可以为边缘场开关技术(FringeField Switching，FFS)的组成部分。也即为本申请的薄膜晶体管100可以应用于FFS显示模式，从而提升显示面板的响应速度，扩大视角。
本申请还提供一种显示面板的制备方法，能够提高有源层170与第一电极140和第二电极150的连接稳定性，从而提升薄膜晶体管100的电性表现。
请参阅图4，图4是本申请实施例提供的一种薄膜晶体管100的制备方法的流程示意图。所述制备方法包括但不限于步骤S100-S600。
S100：提供基板110。
S200：在基板110的表面形成栅极120。
S300：在基板110表面形成绝缘层130，绝缘层130覆盖栅极120。
S400：在绝缘层130表面形成第一导电层160，第一导电层160包括第一部分161和第二部分162，第一部分161和第二部分162间隔设置，第一部分161包括朝向第二部分162的第一延伸部1612，第二部分162包括朝向第一部分161的第二延伸部1622。
S500：第一电极140形成于第一部分161远离绝缘层130的表面，第二电极150形成于第二部分162远离绝缘层130的表面，第一延伸部1612相对第一电极140朝向第二电极150的表面伸出，第二延伸部1622相对第二电极150朝向第一电极140的表面伸出。
S600：在绝缘层130表面设置有源层170，有源层170覆盖第一延伸部1612和第二延伸部1622。
以下将对各个步骤分别进行进一步的描述。
以下将结合图来描述上述的步骤S300-S600，请参阅图5，图5是薄膜晶体管100的制备方法中完成S300后形成的组件的剖面示意图。
S300：在基板110表面形成绝缘层130，绝缘层130覆盖栅极120。
其中，在基板110上形成栅极120后，对栅极120进行曝光，经过光源作用将图案形成于栅极120的表面的感光材料中。然后对栅极120的层结构进行显影，将曝光过程中未发生反应的感光材料的部分去除。最后对栅极120进行刻蚀，使栅极120形成所需图案。
以下将结合图来描述上述的步骤S400，请参阅图6，图6是薄膜晶体管100的制备方法中完成S400后形成的组件的剖面示意图。
S400：在绝缘层130表面形成第一导电层160，第一导电层160包括第一部分161和第二部分162，第一部分161和第二部分162间隔设置，第一部分161包括第一连接部1611和第一延伸部1612，第二部分162包括第二连接部1621和第二延伸部1622。
在绝缘层130表面形成第一导电层160后，对第一导电层160进行曝光，经过光源作用将图案形成于第一导电层160的表面的感光材料中。然后对第一导电层160的层结构进行显影，将曝光过程中未发生反应的感光材料的部分去除。最后对第一导电层160进行刻蚀，使第一导电层160形成所需图案。
以下将结合图来描述上述的步骤S500，请参阅图7，图7是薄膜晶体管100的制备方法中完成S500后形成的组件的剖面示意图。
S500：在第一连接部1611形成第一电极140，在第二连接部1621形成第二电极150。
具体而言，首先对第一电极140和第二电极150进行曝光，经过光源作用将图案形成于第一电极140和第二电极150的表面的感光材料中。然后对第一电极140和第二电极150的层结构进行显影，将曝光过程中未发生反应的感光材料的部分去除。最后对第一电极140和第二电极150进行刻蚀，使第一电极140和第二电极150分别在第一连接部1611和第二连接部1621形成所需图案。
以下将结合图来描述上述的步骤S600，请参阅图8，图8是薄膜晶体管100的制备方法中完成S600后形成的组件的剖面示意图。
S600：在绝缘层130表面设置有源层170，使有源层170覆盖第一延伸部1612和第二延伸部1622。
在绝缘层130表面形成有源层170后，对有源层170进行曝光，经过光源作用将图案形成于有源层170的表面的感光材料中。然后对有源层170的层结构进行显影，将曝光过程中未发生反应的感光材料的部分去除。最后对有源层170进行刻蚀，使有源层170覆盖第一延伸部1612和第二延伸部1622。
一种可能的实施方式中，在上述S600之后。还可以在绝缘层130表面形成保护层180，保护层180覆盖第一电极140、第二电极150、第一导电层160和有源层170。在保护层180远离绝缘层130的表面形成第二导电层190。
具体而言，在保护层180表面形成第二导电层190后，对第二导电层190进行曝光，经过光源作用将图案形成于第二导电层190的表面的感光材料中。然后对第二导电层190的层结构进行显影，将曝光过程中未发生反应的感光材料的部分去除。最后对第二导电层190进行刻蚀，以形成所需要的导电图案。
以上对本申请实施例进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (10)

1.一种薄膜晶体管，其特征在于，包括基板、绝缘层、第一电极、第二电极、第一导电层和有源层；
所述绝缘层设于所述基板的表面；
所述第一导电层设于所述绝缘层远离所述基板的表面，所述第一导电层包括第一部分和第二部分，第一部分和第二部分间隔设置，所述第一部分包括朝向所述第二部分的第一延伸部，所述第二部分包括朝向所述第一部分的第二延伸部；
所述第一电极设于所述第一部分远离所述绝缘层的表面，所述第二电极设于所述第二部分远离所述绝缘层的表面，所述第一延伸部相对所述第一电极朝向所述第二电极的表面伸出，所述第二延伸部相对所述第二电极朝向所述第一电极的表面伸出；
所述有源层设于所述绝缘层背离所述基板的表面，并位于所述第一电极和所述第二电极之间，且覆盖所述第一延伸部和所述第二延伸部。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一延伸部的延伸距离等于或大于1μm，所述第二延伸部的延伸距离等于或大于1μm。
3.根据权利要求1或2所述的薄膜晶体管，其特征在于，所述第一部分远离所述第二部分的表面，与所述第一电极远离所述第二电极的表面平齐。
4.根据权利要求1所述的薄膜晶体管，其特征在于，还包括栅极，所述栅极设于所述基板与所述绝缘层之间，所述绝缘层覆盖所述栅极，所述栅极与所述有源层相对设置。
5.根据权利要求1所述的薄膜晶体管，其特征在于，所述有源层的一端与所述第一电极朝向所述第二电极的表面接触，所述有源层的另一端与所述第二电极朝向所述第一电极的表面接触。
6.根据权利要求1所述的薄膜晶体管，其特征在于，还包括保护层，所述保护层设于所述绝缘层背离所述基板的表面，且覆盖所述第一导电层、所述第一电极、所述第二电极和所述有源层。
7.根据权利要求6所述的薄膜晶体管，其特征在于，还包括第二导电层，所述第二导电层设于所述保护层背离所述绝缘层的表面。
8.一种显示面板，其特征在于，包括显示模组和如权利要求1-7任一项所述的薄膜晶体管，所述薄膜晶体管控制所述显示模组显示图像。
9.一种显示面板的制备方法，其特征在于，包括：
提供基板；
在所述基板的表面形成栅极；
在所述基板表面形成绝缘层，所述绝缘层覆盖所述栅极；
在所述绝缘层表面形成第一导电层，所述第一导电层包括第一部分和第二部分，第一部分和第二部分间隔设置，所述第一部分包括朝向所述第二部分的第一延伸部，所述第二部分包括朝向所述第一部分的第二延伸部；
所述第一电极形成于所述第一部分远离所述绝缘层的表面，所述第二电极形成于所述第二部分远离所述绝缘层的表面，所述第一延伸部相对所述第一电极朝向所述第二电极的表面伸出，所述第二延伸部相对所述第二电极朝向所述第一电极的表面伸出；及
在所述绝缘层表面形成有源层，所述有源层覆盖所述第一延伸部和所述第二延伸部。
10.根据权利要求9所述的制备方法，其特征在于，在所述在所述绝缘层表面形成有源层，所述有源层覆盖所述第一延伸部和所述第二延伸部之后，还包括：
在所述绝缘层表面形成保护层，所述保护层覆盖所述第一导电层、所述第一电极、所述第二电极和所述有源层；及
在所述保护层远离所述绝缘层的表面形成第二导电层。
CN202211205652.XA 2022-09-30 2022-09-30 薄膜晶体管、显示面板及其制备方法 Pending CN115483277A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211205652.XA CN115483277A (zh) 2022-09-30 2022-09-30 薄膜晶体管、显示面板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211205652.XA CN115483277A (zh) 2022-09-30 2022-09-30 薄膜晶体管、显示面板及其制备方法

Publications (1)

Publication Number Publication Date
CN115483277A true CN115483277A (zh) 2022-12-16

Family

ID=84394330

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211205652.XA Pending CN115483277A (zh) 2022-09-30 2022-09-30 薄膜晶体管、显示面板及其制备方法

Country Status (1)

Country Link
CN (1) CN115483277A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4700458A (en) * 1981-07-27 1987-10-20 Tokyo Shibaura Denki Kabushiki Kaisha Method of manufacture thin film transistor
CN113871401A (zh) * 2021-09-24 2021-12-31 Tcl华星光电技术有限公司 薄膜晶体管、显示面板及其制备方法
CN114823916A (zh) * 2022-04-22 2022-07-29 北海惠科光电技术有限公司 薄膜晶体管、显示面板及薄膜晶体管的制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4700458A (en) * 1981-07-27 1987-10-20 Tokyo Shibaura Denki Kabushiki Kaisha Method of manufacture thin film transistor
CN113871401A (zh) * 2021-09-24 2021-12-31 Tcl华星光电技术有限公司 薄膜晶体管、显示面板及其制备方法
CN114823916A (zh) * 2022-04-22 2022-07-29 北海惠科光电技术有限公司 薄膜晶体管、显示面板及薄膜晶体管的制作方法

Similar Documents

Publication Publication Date Title
CN110649043B (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
US9711541B2 (en) Display panel and method for forming an array substrate of a display panel
US11257957B2 (en) Thin film transistor, method of fabricating the same, array substrate and display device
CN106019751B (zh) 阵列基板及其制造方法、显示装置
US10411044B2 (en) Display substrate and manufacturing method thereof, display device
CN107153308B (zh) 阵列基板及制作方法
US20230178560A1 (en) Thin-film transistor and method for manufacturing same, and array substrate and display panel
CN106876260B (zh) 一种闸电极结构及其制造方法和显示装置
CN109742151A (zh) 薄膜晶体管及其制作方法、阵列基板和显示面板
US20190094639A1 (en) Array substrate, manufacturing method thereof and display device
US11094789B2 (en) Thin film transistor and method for manufacturing the same, array substrate, and display device
CN112181196A (zh) 内嵌式触控阵列基板及其制造方法
US10126610B2 (en) Array substrate, manufacturing method thereof and display device
JP3196476U (ja) アレイ基板構造及びこの表示装置
CN115483277A (zh) 薄膜晶体管、显示面板及其制备方法
CN106856199B (zh) 显示面板及其制造方法
CN115589723A (zh) 存储器结构及其制造方法
CN110010698B (zh) 薄膜晶体管及其制备方法、显示基板、显示装置
CN114823916A (zh) 薄膜晶体管、显示面板及薄膜晶体管的制作方法
WO2017012166A1 (zh) 面板及面板制备方法
CN108922868B (zh) 显示基板及其制造方法、显示面板
KR20030056537A (ko) 액정표시장치의 제조방법
US20140168592A1 (en) Bonding pad of array substrate, method for producing the same, array substrate, and liquid crystal display apparatus
JP6621188B2 (ja) アレイ基板及びその製作方法
CN112951096B (zh) 显示面板及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination