CN103201843A - 半导体装置、显示装置以及半导体装置和显示装置的制造方法 - Google Patents

半导体装置、显示装置以及半导体装置和显示装置的制造方法 Download PDF

Info

Publication number
CN103201843A
CN103201843A CN2011800534431A CN201180053443A CN103201843A CN 103201843 A CN103201843 A CN 103201843A CN 2011800534431 A CN2011800534431 A CN 2011800534431A CN 201180053443 A CN201180053443 A CN 201180053443A CN 103201843 A CN103201843 A CN 103201843A
Authority
CN
China
Prior art keywords
electrode
contact hole
protective layer
semiconductor device
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011800534431A
Other languages
English (en)
Other versions
CN103201843B (zh
Inventor
中川兴史
近间义雅
原猛
胜井宏充
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN103201843A publication Critical patent/CN103201843A/zh
Application granted granted Critical
Publication of CN103201843B publication Critical patent/CN103201843B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

本发明的半导体装置(100)包括：TFT的栅极电极(102)；形成在栅极电极(102)上的栅极绝缘层(103)；配置在栅极绝缘层(103)上的氧化物半导体层(107)；通过旋涂玻璃法形成在氧化物半导体层(107)上的保护层(108)；和配置在保护层(108)上的源极电极(105)和漏极电极(106)，其中，源极电极(105)经形成于保护层(108)的第一接触孔(131)与氧化物半导体层(104)电连接，漏极电极(106)经形成于保护层(108)的第二接触孔(132)与氧化物半导体层(104)电连接。

Description

半导体装置、显示装置以及半导体装置和显示装置的制造方法
技术领域
本发明涉及具有薄膜晶体管的半导体装置和显示装置，以及具有薄膜晶体管的半导体装置和显示装置的制造方法。
背景技术
有源矩阵型的液晶显示装置、有机EL(Electro Luminescence：电致发光)显示装置一般包括：按每个像素形成有薄膜晶体管(Thin FilmTransistor；下面称为“TFT”)作为开关元件的基板(下面称为“TFT基板”)；形成有对置电极和彩色滤光片等的对置基板；和设置在TFT基板与对置基板之间的液晶层等的光调制层。
在TFT基板形成有多个源极配线、多个栅极配线、分别配置于它们的交叉部的多个TFT、用于对液晶层等光调制层施加电压的像素电极以及辅助电容配线和辅助电容电极等。
TFT基板的结构例如已在专利文献1中公开。下面，参照附图说明专利文献1所公开的TFT基板的结构。
图29(a)是表示TFT基板的概略的示意平面图，图29(b)是表示TFT基板中的一个像素的放大平面图。另外，图30是图29所示的半导体装置中的TFT和端子部的截面图。
如图29(a)所示，TFT基板具有多个栅极配线2016和多个源极配线2017。由这些配线2016、2017所包围的各个区域2021构成“像素”。在TFT基板的形成像素的区域(显示区域)以外的区域2040，配置有用于分别将多个栅极配线2016和源极配线2017与驱动电路连接的多个连接部2041。各连接部2041构成用于与外部配线连接的端子部。
如图29(b)和图30所示，以覆盖构成像素的各区域2021的方式设置有像素电极2020。另外，在各区域2021形成有TFT。TFT具有栅极电极G、覆盖栅极电极G的栅极绝缘膜2025、2026、配置在栅极绝缘膜2026上的半导体层2019以及分别与半导体层2019的两端部连接的源极电极S和漏极电极D。TFT被保护膜2028覆盖。在保护膜2028与像素电极2020之间形成有层间绝缘膜2029。TFT的源极电极S与源极配线2017连接，栅极电极G与栅极配线2016连接。另外，漏极电极D在接触孔2030内与像素电极2020连接。
另外，与栅极配线2016平行地形成有辅助电容配线2018。辅助电容配线2018与辅助电容连接。这里，辅助电容包括：与漏极电极由相同的导电膜形成的辅助电容电极2018b；与栅极配线由相同的导电膜形成的辅助电容电极2018a；和位于它们之间的栅极绝缘膜2026。
在从各栅极配线2016或源极配线2017延伸的连接部2041上，没有形成栅极绝缘膜2025、2026和保护膜2028，而是以与连接部2041的上表面接触的方式形成有连接配线2044。由此，确保连接部2041与连接配线2044的电连接。
其中，如图30所示，在液晶显示装置中，TFT基板夹持液晶层2015，并且被配置成与形成有对置电极、彩色滤光片的基板2014相对。
在制造这样的TFT基板时，优选通过共同的工艺形成构成像素的区域2021(也称为“像素部”)和端子部，从而抑制掩模数和工序数的增加。
若想制造上述TFT基板，就需要对栅极绝缘膜2025、2026和保护膜2028中位于端子配置区域2040的部分以及栅极绝缘膜2025和保护膜2028中位于形成有辅助电容的区域的部分进行蚀刻。在专利文献1中公开了利用有机绝缘膜形成层间绝缘膜2029，并以此为掩模，对这些绝缘膜2025、2026、2028进行蚀刻。
近年来，提出使用氧化锌等氧化物半导体膜代替硅半导体膜形成TFT的沟道层的方案。这样的TFT称为“氧化物半导体TFT”。由于氧化物半导体具有比非晶硅高的迁移率，因此，氧化物半导体TFT能够比非晶硅TFT更高速地工作。另外，由于氧化物半导体膜可通过比多晶硅膜简单的工艺形成，因此，能够适用于需要大面积的装置。
在专利文献2中记载有具有底栅型的氧化物半导体TFT的半导体装置的例子。该文献的图22中记载了通过溅射法、SOG法、旋转涂敷法等在氧化物半导体TFT的源极电极和漏极电极上形成绝缘层。
在专利文献3中记载有底栅型的氧化物半导体TFT的例子。该文献中记载了在氧化物半导体的沟道层上形成液体氧化材料“自组装单分子层(self-assembled monolayer(SAM))”，从而使半导体氧化。
在专利文献4中记载有顶栅型(stagger type)的氧化物半导体TFT的例子。在此例中，源极电极和漏极电极以及沟道层被由SiNx、SiO2或有机物构成的保护层覆盖。
现有技术文献
专利文献
专利文献1：日本特开2008-170664号公报
专利文献2：日本特开2010-171406号公报
专利文献3：美国专利申请公开第2009/0140243号说明书
专利文献4：日本特开2007-73705号公报
发明内容
发明要解决的技术问题
然而，在氧化物半导体TFT中，在TFT的制造工艺中，例如在热处理工序中，有可能由于氧缺陷而产生载流电子从而导致电阻降低。另外，在源极电极和漏极电极的蚀刻工序或它们上部的绝缘层的形成工序中，存在位于下方的氧化物半导体膜受到还原作用等的破坏的问题。
近年来，作为氧化物半导体的材料，IGZO(InGaZnOx)备受瞩目。本申请发明人研究之后发现，当使用IGZO等的氧化物半导体时，当使构成源极电极和漏极电极的金属层层叠在氧化物半导体层上时，因等离子体CVD处理等，沟道层受到破坏，TFT的特性劣化。另外，发现也会因金属层的整形时的光刻处理所导致的破坏以及沟道层上部的绝缘层等的退火处理时的破坏，导致TFT的组分变化、TFT的特性劣化。可以认为TFT的特性劣化的原因在于，因破坏而在沟道层产生过多的氧缺陷，导致泄漏电流增加等。由此，TFT的开-关电流比偏离规定值而导致无法得到所希望的特性。
专利文献2中记载了在半导体装置中，为了保护TFT形成两层的绝缘层。然而，由于该绝缘层形成在源极电极和漏极电极上，无法通过该绝缘膜防止因源极电极和漏极电极形成时的干式蚀刻处理使沟道部受到的破坏、因湿式蚀刻处理在沟道部留下残渣而产生的破坏等。
在专利文献3的半导体装置的制造工序中，在栅极绝缘层上形成源极电极和漏极电极之后，形成沟道层，然后，为了使沟道层氧化，仅在沟道层上形成SAM层。在形成有SAM层的沟道层以及源极电极和漏极电极上，形成活性层。然而，在该文献中，没有记载在沟道层形成后，用于保护沟道层免受如上所述的破坏的特别的方法。
在专利文献4的顶栅型半导体装置中，在塑料基板上形成有源极电极和漏极电极，在源极电极和漏极电极之间形成有沟道层。在沟道层上依次形成有栅极绝缘膜、栅极电极，进一步，以覆盖TFT的方式形成有保护膜。该保护膜是在沟道层上形成栅极绝缘膜和栅极电极之后形成的。该保护膜并不能减少形成栅极绝缘层和栅极电极时沟道层所受到的破坏。
本发明是鉴于上述的问题而开发的，其目的在于，减少制造氧化物半导体TFT时所发生的对沟道层的破坏，从而以良好的制造效率制造具有优良的TFT特性的半导体装置。另外，本发明目的在于：以高性能和良好的制造效率，制造具有如上所述的半导体装置作为TFT基板的显示装置。
解决技术问题的技术方案
本发明的半导体装置的制造方法为具有薄膜晶体管的半导体装置的制造方法，其包括：
工序(A1)，在基板上形成上述薄膜晶体管的栅极电极；
工序(B1)，以覆盖上述栅极电极的方式形成栅极绝缘层；
工序(C1)，在上述栅极绝缘层上形成上述薄膜晶体管的氧化物半导体层；
工序(D1)，以覆盖上述氧化物半导体层的方式通过旋涂玻璃法形成保护层；
工序(E1)，在上述保护层形成第一接触孔和第二接触孔；和
工序(F1)，在上述保护层上形成上述薄膜晶体管的源极电极和漏极电极，
上述源极电极形成为经上述第一接触孔与上述氧化物半导体层电连接，上述漏极电极形成为经上述第二接触孔与上述氧化物半导体层电连接。
在某实施方式中，形成上述保护层的工序(D1)包括：通过旋涂玻璃法在上述氧化物半导体层和上述栅极绝缘层上涂敷旋涂玻璃材料的工序；和对已涂敷的上述旋涂玻璃材料进行烧制的烧制工序。
在某实施方式中，在上述烧制工序中，上述旋涂玻璃材料进行脱水聚合反应而得到氧化硅膜的上述保护层。
在某实施方式中，上述旋涂玻璃材料包含硅烷醇(silanol)、烷氧基硅烷(alkoxy silane)或有机硅氧烷(siloxane)树脂。
在某实施方式中，上述烧制工序中的烧制温度为200～450℃。
在某实施方式中，还包括：以覆盖上述源极电极和上述漏极电极的方式形成层间绝缘层的工序；在上述层间绝缘层形成第三接触孔的工序；和在上述层间绝缘层上以经上述第三接触孔与上述漏极电极连接的方式形成透明电极的工序。
在某实施方式中，还包括：以覆盖上述源极电极和上述漏极电极的方式形成第二保护层的工序；在上述第二保护层上形成上述层间绝缘层的工序；在上述第二保护层和上述层间绝缘层形成第三接触孔的工序；和在上述层间绝缘层上以经上述第三接触孔与上述漏极电极连接的方式形成透明电极的工序。
在某实施方式中，在上述工序(F1)之后包括在上述源极电极和上述漏极电极上以及上述第一接触孔和第二接触孔中形成第二透明电极的工序，上述源极电极和上述漏极电极分别经上述第一接触孔和第二接触孔中的上述第二透明电极与上述氧化物半导体层电连接。
在某实施方式中，还包括以与上述漏极电极直接接触的方式形成透明电极的工序。
在某实施方式中，在上述工序(F1)之后包括在上述源极电极和上述漏极电极上以及上述第一接触孔和第二接触孔中形成透明电极的工序，上述源极电极和上述漏极电极分别经上述第一接触孔和第二接触孔中的上述透明电极与上述氧化物半导体层电连接。
本发明的显示装置的制造方法，上述显示装置具有晶体管部、Cs部和端子部，上述晶体管部包括薄膜晶体管，上述Cs部包括像素电极和辅助电容，上述端子部包括与上层配线和下层配线连接的连接部，上述制造方法包括：
工序(A2)，在基板上形成上述薄膜晶体管的栅极电极、栅极绝缘层和氧化物半导体层、上述Cs部的上述辅助电容以及上述端子部的上述下层配线；
工序(B2)，以覆盖上述氧化物半导体层、上述辅助电容和上述下层配线的方式通过旋涂玻璃法形成保护层；
工序(C2)，在上述保护层上形成上述薄膜晶体管的源极电极和漏极电极以及上述端子部的上述上层配线；
工序(D2)，在上述晶体管部的上述保护层形成第一接触孔和第二接触孔，在上述辅助电容上的上述保护层形成第三接触孔，并且去除上述端子部的上述下层配线的至少一部分上的上述保护层；和
工序(E2)，在上述第一接触孔、第二接触孔、第三接触孔上和上述端子部中形成透明电极，
上述源极电极和上述漏极电极经上述透明电极与上述氧化物半导体层电连接，在上述Cs部中，上述透明电极与上述辅助电容的对置电极电连接，在上述端子部中，上述下层配线与上述上层配线经上述透明电极电连接。
在某实施方式中，形成上述保护层的工序(B2)包括：通过旋涂玻璃法在上述氧化物半导体层和上述栅极绝缘层上涂敷旋涂玻璃材料的工序；和对已涂敷的上述旋涂玻璃材料进行烧制的烧制工序。
在某实施方式中，在上述烧制工序中，上述旋涂玻璃材料进行脱水聚合反应而得到氧化硅膜的上述保护层。
在某实施方式中，上述旋涂玻璃材料包含硅烷醇(silanol)、烷氧基硅烷(alkoxy silane)或有机硅氧烷(siloxane)树脂。
上述烧制工序中的烧制温度为200～450℃。
在某实施方式中，在上述工序(C2)与上述工序(D2)之间包括：以覆盖上述源极电极、上述漏极电极和上述上层配线的方式形成层间绝缘层的工序；在上述层间绝缘层上形成第二保护层的工序；和在上述第二保护层形成多个接触孔的工序，在上述工序(D2)中，去除上述多个接触孔下的上述层间绝缘层和上述保护层，形成上述第一接触孔、第二接触孔和第三接触孔。
在某实施方式中，在上述工序(E2)中，上述透明电极形成为与上述薄膜晶体管的上述源极电极和上述漏极电极、上述辅助电容的上述对置电极以及上述端子部的上述下层配线和上述上层配线直接接触。
在某实施方式中，在上述工序(D2)和上述工序(E2)之后实施上述工序(C2)，在上述透明电极上形成上述源极电极、上述漏极电极和上述端子部的上述上层配线。
本发明的半导体装置为具有薄膜晶体管的半导体装置，包括：上述薄膜晶体管的栅极电极；形成在上述栅极电极上的栅极绝缘层；配置在上述栅极绝缘层上的上述薄膜晶体管的氧化物半导体层；通过旋涂玻璃法形成在上述氧化物半导体层上的保护层；和配置在上述保护层上的上述薄膜晶体管的源极电极和漏极电极，在上述保护层形成有第一接触孔和第二接触孔，上述源极电极经上述第一接触孔与上述氧化物半导体层电连接，上述漏极电极经上述第二接触孔与上述氧化物半导体层电连接。
在某实施方式中，上述保护层是通过旋涂玻璃法将旋涂玻璃材料涂敷在上述氧化物半导体层和上述栅极绝缘层上、并且对已涂敷的上述旋涂玻璃材料进行烧制而得到的层。
在某实施方式中，上述保护层是上述旋涂玻璃材料进行脱水聚合反应而得到的氧化硅膜。
在某实施方式中，上述保护层是在200～450℃的烧制温度下烧制而得的层。
本发明的显示装置为包含上述半导体装置的显示装置。
在某实施方式中，上述显示装置包括晶体管部、Cs部和端子部，上述晶体管部包括上述薄膜晶体管，上述Cs部包括像素电极和辅助电容，上述端子部包括与上层配线和下层配线连接的连接部，在上述辅助电容上的上述保护层形成有第三接触孔，在上述第一接触孔、第二接触孔、第三接触孔上和上述端子部中形成有透明电极，上述源极电极和上述漏极电极经上述透明电极与上述氧化物半导体层电连接，在上述Cs部中，上述透明电极与上述辅助电容的对置电极电连接，在上述端子部中，上述下层配线与上述上层配线经上述透明电极电连接。
发明效果
根据本发明，通过旋涂玻璃法在氧化物半导体层上形成有保护层，因此，能够防止、减轻在源极电极和漏极电极等的上层的成膜时的溅射处理、蚀刻处理、退火处理等中氧化物半导体层所受到的破坏。由此，防止具有氧化物半导体TFT的半导体装置和显示装置的特性劣化，从而能够提供高质量且高可靠性的半导体装置和显示装置。
另外，根据本发明，以与氧化物半导体层接触的方式形成有由旋涂玻璃材料构成的保护层，因此在制造时H2O或-OH基从旋涂玻璃材料扩散至氧化物半导体层，因此，氧化物半导体的缺陷得以修复。由此，防止具有氧化物半导体TFT的半导体装置和显示装置的特性劣化，从而能够提供高质量且高可靠性的半导体装置和显示装置。
另外，根据本发明，能够采用在氧化物半导体层上形成旋涂玻璃材料层，源极电极和漏极电极经接触孔与氧化物半导体层连接的结构，因此，能够防止形成源极电极和漏极电极时沟道层通过蚀刻处理受到的破坏、或形成氧化物半导体层之后可能发生的CVD处理所致的等离子体破坏。
另外，根据本发明，在形成高质量的氧化物半导体TFT时，同时形成显示装置的辅助电容或端子部。因此，能够以良好的制造效率提供高质量且高可靠性的显示装置。
附图说明
图1是表示本发明的第一实施方式的半导体装置100的结构的截面图。
图2是示意性地表示本发明的实施方式1的液晶显示装置1000的结构的立体图。
图3是示意性地表示液晶显示装置1000的TFT基板(半导体装置100)的结构的平面图。
图4是示意性地表示TFT基板100的显示区域DA的结构的平面图。
图5(a)～(g)是示意性地表示实施方式1的半导体装置100的制造工序的截面图。
图6(a)～(c)是示意性地表示液晶显示装置1000的对置基板200的制造工序的截面图。
图7是表示本发明的实施方式2的半导体装置100b的结构的截面图。
图8(a)～(g)是示意性地表示半导体装置100b的制造工序的截面图。
图9是表示本发明的实施方式3的半导体装置100c的结构的截面图。
图10(a)～(g)是示意性地表示半导体装置100c的制造工序的截面图。
图11是表示本发明的实施方式4的半导体装置100d的结构的截面图。
图12(a)～(g)是示意性地表示半导体装置100d的制造工序的截面图。
图13是表示本发明的实施方式5的半导体装置100e的结构的截面图。
图14(a)～(f)是示意性地表示半导体装置100e的制造工序的截面图。
图15是表示本发明的实施方式6的半导体装置100f的结构的截面图。
图16(a)～(e)是示意性地表示半导体装置100f的制造工序的截面图。
图17是表示本发明的实施方式7的半导体装置100g的结构的截面图。
图18(a)～(g)是示意性地表示半导体装置100g的制造工序的截面图。
图19是表示本发明的实施方式8的半导体装置100h的结构的截面图。
图20(a)～(h)是示意性地表示半导体装置100h的制造工序的截面图。
图21是表示本发明的实施方式9的半导体装置100i的结构的截面图。
图22(a)～(f)是示意性地表示半导体装置100i的制造工序的截面图。
图23是表示本发明的实施方式10的半导体装置100j的结构的截面图。
图24(a)～(g)是示意性地表示半导体装置100j的制造工序的截面图。
图25是表示本发明的实施方式11的半导体装置100k的结构的截面图。
图26(a)～(g)是示意性地表示半导体装置100k的一部分制造工序的截面图。
图27(h)～(m)是示意性地表示半导体装置100k的一部分制造工序的截面图。
图28是示意性地表示本发明的有机EL显示装置1002的结构的截面图。
图29(a)是表示现有的TFT基板的概略的示意平面图，(b)是表示(a)的TFT基板中的一个像素的放大平面图。
图30是图29所示的现有的TFT基板中的TFT和端子部的截面图。
具体实施方式
下面，参照附图，说明本发明的实施方式的半导体装置、显示装置以及半导体装置和显示装置的制造方法。其中，本发明的范围并不限于以下的实施方式。本发明的半导体装置为形成有氧化物半导体TFT的TFT基板，广泛包括各种显示装置、电子设备等的TFT基板。然而在本实施方式的说明中，以具有氧化物半导体TFT作为开关元件的显示装置的TFT基板，说明半导体装置。
(实施方式1)
图1是示意性地表示本发明的实施方式1的半导体装置100(有时称作“TFT基板100”)的结构的截面图。
半导体装置100具有薄膜晶体管10，薄膜晶体管10包括：形成在玻璃基板等基板101上的栅极电极102、形成在栅极电极102上的栅极绝缘膜103(有时简称为“绝缘层103”)、形成在栅极绝缘层103上的氧化物半导体层104、在栅极绝缘层103上以覆盖氧化物半导体层104的方式设置的保护层(SOG层)107、形成在保护层107上的源极电极105和漏极电极106、形成在源极电极105和漏极电极106上的层间绝缘层108(有时简称为“绝缘层108”)以及形成在层间绝缘层108上的透明电极109。
在保护层107形成有接触孔(第一接触孔)131和接触孔(第二接触孔)132。源极电极105在接触孔131的底部与氧化物半导体层104接触，漏极电极106在接触孔132的底部与氧化物半导体层104接触。即，源极电极105和漏极电极106分别经接触孔131和132与氧化物半导体层104电连接。
透明电极109能够作为像素电极发挥作用，因此，有时将透明电极109称作像素电极109。在透明电极109下方的层间绝缘层108形成有接触孔(第三接触孔)133。透明电极109在接触孔133的底部与漏极电极106接触。
保护层107是通过旋转涂敷法涂敷例如含有硅烷醇(Si(OH)4)的旋涂玻璃(SOG)材料、并且通过对已涂敷的旋涂玻璃材料进行烧制(SOG法)来进行脱水聚合反应而得到的氧化硅膜。旋涂玻璃材料能够使用除了硅烷醇之外还含有烷氧基硅烷、有机硅氧烷树脂等的材料。
源极电极105具有在包含例如钛(Ti)的下层源极电极105b上形成包含例如铜(Cu)的上层源极电极105a的两层结构。漏极电极106也具有在包含例如钛的下层漏极电极106b上形成包含例如铜的上层漏极电极106a的两层结构。透明电极109经接触孔133与上层漏极电极106a连接。
栅极电极102也可以具有在包含例如钛的下层栅极电极上形成有包含例如铜的上层栅极电极的两层结构。栅极电极102也可以是Ti/Al(铝)/Ti等的三层结构。
图2是示意性地表示本发明的实施方式的液晶显示装置1000的结构的立体图。在本实施方式中，液晶显示装置1000具有上述半导体装置100作为TFT基板。液晶显示装置1000也可以具有后述的实施方式2～12的半导体装置来代替半导体装置100作为TFT基板。
如图2所示，液晶显示装置1000包括：夹着液晶层相对的半导体装置(TFT基板)100和对置电极200；配置在TFT基板100和对置电极200各自的外侧的偏光板210和220；和向TFT基板100发射显示用的光的背光源单元230。在TFT基板100配置有驱动多个扫描线(栅极总线)的扫描线驱动电路240和驱动多个信号线(数据总线)的信号线驱动电路250。扫描线驱动电路240和信号线驱动电路250与配置在TFT基板100的内部或外部的控制电路260连接。根据控制电路260的控制，切换TFT的开-关的扫描信号从扫描线驱动电路240供给至多个扫描线，显示信号(对像素电极109施加的电压)从信号线驱动电路250供给至多个信号线。
对置电极200具有彩色滤光片和共用电极。彩色滤光片在显示三原色的情况下包括分别与像素对应配置的R(红色)滤光片、G(绿色)滤光片和B(蓝色)滤光片。共用电极形成为隔着液晶层覆盖多个像素电极109。根据共用电极与各像素电极109之间施加的电势差，两电极之间的液晶分子按每个像素取向，进行显示。
图3是示意性地表示TFT基板100的结构的平面图，图4是示意性地表示TFT基板100的显示区域DA的结构的平面图。
如图3所示，TFT基板100具有显示部DA和位于显示部的外侧的周边部FA。在周边部FA，以COG(Chip on Glass；玻璃基芯片)方式配置有扫描线驱动电路240、信号线驱动电路250、电压供给电路等的电学元件25。另外，在周边部FA的外端部附近，配置有用于安装FPC(Flexible Printed Circuits：挠性印制电路)等的外部元件的端子部30。
在显示部DA，如图4所示，多个像素50配置成矩阵状，以相互正交的方式配置有多个扫描线160和多个信号线152。多个扫描线160与多个信号线152的各个交点的附近，按每个像素50形成有作为主动元件(有源元件)的薄膜晶体管(TFT)10。在各像素50，配置有与TFT10的漏极电极106电连接的包含例如ITO(Indium Tin Oxide：铟锡氧化物)的像素电极109。另外，在相邻的两个扫描线160之间，辅助电容线(也称为Cs线)162与扫描线160平行地延伸。在各像素10内形成有辅助电容(Cs)，辅助电容线162的一部分构成辅助电容的辅助电容电极(下部电极)。另外，扫描线160的一部分构成栅极电极102。栅极电极102、扫描线160、辅助电容电极和辅助电容电极在同一工序中由同一材料形成。
虽未图示，但是，在显示区域DA与周边区域FA的边界形成有多个连接配线。各信号线152经与其对应形成的连接部与连接配线电连接。通过连接部，作为上层配线的信号线152与作为下层配线的连接配线连接。另外，TFT10的漏极电极106与作为辅助电容的上部电极的辅助电容对置电极连接，辅助电容对置电极经形成在层间绝缘层108的接触孔与像素电极109连接。
另外，在周边区域FA侧配置有其它连接部。在周边区域FA的连接部中，连接配线与周边区域FA的上层配线连接，上层配线与电学元件25连接。另外，作为下层配线的扫描线160在通过连接部与周边区域FA的上层配线连接之后，与电学元件25连接。电学元件25与端子部30通过多个配线连接。
接着，参照图5说明TFT基板100的制造方法。
图5(a)～(g)是示意性地表示TFT基板100的制造工序的截面图。
工序(A1)：
首先，通过溅射法等依次使Ti层和Cu层层叠在基板101上。Ti层的厚度为30～150nm，Cu层的厚度为200～500nm。接着，利用公知的光刻法和湿式蚀刻法对所层叠的两层进行图案化(第一掩模工序)，得到图5(a)所示的栅极电极102。此时，也同时形成未图示的扫描线160和辅助电容电极。之后，进行残留的抗蚀剂的剥离和基板的洗净。
工序(B1)：
接着，在基板101上以覆盖栅极电极102的方式形成栅极绝缘层103。栅极绝缘层103具有通过CVD法层叠为厚度100～500nm的氮化硅(SiNx)膜和通过CVD法在其上层叠为厚度10～200nm的氧化硅(SiO2)膜的两层结构。栅极绝缘层103也可以是氮化硅或氧化硅的单层膜。
工序(C1)：
接着，在栅极绝缘层103上层叠氧化物半导体。氧化物半导体是利用溅射法例如使In-Ga-Zn-O类半导体(IGZO)层叠10～100nm的厚度而形成的。之后，利用光刻法、湿式蚀刻法，对所层叠的氧化物半导体进行图案化(第二掩模工序)，如图5(b)所示，得到构成薄膜晶体管10的沟道层的氧化物半导体层104。之后，进行残留的抗蚀剂的剥离和基板的洗净。氧化物半导体也可以使用其它种类的氧化物半导体膜来代替IGZO。
工序(D1)：
接着，如图5(c)所示，在栅极绝缘层103上以覆盖氧化物半导体层104的方式通过旋转涂敷法涂敷SOG材料，并且对所涂敷的SOG材料进行烧制。也可以采用利用狭缝涂敷机(slit coater)进行涂敷的方法，来代替旋转涂敷法。烧制温度优选为200～450度。在本实施方式中，在350度进行烧制。由此，发生SOG材料的脱水聚合反应，形成厚度100～3000nm的氧化硅的保护层107(通过SOG法形成保护层107)。SOG材料可以使用作为基础材料含有例如硅烷醇、烷氧基硅烷或有机硅氧烷树脂的材料。
此时，通过SOG材料的烧制而产生的H2O或-OH基从氧化物半导体层的上表面和侧面扩散至氧化物半导体内，因此，氧化物半导体的缺陷被均匀地修复。另外，SOG材料通过旋转涂敷法涂敷，因此，能够防止由于使用溅射法、光刻法、蚀刻法等可能产生的对氧化物半导体层的破坏。
另外，通过保护层107，能够防止、减轻氧化物半导体层因用于形成之后的层的溅射处理、光刻处理、蚀刻处理、加热处理等而受到的破坏。进一步，能够在烧制SOG材料时，对氧化物半导体层进行退火，因此，无需增加另外的退火工序，从而能够提高制造效率。
工序(E1)：
接着，如图5(d)所示，利用光刻法和干式蚀刻法，在保护层107形成接触孔131和132(第三掩模工序)。
工序(F1)：
接着，通过溅射法，在保护层107上以填埋接触孔131和132的方式使Ti和Cu依次层叠。Ti层的厚度为20～150nm，Cu层的厚度为100～600nm。接着，通过光刻法和湿式蚀刻法，对Cu/Ti的两层进行图案化，如图5(e)所示，得到源极电极105和漏极电极106(第四掩模工序)。之后，去除残留的抗蚀剂，并且将基板洗净。
源极电极105包括Ti的下层源极电极105b和Cu的上层源极电极105a，漏极电极106包括Ti的下层源极电极106b和Cu的上层源极电极106a。在此，上层源极电极105a形成为宽度比下层源极电极105b狭窄，上层漏极电极106a形成为宽度比下层漏极电极106b狭窄。源极电极105和漏极电极106分别在接触孔131和132的底部与氧化物半导体层电连接。在此工序中，也同时形成信号线152。
工序(G1)：
接着，如图5(f)所示，以覆盖源极电极105和漏极电极106的方式，通过例如利用旋转涂敷机、狭缝涂敷机的SOG法，在保护层107上形成由感光性材料构成的层间绝缘层108。之后，利用光刻法和干式蚀刻法，对层间绝缘层108进行图案化(第五掩模工序)、在层间绝缘层108中形成接触孔(第三接触孔)133。
工序(H1)：
接着，通过例如溅射法，使透明导电材料沉积在层间绝缘层108上。此时，透明导电材料是以在接触孔133内与漏极电极106接触的方式沉积的。作为透明导电材料，例如使用ITO(厚度：50～200nm)。接着，通过公知的光刻法，进行透明电极层的图案化(第六掩模工序)。由此，如图5(g)所示，形成透明电极(像素50内的像素电极)109。
接着，参照图6，说明液晶显示装置1000的对置基板的制造方法。
图6(a)～(c)是示意性地表示图2所示的液晶显示装置1000的对置基板200的制造工序的截面图。
首先，如图6(a)所示，通过光刻法，在玻璃基板等基板201上形成黑矩阵(BM)202和彩色滤光片203。黑矩阵202以覆盖像素50的边界的方式形成为格子状，在黑矩阵202所包围的区域，以覆盖各像素的方式，形成有红色、绿色或蓝色的彩色滤光片203。
接着，如图6(b)所示，在黑矩阵202和彩色滤光片203上，形成对置电极204。对置电极是在通过溅射法使ITO沉积至50～200nm的厚度之后，通过光刻法和湿式蚀刻法对其进行图案化而得到的。
接着，在对置电极204上涂敷感光材料，并通过光刻法对其进行图案化，从而在黑矩阵202的上部形成如图6(c)所示的形状的感光间隔物205。
之后，如上所述形成的TFT基板100与对置基板200夹着液晶层贴合，从而完成液晶显示装置1000。在贴合之前，在TFT基板100和对置基板200各自的电极侧(液晶层侧)的表面上形成取向膜。取向膜是通过印刷法形成聚酰亚胺的膜而得到的。另外，在贴合之前，在一个基板的周边区域，通过印刷法形成密封件，向被密封件包围的区域滴下液晶。其中，通常，与多个液晶显示装置1000对应的多个TFT基板100和多个对置基板200分别作为大板(大型)TFT基板和大板对置基板形成，将它们贴合之后，通过切割，将其分离，得到多个液晶显示装置100。
根据本实施方式，通过旋涂玻璃法在氧化物半导体层104上形成保护层107，因此，能够防止、减轻氧化物半导体层由于形成上层的膜时的溅射处理、蚀刻处理、退火处理等而受到的破坏。另外，根据本实施方式，形成保护层107时，H2O或-OH基从SOG材料扩散至氧化物半导体层，因此，氧化物半导体的缺陷得以修复。另外，根据本实施方式，能够通过保护层107的烧制对氧化物半导体进行退火，因此，制造工序得以简化。
接着，说明本发明的其它实施方式(实施方式2～13)。通过这些实施方式，也能够得到基本上与本实施方式中得到的效果同样的效果。
(实施方式2)
接着，参照图7和图8，说明本发明的实施方式2的半导体装置100b。
图7是示意性地表示半导体装置100b的结构的截面图。除下面说明之外的半导体装置100b的基本结构与实施方式1的半导体装置100相同。对具有相同功能的结构部件标注相同的参照标号，省略其详细说明。
半导体装置100b具有形成在基板101上的栅极电极102、栅极绝缘层103、氧化物半导体层104、保护层107、源极电极105、漏极电极106、保护层(第二保护层)110、层间绝缘层108和透明电极109。与如图1所示的半导体装置100不同的是，在氧化物半导体层104上，以覆盖源极电极105和漏极电极106的方式设置有保护层110，在保护层110上形成有层间绝缘层108。接触孔133形成为贯通层间绝缘层108和保护层110到达漏极电极106。
接着，参照图8，说明半导体装置100b的制造方法。
图8(a)～(g)是表示半导体装置100b的制造工序的示意截面图。
首先，如图8(a)～(e)所示，实施与参照图5说明的工序(A1)～(F1)同样的工序，在基板101上形成栅极电极102、栅极绝缘层103、氧化物半导体层104、保护层107、源极电极105和漏极电极106。
接着，以覆盖源极电极105和漏极电极106的方式，通过CVD法使氧化物层层叠在保护层107上，从而形成保护层(第二保护层)110。保护层110的厚度为50～300nm。保护层110的材料使用二氧化硅(SiO2)。也能够使用氮化硅(SiNx)代替二氧化硅，另外，保护层110也能够应用二氧化硅层与氮化硅层的层叠结构。
接着，在保护层110上形成层间绝缘层108。之后，利用光刻法和干式蚀刻法，对层间绝缘层108和保护层110进行图案化(第五掩模工序)，如图8(f)所示，在层间绝缘层108和保护层110中形成接触孔133。
之后，通过与上述工序(H1)同样的方法，如图8(g)所示，形成透明电极109。透明电极109经接触孔133与漏极电极106电连接。
(实施方式3)
接着，参照图9和图10，说明本发明的实施方式3的半导体装置100c。
图9是示意性地表示半导体装置100c的结构的截面图。除下面说明之外的半导体装置100c的基本结构与实施方式1的半导体装置100相同。对具有相同功能的结构部件标注相同的参照标号，省略其详细说明。
半导体装置100c具有形成在基板101上的栅极电极102、栅极绝缘层103、氧化物半导体层104、保护层107、源极电极105、漏极电极106、透明电极(第二透明电极)111、层间绝缘层108和透明电极109。与图1所示的半导体装置100不同的是，源极电极105和漏极电极106没有覆盖接触孔131和132，分别形成在稍微离开接触孔131和132的位置。
在接触孔131和132上和其周围的保护层107上，形成相互分离的两个透明电极111。其中一个透明电极111填埋接触孔131，并且延伸至源极电极105的一部分上。由此，源极电极105与氧化物半导体层104经透明电极111电连接。另一个透明电极111填埋接触孔132，并且延伸至漏极电极106的一部分上。由此，漏极电极106与氧化物半导体层104经透明电极111电连接。
接着，参照图10，说明半导体装置100c的制造方法。
图10(a)～(g)是表示半导体装置100c的制造工序的示意截面图。
首先，如图10(a)～(d)所示，实施与参照图5说明的工序(A1)～(E1)同样的工序，在基板101上形成栅极电极102、栅极绝缘层103、氧化物半导体层104、保护层107以及接触孔131和132。
接着，与工序(F1)同样地，通过溅射法，使Ti和Cu依次层叠在保护层107上，并且通过光刻法和湿式蚀刻法，对它们进行图案化，从而得到源极电极105和漏极电极106(第四掩模工序)。但是，如图10(e)所示，源极电极105和漏极电极106不是形成在覆盖接触孔131和132的位置，而是形成在离开两个接触孔的位置。
接着，通过溅射法使ITO沉积至厚度50～200nm。之后，利用光刻法和湿式蚀刻法，对ITO进行蚀刻，使其只残留在接触孔131和132附近(第五掩模工序)，从而得到相互分离的两个透明电极111。
之后，实施与工序(G1)同样的工序，如图10(f)所示，形成具有接触孔133的层间绝缘层108(第六掩模工序)。
接着，实施与工序(H1)同样的工序(第七掩模工序)，如图10(g)所示，形成透明电极109。
(实施方式4)
接着，参照图11和图12，说明本发明的实施方式4的半导体装置100d。
图11是示意性地表示半导体装置100d的结构的截面图。除下面说明之外的半导体装置100d的基本结构与实施方式3的半导体装置100c相同。对具有相同功能的结构部件标注相同的参照标号，省略其详细说明。
半导体装置100d具有形成在基板101上的栅极电极102、栅极绝缘层103、氧化物半导体层104、保护层107、源极电极105、漏极电极106、透明电极111、保护层(第二保护层)110、层间绝缘层108和透明电极109。与实施方式3的半导体装置100c不同的是，在氧化物半导体层104上，以覆盖源极电极105、漏极电极106和透明电极111的方式设置有保护层110，在保护层110上形成有层间绝缘层108。接触孔133形成为贯通层间绝缘层108和保护层110到达漏极电极106。
接着，参照图12，说明半导体装置100d的制造方法。
图12(a)～(g)是表示半导体装置100d的制造工序的示意截面图。
首先，如图12(a)～(e)所示，实施与图10(a)～(e)同样的工序，在基板101上形成栅极电极102、栅极绝缘层103、氧化物半导体层104、保护层107、源极电极105、漏极电极106和透明电极111。
接着，以覆盖源极电极105、漏极电极106和透明电极111的方式，通过CVD法使氧化物层层叠在保护层107上，形成保护层(第二保护层)110。
接着，在保护层110上形成层间绝缘层108。之后，利用光刻法和干式蚀刻法，对层间绝缘层108和保护层110进行图案化(第六掩模工序)，如图12(f)所示，在层间绝缘层108和保护层110中，形成接触孔133。
之后，通过与上述工序(H1)同样的方法，如图12(g)所示，形成透明电极109。透明电极109经接触孔133与漏极电极106电连接。
(实施方式5)
接着，参照图13和图14，说明本发明的实施方式5的半导体装置100e。
图13是示意性地表示半导体装置100e的结构的截面图。除下面说明之外的半导体装置100e的基本结构与实施方式1的半导体装置100相同。对具有相同功能的结构部件标注相同的参照标号，省略其详细说明。
半导体装置100e具有形成在基板101上的栅极电极102、栅极绝缘层103、氧化物半导体层104、保护层107、源极电极105、漏极电极106、透明电极109。与图1所示的半导体装置100不同的是，未形成层间绝缘层108，而以与漏极电极106和保护层107直接接触的方式形成有透明电极109。
接着，参照图14，说明半导体装置100e的制造方法。
图14(a)～(f)是表示半导体装置100e的制造工序的示意截面图。
如图14(a)～(e)所示，实施与参照图5说明的工序(A1)～(F1)同样的工序，在基板101上形成栅极电极102、栅极绝缘层103、氧化物半导体层104、保护层107、接触孔131和132、源极电极105以及漏极电极106。
接着，不形成层间绝缘层108，而实施与工序(H1)同样的工序(第五掩模工序)，如图14(f)所示，在保护层107上形成直接与漏极电极106接触的透明电极109。
(实施方式6)
接着，参照图15和图16，说明本发明的实施方式6的半导体装置100f。
图15是示意性地表示半导体装置100f的结构的截面图。除下面说明之外的半导体装置100f的基本结构与实施方式3的半导体装置100c相同。对具有相同功能的结构部件标注相同的参照标号，省略其详细说明。
半导体装置100f具有形成在基板101上的栅极电极102、栅极绝缘层103、氧化物半导体层104、保护层107、源极电极105、漏极电极106、透明电极109。与实施方式3的半导体装置100c不同的是，未形成层间绝缘层108，而以与漏极电极106及保护层107直接接触的方式形成有透明电极109。另外，透明电极111与透明电极109在同一工序中由同一材料形成。
接着，参照图16，说明半导体装置100f的制造方法。
图16(a)～(e)是表示半导体装置100f的制造工序的示意截面图。
如图16(a)～(d)所示，实施与图10(a)～(d)相同的工序，在基板101上形成栅极电极102、栅极绝缘层103、氧化物半导体层104、保护层107以及接触孔131和132。
接着，不形成层间绝缘层108，而实施与图10(e)同样的工序(第五掩模工序和第六掩模工序)，如图16(e)所示，形成源极电极105、漏极电极106和透明电极111。在此工序中，以直接与漏极电极106接触的方式，与透明电极111同时形成透明电极109。
(实施方式7)
接着，参照图17和18说明本发明的实施方式7的半导体装置100g。
半导体装置100g是作为液晶显示装置1000的TFT基板的半导体装置。半导体装置100g具有：包括TFT10的TFT部60；包括像素电极109和辅助电容的Cs部70；和端子部30。
图17是示意性地表示半导体装置100g的TFT部60、Cs部70和端子部30的结构的截面图。除下面说明之外的半导体装置100g的基本结构与实施方式1的半导体装置100相同。对具有相同功能的结构部件标注相同的参照标号，省略其详细说明。
半导体装置100g的TFT部60具有形成在基板101上的栅极电极102、栅极绝缘层103、氧化物半导体层104、保护层107、源极电极105、漏极电极106、保护层110、层间绝缘层108和透明电极109。
在保护层107形成有接触孔131和132。在接触孔131和源极电极105的一部分上的层间绝缘层108和保护层110形成有接触孔135。接触孔132和漏极电极106的一部分上的层间绝缘层108和保护层110形成有另一个接触孔136。透明电极109形成为覆盖层间绝缘层108的上部、接触孔135和136的侧面、源极电极105的一部分以及漏极电极106的一部分，并且填埋接触孔131和132。通过透明电极109的一部分，源极电极105与TFT部60的氧化物半导体层104经接触孔131电连接，并且通过透明电极109的另一部分，漏极电极106与氧化物半导体层104经接触孔132电连接。
半导体装置100g的Cs部70具有形成在基板101上的辅助电容电极(Cs电极)102b、栅极绝缘层103、氧化物半导体层104b、保护层107、保护层110、层间绝缘层108和透明电极(像素电极)109。栅极绝缘层103以覆盖辅助电容电极102b的方式形成在基板101上。氧化物半导体层104b隔着栅极绝缘层103形成在辅助电容电极102b的上部。氧化物半导体层104b作为辅助电容对置电极发挥作用，由辅助电容电极102b、辅助电容对置电极和夹在两电极间的栅极绝缘层103，形成辅助电容。
在保护层107形成有接触孔(第三接触孔)134。在接触孔134上的层间绝缘层108和保护层110形成有接触孔137。透明电极109形成为覆盖层间绝缘层108的上部、接触孔137的侧面和接触孔134的底部。在接触孔134的底部，透明电极109与氧化物半导体层104b连接。
半导体装置100g的端子部30具有形成在基板101上的下层配线102c、栅极绝缘层103、保护层107、上层配线117、保护层110、层间绝缘层108和透明电极109。栅极绝缘层103和保护层107仅形成在下层配线102c的一部分上。保护层110和层间绝缘层108仅形成在上层配线117的一部分上。未被栅极绝缘层103和保护层107覆盖的部分的下层配线102c、栅极绝缘层103和保护层107的侧面、未被保护层110和层间绝缘层108覆盖的部分的上层配线117、保护层110和层间绝缘层108的侧面以及层间绝缘层108的上表面，被透明电极109覆盖。通过透明电极109，上层配线117与下层配线102c电连接。
接着，参照图18，说明半导体装置100g的制造方法。
图18(a)～(g)是表示半导体装置100g的制造工序的示意截面图。
工序(A2)：
首先，通过溅射法等，使Ti层和Cu层依次层叠在基板101上。Ti层的厚度为30～150nm，Cu层的厚度为200～500nm。接着，利用公知的光刻法和湿式蚀刻法，对所层叠的两层进行图案化(第一掩模工序)，如图18(a)所示，得到栅极电极102、辅助电容电极102b和下层配线102c。此时，未图示的扫描线160和辅助电容线也同时形成。之后，进行残留的抗蚀剂的剥离和基板的洗净。
工序(B2-1)：
接着，在基板101上，以覆盖栅极电极102、辅助电容电极102b和下层配线102c的方式形成栅极绝缘层103。栅极绝缘层103具有通过CVD法层叠至厚度100～500nm的氮化硅(SiNx)膜与通过CVD法在其上层叠至厚度10～200nm的氧化硅(SiO2)膜的两层结构。栅极绝缘层103也可以是氮化硅或氧化硅的单层膜。
工序(B2-2)：
接着，在栅极绝缘层103上，使氧化物半导体层叠。氧化物半导体是利用溅射法例如使IGZO层叠至厚度10～100nm而形成的。之后，通过光刻法、湿式蚀刻法对已层叠的氧化物半导体进行图案化(第二掩模工序)，如图18(b)所示，得到作为TFT的沟道层的氧化物半导体层104和Cs部70的辅助电容电极102b。之后，进行残留的抗蚀剂的剥离和基板的洗净。氧化物半导体也可以使用其它种类的氧化物半导体膜来代替IGZO。
工序(B2-3)：
接着，如图18(c)所示，在栅极绝缘层103上，以覆盖氧化物半导体层104和辅助电容电极102b的方式，通过旋转涂敷法涂敷SOG材料，并对所涂敷的SOG材料进行烧制。烧制温度为200～450度。在本实施方式中，在350度进行烧制。由此，发生SOG材料的脱水聚合反应，形成厚度100～3000nm的氧化硅的保护层107(通过SOG法形成保护层107)。
工序(C2)：
接着，通过溅射法，使Ti和Cu依次层叠在保护层107上。Ti层的厚度为20～150nm，Cu层的厚度为100～600nm。接着，通过光刻法和湿式蚀刻法，对Cu/Ti的两层进行图案化，如图18(d)所示，得到源极电极105、漏极电极106和端子部30的上层配线117(第三掩模工序)。之后，进行残留的抗蚀剂的去除和基板洗净。
在各个源极电极105、漏极电极106和上层配线中，作为上层的Cu层形成为宽度比作为下层的Ti层狭窄。在此工序中，也同时形成图4所示的信号线152。
工序(D2-1)：
接着，以覆盖源极电极105、漏极电极106和上层配线117的方式，通过CVD法使氧化物层层叠在保护层107上，形成保护层(第二保护层)110。保护层110的厚度为50～300nm。
接着，在保护层110上，形成由感光材料构成的层间绝缘层108。之后，利用光刻法和干式蚀刻法对层间绝缘层108进行图案化(第四掩模工序)，如图18(e)所示，在层间绝缘层108中形成接触孔135～137。此时，端子部30中的下层配线102c上和上层配线117的一部分上的层间绝缘层108也被去除。
工序(D2-2)：
接着，如图18(f)所示，将层间绝缘层108作为掩模，实施干式蚀刻法，在接触孔135～137的底部的保护层110和107形成接触孔131、132和134。在接触孔131和132的底部，氧化物半导体层104露出，在接触孔134的底部，氧化物半导体层104b露出。此时，端子部30中的下层配线102c上的栅极绝缘层103、保护层107和保护层110，以及上层配线117的一部分上的保护层110也被去除。
工序(E2)：
接着，在层间绝缘层108上，例如通过溅射法，使透明导电材料沉积至厚度50～200nm。透明导电材料例如使用ITO。此时，透明导电材料也沉积在接触孔135～137的侧面、接触孔131、132和134的侧面和底面以及端子部30的露出面。接着，通过公知的光刻法，进行透明电极层的图案化(第五掩模工序)。由此，如图18(g)所示，形成透明电极109。
通过接触孔131和135内的透明电极109，源极电极105与氧化物半导体层104电连接。通过接触孔132和136内的透明电极109，漏极电极106与氧化物半导体层104电连接。在接触孔134的底部，Cs部70的透明电极109与氧化物半导体层104b电连接。在端子部30，通过透明电极109，上层配线117与下层配线102c电连接。
根据本实施方式，能够实现在实施方式1中说明的保护层107所带来的效果，并且能够通过五个掩模工序形成包括TFT部60、Cs部70和端子部30的显示装置的TFT基板，因此，能够实现显示装置的制造效率的提高和成本的减少。其中，当在TFT基板设置有连接上层配线117与下层配线102c的连接部时，该连接部的结构和制造方法也可以与端子部30同样。具有这样的连接部的TFT基板或半导体装置也包括在本实施方式和后述的实施方式中。
(实施方式8)
接着，参照图19和图20，说明本发明的实施方式8的半导体装置100h。
图19是示意性地表示半导体装置100h的结构的截面图。除下面说明之外的半导体装置100h的基本结构与实施方式7的半导体装置100g相同。对具有相同功能的结构部件标注相同的参照标号，省略其详细说明。
半导体装置100h的TFT部60具有形成在基板101上的栅极电极102、栅极绝缘层103、氧化物半导体层104、保护层107、源极电极105、漏极电极106、保护层110、层间绝缘层108和透明电极109。与实施方式7不同的是，栅极绝缘层103几乎仅形成在栅极电极102与氧化物半导体层104之间。
Cs部70具有形成在基板101上的辅助电容电极102b、栅极绝缘层103、氧化物半导体层104b、保护层107、保护层110、层间绝缘层108和透明电极109。栅极绝缘层103几乎仅形成在辅助电容电极102b与氧化物半导体层104b之间。
端子部30具有形成在基板101上的下层配线102c、栅极绝缘层103、保护层107、上层配线117、保护层110、层间绝缘层108和透明电极109。栅极绝缘层103几乎仅形成在下层配线102c的一部分上。
接着，参照图20，说明半导体装置100h的制造方法。
图20(a)～(h)是表示半导体装置100h的制造工序的示意截面图。
首先，通过溅射法等，使TI层和Cu层依次层叠在基板101上，得到两层结构的金属层122。Ti层的厚度为30～150nm，Cu层的厚度为200～500nm。进一步，通过与实施方式7同样的方法，使栅极绝缘层103和氧化物半导体层104层叠在金属层122上。接着，在氧化物半导体层104上，涂敷例如感光性的抗蚀剂，并且有选择地去除所涂敷的抗蚀剂，如图20(a)所示，在TFT部60和Cs部70形成抗蚀剂112，在端子部30形成抗蚀剂113。抗蚀剂113通过中间色调(half tone)曝光或灰色调(gray tone)曝光形成得比抗蚀剂112薄。
接着，以抗蚀剂112和113为掩模，对栅极绝缘层103和氧化物半导体层104实施湿式蚀刻，得到图20(b)所示的层叠结构。在此，在TFT部60和Cs部70，在金属层122上，以岛状残留有栅极绝缘层103、氧化物半导体层104和抗蚀剂112，在端子部30，以岛状残留有栅极绝缘层103和氧化物半导体层104。
接着，进一步实施干式蚀刻，对金属层122进行图案化，之后去除抗蚀剂112。结果，如图20(c)所示，在TFT部60形成栅极电极102、栅极绝缘层103和氧化物半导体层104的岛状结构，在Cs部70形成辅助电容电极102b、栅极绝缘层103和氧化物半导体层104b的岛状结构，在端子部30形成下层配线102c和栅极绝缘层103的岛状结构。
接着，如图20(d)～(h)所示，实施与实施方式7中如图18(c)～(h)所示的方法同样的方法，完成半导体装置100h。在此，也与实施方式7同样，通过接触孔131和135内的透明电极109，源极电极105与氧化物半导体层104电连接，通过接触孔132和136内的透明电极109，漏极电极106与氧化物半导体层104电连接。另外，在接触孔134的底部，Cs部70的透明电极109与氧化物半导体层104b电连接，在端子部30，通过透明电极109，上层配线117与下层配线102c电连接。
根据本实施方式，能够实现在实施方式1中说明的保护层107所带来的效果，并且能够通过四个掩模工序形成包括TFT部60、Cs部70和端子部30的显示装置的TFT基板，因此，能够实现显示装置的制造效率的提高和成本的减少。
(实施方式9)
接着，参照图21和图22，说明本发明的实施方式9的半导体装置100i。
图21是示意性地表示半导体装置100i的结构的截面图。除了未形成保护层110和层间绝缘层108之外，半导体装置100i的基本结构与实施方式7的半导体装置100g相同。对具有相同功能的结构部件标注相同的参照标号，省略其详细说明。
半导体装置100i的TFT部60具有形成在基板101上的栅极电极102、栅极绝缘层103、氧化物半导体层104、保护层107、源极电极105、漏极电极106和透明电极109。Cs部70具有形成在基板101上的辅助电容电极102b、栅极绝缘层103、氧化物半导体层104b、保护层107和透明电极109。端子部30具有形成在基板101上的下层配线102c、栅极绝缘层103、保护层107、上层配线117和透明电极109。
接着，参照图22，说明半导体装置100i的制造方法。
图22(a)～(f)是表示半导体装置100i的制造工序的示意截面图。
首先，如图22(a)～(d)所示，通过与图18(a)～(d)所示的方法相同的方法，在基板101上形成栅极电极102、辅助电容电极102b、下层配线102c、栅极绝缘层103、氧化物半导体层104和104b、保护层107、源极电极105、漏极电极106、上层配线117和透明电极109。
接着，如图22(e)所示，实施光刻法和蚀刻法，在保护层107形成接触孔131、132和134。在接触孔131和132的底部，氧化物半导体层104露出，在接触孔134的底部，氧化物半导体层104b露出。此时，端子部30中的下层配线102c的一部分上的栅极绝缘层103和保护层107被去除。
接着，在保护层107上，以覆盖源极电极105、漏极电极106和上层配线117的方式，通过例如溅射法，使ITO沉积至厚度50～200nm。此时，ITO也沉积在接触孔131、132和134的侧面和底面以及端子部30的露出面。接着，通过光刻法形成透明电极层的图案化。由此，如图22(f)所示，形成透明电极109。
通过接触孔131内的透明电极109，源极电极105与氧化物半导体层104电连接，通过接触孔132内的透明电极109，漏极电极106与氧化物半导体层104电连接。另外，在接触孔134的底部，Cs部70的透明电极109与氧化物半导体层104b电连接。在端子部30，通过透明电极109，上层配线117与下层配线102c电连接。
根据本实施方式，能够实现在实施方式1中说明的保护层107所带来的效果，并且能够通过五个掩模工序形成包括TFT部60、Cs部70和端子部30的显示装置的TFT基板，因此，能够实现显示装置的制造效率的提高和成本的减少。
(实施方式10)
接着，参照图23和图24，说明本发明的实施方式10的半导体装置100j。
图23是示意性地表示半导体装置100j的结构的截面图。除了未形成保护层110和层间绝缘层108之外，半导体装置100j的基本结构与实施方式8的半导体装置100h相同。对具有相同功能的结构部件标注相同的参照标号，省略其详细说明。
半导体装置100j的TFT部60具有形成在基板101上的栅极电极102、栅极绝缘层103、氧化物半导体层104、保护层107、源极电极105、漏极电极106和透明电极109。Cs部70具有形成在基板101上的辅助电容电极102b、栅极绝缘层103、氧化物半导体层104b、保护层107和透明电极109。端子部30具有形成在基板101上的下层配线102c、栅极绝缘层103、保护层107、上层配线117和透明电极109。
接着，参照图24，说明半导体装置100j的制造方法。
图24(a)～(g)是表示半导体装置100j的制造工序的示意截面图。
首先，如图24(a)～(e)所示，通过与图20(a)～(e)所示的方法相同的方法，在基板101上形成栅极电极102、辅助电容电极102b、下层配线102c、栅极绝缘层103、氧化物半导体层104和104b、保护层107、源极电极105、漏极电极106、上层配线117和透明电极109。
接着，如图24(f)所示，实施光刻法和蚀刻法，在保护层107形成接触孔131、132和134。在接触孔131和132的底部，氧化物半导体层104露出，在接触孔134的底部，氧化物半导体层104b露出。此时，端子部30中的下层配线102c的一部分上的栅极绝缘层103和保护层107被去除。
接着，在保护层107上，以覆盖源极电极105、漏极电极106和上层配线117的方式，通过例如溅射法，使ITO沉积至厚度50～200nm。此时，ITO也沉积在接触孔131、132和134的侧面和底面以及端子部30的露出面。接着，通过光刻法形成透明电极层的图案化。由此，如图24(g)所示，形成透明电极109。
通过接触孔131内的透明电极109，源极电极105与氧化物半导体层104电连接，通过接触孔132内的透明电极109，漏极电极106与氧化物半导体层104电连接。另外，在接触孔134的底部，Cs部70的透明电极109与氧化物半导体层104b电连接。在端子部30，通过透明电极109，上层配线117与下层配线102c电连接。
根据本实施方式，能够实现在实施方式1中说明的保护层107所带来的效果，并且能够通过四个掩模工序形成包括TFT部60、Cs部70和端子部30的显示装置的TFT基板，因此，能够实现显示装置的制造效率的提高和成本的减少。
(实施方式11)
接着，参照图25～27，说明本发明的实施方式11的半导体装置100k。
图25是示意性地表示半导体装置100k的结构的截面图。除下面说明之外的半导体装置100k的基本结构与实施方式8的半导体装置100h相同。对具有相同功能的结构部件标注相同的参照标号，省略其详细说明。
半导体装置100k的TFT部60具有形成在基板101上的栅极电极102、栅极绝缘层103、氧化物半导体层104、保护层107、保护层110、透明电极109、源极电极105、漏极电极106和抗蚀剂112。与实施方式8不同的是，源极电极105和漏极电极106形成在透明电极109上，被抗蚀剂112覆盖。透明电极109填埋形成在保护层107和110的接触孔131和132。
Cs部70具有形成在基板101上的辅助电容电极102b、栅极绝缘层103、氧化物半导体层104b、保护层107、保护层110和透明电极109。在透明电极109下未形成层间绝缘层108。
端子部30具有形成在基板101上的下层配线102c、栅极绝缘层103、保护层107、上层配线117、透明电极109和抗蚀剂112。透明电极109的一部分形成在保护层110上，另外一部分形成在保护层107上。上层配线117形成在透明电极109上，被抗蚀剂112覆盖。
接着，参照图26和图27，说明半导体装置100k的制造方法。
图26(a)～(g)和图27(h)～(m)是表示半导体装置100k的制造工序的示意截面图。
首先，如图26(a)～(c)所示，通过与图20(a)～(c)相同的方法，在TFT部60的基板101上，形成栅极电极102、栅极绝缘层103和氧化物半导体层104的层叠结构，在Cs部70的基板101上形成辅助电容电极102b、栅极绝缘层103和氧化物半导体层104b的层叠结构，在端子部30的基板101上，形成下层配线102c和栅极绝缘层103的层叠结构(第一掩模工序)。
接着，以覆盖上述三个层叠结构的方式，通过旋转涂敷法在基板101上涂敷SOG材料，并且对所涂敷的SOG材料进行烧制。烧制温度为200～450度。在本实施方式中，在350度，进行烧制。由此，发生SOG材料的脱水聚合反应，形成厚度100～300nm的氧化硅的保护层107(通过SOG法形成保护层107)。
接着，通过CVD法使氧化物层层叠在保护层107上，形成保护层110。保护层110的厚度为50～300nm。由此，得到图26(d)所示的层叠结构。
接着，有选择地去除涂敷在保护层110上的感光性的抗蚀剂，如图26(e)所示，形成具有接触孔135、136和137的抗蚀剂112。端子部30的上部的抗蚀剂被去除。
接着，将抗蚀剂112作为掩模，通过干式蚀刻法对保护层110和107进行图案化(第二掩模工序)，如图26(f)所示，形成接触孔131、132和134。此时，端子部30中的下层配线102c上和上层配线117的一部分上的保护层110和107也被去除。
之后，如图26(g)所示，去除残留的抗蚀剂112。在此，在接触孔131和132的底部，氧化物半导体层104露出，在接触孔134的底部，氧化物半导体层104b露出。在端子部30，下层配线102c露出。
接着，通过溅射法，如图27(h)所示，使例如ITO的透明电极109沉积50～200nm，进一步，使包含例如Cu的金属层124沉积100～600nm。在此，接触孔131、132和134被透明电极109或被透明电极109和金属层124填埋。
接着，如图27(i)所示，金属层124上，有选择地形成抗蚀剂112和113。抗蚀剂113通过中间色调曝光或灰色调曝光形成得比抗蚀剂112薄(第三掩模工序)。
接着，实施湿式蚀刻，如图27(j)所示，去除金属层124和透明电极109的一部分。
接着，通过灰化处理，部分地使抗蚀剂112后退，如图27(k)所示，将应去除的金属层124上的抗蚀剂112去除。
接着，通过湿式蚀刻，去除露出的金属层124。由此，如图27(1)所示，形成源极电极105、漏极电极106和上层配线117。在此，透明电极109则被保留，不被去除。
接着，使残留的抗蚀剂112，在不剥离的状态下，暴露在溶剂气氛中，进行加热，回流(reflow)。由此，如图27(m)所示，源极电极105、漏极电极106和上层配线117被抗蚀剂112覆盖，而不露出。
其中，此工序并非是必须的，当从源极电极105、漏极电极106和上层配线117流向对置电极的泄漏电流不成为问题时，无需使抗蚀剂112回流，也可以直接去除。
如上所述的那样，半导体装置100k完成。在此，通过接触孔131内的透明电极109，源极电极105与氧化物半导体层104电连接，通过接触孔132内的透明电极109，漏极电极106与氧化物半导体层104电连接。另外，在接触孔134的底部，Cs部70的透明电极109与氧化物半导体层104b电连接。在端子部30，通过透明电极109，上层配线117与下层配线102c电连接。
根据本实施方式，能够实现在实施方式1中说明的保护层107所带来的效果，并且能够通过3个掩模工序形成包括TFT部60、Cs部70和端子部30的显示装置的TFT基板，因此，能够实现显示装置的制造效率的提高和成本的减少。
(实施方式12)
接着说明本发明的实施方式12的半导体装置。
实施方式12的半导体装置具有从如图25所示的实施方式11的半导体装置100k中去除保护层110的结构。其它结构，与半导体装置100k相同，因此省略基于图示的说明。另外，实施方式12的半导体装置的制造方法与从半导体装置100k的制造方法去除图26(d)所示的保护层110的制造工序的制造方法相同，因此省略基于图示的说明。
根据本实施方式，也能够实现在实施方式1中说明的保护层107所带来的效果，并且能够通过3个掩模工序形成包括TFT部60、Cs部70和端子部30的显示装置的TFT基板，因此，能够实现显示装置的制造效率的提高和成本的减少。
(实施方式13)
接着，说明本发明的实施方式13的有机EL显示装置1002。
图28是示意性地表示有机EL装置1002(也简称为“显示装置1002”)的结构的截面图。如图所示，显示装置1002具有：TFT基板140；设置在TFT基板140上的空穴输送层144；设置在空穴输送层144上的发光层146；和设置在发光层146上的对置电极148。空穴输送层144和发光层146构成有机EL层。有机EL层被绝缘性突起147划分，划分而得的有机EL层成为一个像素的有机EL层。
TFT基板140可以具有与实施方式1～12的半导体装置基本相同的结构。TFT基板140具有形成在基板101上的TFT10。TFT基板140也可以具有Cs部70、端子部30等。在图28所示的TFT基板140的一个例子中，TFT10具有形成在基板101上的栅极电极102、栅极绝缘层103、氧化物半导体层104、保护层107(此处省略图示)、源极电极105和漏极电极106。进一步，TFT基板140具有覆盖TFT10地层叠的层间绝缘层108和形成在层间绝缘层108上的像素电极109。像素电极109在形成在层间绝缘层108的接触孔内，与漏极电极106连接。
TFT基板140的平面结构基本上与图3和图4所示的结构相同，因此，对相同的结构部件标注相同的参考标号，省略其说明。其中，作为TFT基板140，也可以使用不具有辅助电容162的形式的TFT基板。
当通过像素电极109和对置电极148对有机EL层施加电压时，从像素电极109产生的空穴经空穴输送层144输送至发光层146。并且同时，从对置电极148产生的电子移动至发光层146，这样，通过空穴与电子再次结合，在发光层146内引起发光。通过使用作为有源矩阵基板的TFT基板140按每个像素对发光层146中的发光进行控制，来进行所希望的显示。
空穴输送层144、发光层146和对置电极148的材料以及它们的层结构，可以使用公知的材料和结构。在空穴输送层144与发光层146之间，为了提高空穴注入效率，也可以设置空穴注入层。为了提高光的发射率，并且实现对有机EL的高的电子注入效率，对置电极148优选使用透射率高且功函小的材料。
本实施方式的有机EL显示装置1002中，TFT基板由于使用实施方式1～12中说明的半导体装置，因此能够得到与实施方式1～12中说明的效果同样的效果。根据本实施方式，能够以良好的制造效率提供一种能够高性能地进行显示的有机EL显示装置1002。
在本发明的半导体装置和显示装置的制造方法中，通过旋涂玻璃法在氧化物半导体层上形成保护层，因此，防止、减轻了源极电极和漏极电极等的上层的成膜时氧化物半导体层所受到的破坏。从而，能够提供一种高质量且高可靠性的半导体装置和显示装置。
另外，在根据本发明的半导体装置和显示装置中，以与氧化物半导体层接触的方式配置有由旋涂玻璃材料构成的保护层，因此，防止了制造时发生的对氧化物半导体层的破坏。从而，能够得到高质量且高可靠性的半导体装置。
另外，根据本发明的制造方法，H2O和-OH基从旋涂玻璃材料扩散至氧化物半导体层，因此，氧化物半导体的缺陷被修复。从而，能够提供一种高质量且高可靠性的半导体装置和显示装置。
另外，根据本发明，能够以良好的制造效率提供一种具有高质量的氧化物半导体TFT、辅助电容和端子部的显示装置。
工业上的可利用性
本发明适用于具有薄膜晶体管的半导体装置和在TFT基板上具有薄膜晶体管的液晶显示装置、有机EL显示装置等显示装置。
附图标记说明
10  TFT(薄膜晶体管)
25  电学元件
30  端子部
50  像素
60  TFT部
70  Cs部(辅助电容部)
100、100b～100k、140 TFT基板(半导体装置)
101 基板
102 栅极电极
102b 辅助电容电极
102c 下层配线
103 绝缘层(栅极绝缘层)
104、104b 氧化物半导体层
105 源极电极
105a 上层源极电极
105b 下层源极电极
106 漏极电极
106a 上层漏极电极
106b 下层漏极电极
107 保护层(SOG层)
108 层间绝缘层
109 透明电极(像素电极)
110 保护层(第二保护层)
112、113 抗蚀剂
114 氧化物层(导体层)
117 上层配线
122 金属层
122a 上部金属层
122b 下部金属层
124 金属层
131～137 接触孔
152 信号线
160 扫描线
162 辅助电容线
200 对置基板
201 基板(玻璃基板)
202 黑矩阵
203 彩色滤光片
204 对置电极
205 感光间隔物
210、220 偏光板
230 背光源单元
240 扫描线驱动电路
250 信号线驱动电路
260 控制电路
1000 液晶显示装置
1002 有机EL显示装置

Claims (24)

1.一种半导体装置的制造方法，其特征在于：
所述半导体装置具有薄膜晶体管，
所述半导体装置的制造方法包括：
工序(A1)，在基板上形成所述薄膜晶体管的栅极电极；
工序(B1)，以覆盖所述栅极电极的方式形成栅极绝缘层；
工序(C1)，在所述栅极绝缘层上形成所述薄膜晶体管的氧化物半导体层；
工序(D1)，以覆盖所述氧化物半导体层的方式通过旋涂玻璃法形成保护层；
工序(E1)，在所述保护层形成第一接触孔和第二接触孔；和
工序(F1)，在所述保护层上形成所述薄膜晶体管的源极电极和漏极电极，
所述源极电极形成为经所述第一接触孔与所述氧化物半导体层电连接，所述漏极电极形成为经所述第二接触孔与所述氧化物半导体层电连接。
2.如权利要求1所述的半导体装置的制造方法，其特征在于：
形成所述保护层的工序(D1)包括：
通过旋涂玻璃法在所述氧化物半导体层和所述栅极绝缘层上涂敷旋涂玻璃材料的工序；和
对已涂敷的所述旋涂玻璃材料进行烧制的烧制工序。
3.如权利要求2所述的半导体装置的制造方法，其特征在于：
在所述烧制工序中，所述旋涂玻璃材料进行脱水聚合反应而得到氧化硅膜的所述保护层。
4.如权利要求3所述的半导体装置的制造方法，其特征在于：
所述旋涂玻璃材料包含硅烷醇、烷氧基硅烷或有机硅氧烷树脂。
5.如权利要求4所述的半导体装置的制造方法，其特征在于：
所述烧制工序中的烧制温度为200～450℃。
6.如权利要求1～5中任一项所述的半导体装置的制造方法，其特征在于，还包括：
以覆盖所述源极电极和所述漏极电极的方式形成层间绝缘层的工序；
在所述层间绝缘层形成第三接触孔的工序；和
在所述层间绝缘层上以经所述第三接触孔与所述漏极电极连接的方式形成透明电极的工序。
7.如权利要求1～5中任一项所述的半导体装置的制造方法，其特征在于，还包括：
以覆盖所述源极电极和所述漏极电极的方式形成第二保护层的工序；
在所述第二保护层上形成所述层间绝缘层的工序；
在所述第二保护层和所述层间绝缘层形成第三接触孔的工序；和
在所述层间绝缘层上以经所述第三接触孔与所述漏极电极连接的方式形成透明电极的工序。
8.如权利要求6或7所述的半导体装置的制造方法，其特征在于：
在所述工序(F1)之后包括在所述源极电极和所述漏极电极上以及所述第一接触孔和第二接触孔中形成第二透明电极的工序，
所述源极电极和所述漏极电极分别经所述第一接触孔和第二接触孔中的所述第二透明电极与所述氧化物半导体层电连接。
9.如权利要求1～5中任一项所述的半导体装置的制造方法，其特征在于：
还包括以与所述漏极电极直接接触的方式形成透明电极的工序。
10.如权利要求1～5中任一项所述的半导体装置的制造方法，其特征在于：
在所述工序(F1)之后包括在所述源极电极和所述漏极电极上以及所述第一接触孔和第二接触孔中形成透明电极的工序，
所述源极电极和所述漏极电极分别经所述第一接触孔和第二接触孔中的所述透明电极与所述氧化物半导体层电连接。
11.一种显示装置的制造方法，其特征在于：
所述显示装置具有晶体管部、Cs部和端子部，所述晶体管部包括薄膜晶体管，所述Cs部包括像素电极和辅助电容，所述端子部包括与上层配线和下层配线连接的连接部，
所述显示装置的制造方法包括：
工序(A2)，在基板上形成所述薄膜晶体管的栅极电极、栅极绝缘层和氧化物半导体层、所述Cs部的所述辅助电容以及所述端子部的所述下层配线；
工序(B2)，以覆盖所述氧化物半导体层、所述辅助电容和所述下层配线的方式通过旋涂玻璃法形成保护层；
工序(C2)，在所述保护层上形成所述薄膜晶体管的源极电极和漏极电极以及所述端子部的所述上层配线；
工序(D2)，在所述晶体管部的所述保护层形成第一接触孔和第二接触孔，在所述辅助电容上的所述保护层形成第三接触孔，并且去除所述端子部的所述下层配线的至少一部分上的所述保护层；和
工序(E2)，在所述第一接触孔、第二接触孔、第三接触孔上和所述端子部中形成透明电极，
所述源极电极和所述漏极电极经所述透明电极与所述氧化物半导体层电连接，在所述Cs部中，所述透明电极与所述辅助电容的对置电极电连接，在所述端子部中，所述下层配线与所述上层配线经所述透明电极电连接。
12.如权利要求11所述的显示装置的制造方法，其特征在于：
形成所述保护层的工序(B2)包括：
通过旋涂玻璃法在所述氧化物半导体层和所述栅极绝缘层上涂敷旋涂玻璃材料的工序；和
对已涂敷的所述旋涂玻璃材料进行烧制的烧制工序。
13.如权利要求12所述的显示装置的制造方法，其特征在于：
在所述烧制工序中，所述旋涂玻璃材料进行脱水聚合反应而得到氧化硅膜的所述保护层。
14.如权利要求13所述的显示装置的制造方法，其特征在于：
所述旋涂玻璃材料包含硅烷醇、烷氧基硅烷或有机硅氧烷树脂。
15.如权利要求14所述的显示装置的制造方法，其特征在于：
所述烧制工序中的烧制温度为200～450℃。
16.如权利要求11～15中任一项所述的显示装置的制造方法，其特征在于：
在所述工序(C2)与所述工序(D2)之间包括：
以覆盖所述源极电极、所述漏极电极和所述上层配线的方式形成层间绝缘层的工序；
在所述层间绝缘层上形成第二保护层的工序；和
在所述第二保护层形成多个接触孔的工序，
在所述工序(D2)中，去除所述多个接触孔下的所述层间绝缘层和所述保护层，形成所述第一接触孔、第二接触孔和第三接触孔。
17.如权利要求11～15中任一项所述的显示装置的制造方法，其特征在于：
在所述工序(E2)中，所述透明电极形成为与所述薄膜晶体管的所述源极电极和所述漏极电极、所述辅助电容的所述对置电极以及所述端子部的所述下层配线和所述上层配线直接接触。
18.如权利要求11～15中任一项所述的显示装置的制造方法，其特征在于：
在所述工序(D2)和所述工序(E2)之后实施所述工序(C2)，在所述透明电极上形成所述源极电极、所述漏极电极和所述端子部的所述上层配线。
19.一种半导体装置，其特征在于：
所述半导体装置具有薄膜晶体管，
所述半导体装置包括：
所述薄膜晶体管的栅极电极；
形成在所述栅极电极上的栅极绝缘层；
配置在所述栅极绝缘层上的所述薄膜晶体管的氧化物半导体层；
通过旋涂玻璃法形成在所述氧化物半导体层上的保护层；和
配置在所述保护层上的所述薄膜晶体管的源极电极和漏极电极，
在所述保护层形成有第一接触孔和第二接触孔，所述源极电极经所述第一接触孔与所述氧化物半导体层电连接，所述漏极电极经所述第二接触孔与所述氧化物半导体层电连接。
20.如权利要求19所述的半导体装置，其特征在于：
所述保护层是通过旋涂玻璃法将旋涂玻璃材料涂敷在所述氧化物半导体层和所述栅极绝缘层上、并且对已涂敷的所述旋涂玻璃材料进行烧制而得的层。
21.如权利要求20所述的半导体装置，其特征在于：
所述保护层是所述旋涂玻璃材料进行脱水聚合反应而得到的氧化硅膜。
22.如权利要求21所述的半导体装置，其特征在于：
所述保护层是在200～450℃的烧制温度下进行烧制而得到的层。
23.一种显示装置，其特征在于：
所述显示装置包含权利要求19～22中任一项所述的半导体装置。
24.如权利要求23所述的显示装置，其特征在于：
所述显示装置具有晶体管部、Cs部和端子部，所述晶体管部包括所述薄膜晶体管，所述Cs部包括像素电极和辅助电容，所述端子部包括与上层配线和下层配线连接的连接部，
在所述辅助电容上的所述保护层形成有第三接触孔，
在所述第一接触孔、第二接触孔、第三接触孔上和所述端子部中形成有透明电极，
所述源极电极和所述漏极电极经所述透明电极与所述氧化物半导体层电连接，在所述Cs部中，所述透明电极与所述辅助电容的对置电极电连接，在所述端子部中，所述下层配线与所述上层配线经所述透明电极电连接。
CN201180053443.1A 2010-11-04 2011-11-01 半导体装置、显示装置以及半导体装置和显示装置的制造方法 Active CN103201843B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-247156 2010-11-04
JP2010247156 2010-11-04
PCT/JP2011/075155 WO2012060362A1 (ja) 2010-11-04 2011-11-01 半導体装置、表示装置、ならびに半導体装置および表示装置の製造方法

Publications (2)

Publication Number Publication Date
CN103201843A true CN103201843A (zh) 2013-07-10
CN103201843B CN103201843B (zh) 2016-06-29

Family

ID=46024476

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180053443.1A Active CN103201843B (zh) 2010-11-04 2011-11-01 半导体装置、显示装置以及半导体装置和显示装置的制造方法

Country Status (5)

Country Link
US (1) US8940566B2 (zh)
JP (1) JP5275523B2 (zh)
KR (1) KR101563409B1 (zh)
CN (1) CN103201843B (zh)
WO (1) WO2012060362A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097841A (zh) * 2015-08-04 2015-11-25 深圳市华星光电技术有限公司 Tft基板的制作方法及tft基板
CN105093763A (zh) * 2015-08-19 2015-11-25 京东方科技集团股份有限公司 一种阵列基板、其制作方法、液晶显示面板及显示装置
CN106164762A (zh) * 2014-05-22 2016-11-23 夏普株式会社 连接配线
CN110998855A (zh) * 2019-11-04 2020-04-10 京东方科技集团股份有限公司 显示基板、显示装置和制造显示基板的方法

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130207102A1 (en) * 2012-02-15 2013-08-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2014038501A1 (ja) * 2012-09-07 2014-03-13 シャープ株式会社 アクティブマトリクス基板、及び製造方法
US20150221677A1 (en) * 2012-09-24 2015-08-06 Sharp Kabushiki Kaisha Active matrix substrate, display device, and production method therefor
TWI611567B (zh) * 2013-02-27 2018-01-11 半導體能源研究所股份有限公司 半導體裝置、驅動電路及顯示裝置
KR102294507B1 (ko) * 2013-09-06 2021-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103681487A (zh) * 2013-12-13 2014-03-26 华映视讯（吴江）有限公司 薄膜晶体管基板及其制造方法
KR102124025B1 (ko) * 2013-12-23 2020-06-17 엘지디스플레이 주식회사 유기발광다이오드 표시장치 및 그 제조방법
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
TWI657488B (zh) * 2014-03-20 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置、具有該半導體裝置的顯示裝置、具有該顯示裝置的顯示模組以及具有該半導體裝置、該顯示裝置和該顯示模組的電子裝置
CN105097710A (zh) * 2014-04-25 2015-11-25 上海和辉光电有限公司 薄膜晶体管阵列基板及其制造方法
CN104157608B (zh) * 2014-08-20 2017-02-15 深圳市华星光电技术有限公司 Tft基板的制作方法及其结构
JP6422310B2 (ja) * 2014-11-12 2018-11-14 三菱電機株式会社 薄膜トランジスタ基板、その製造方法、及び、液晶表示装置
CN104409415B (zh) * 2014-12-03 2017-03-15 重庆京东方光电科技有限公司 一种阵列基板及其制备方法、显示装置
KR102356827B1 (ko) 2015-03-04 2022-02-03 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
TWI577032B (zh) * 2015-04-24 2017-04-01 群創光電股份有限公司 顯示裝置
JP6689108B2 (ja) * 2016-03-22 2020-04-28 三菱電機株式会社 薄膜トランジスタ基板およびその製造方法
CN106847829A (zh) * 2017-02-22 2017-06-13 深圳市华星光电技术有限公司 一种阵列基板及阵列基板的制作方法
US10754212B2 (en) * 2017-09-21 2020-08-25 Apple Inc. Liquid crystal display
JP2020027862A (ja) * 2018-08-10 2020-02-20 株式会社ジャパンディスプレイ 表示装置及びその製造方法
CN110570756A (zh) * 2019-08-08 2019-12-13 武汉华星光电半导体显示技术有限公司 显示面板、显示模组及显示装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244171A (ja) * 1993-02-17 1994-09-02 Kawasaki Steel Corp 層間絶縁膜形成用塗布液およびこれを用いた層間絶縁膜形成方法
CN1199241A (zh) * 1997-04-21 1998-11-18 日本电气株式会社 半导体集成电路
JP2001242443A (ja) * 2000-03-01 2001-09-07 Sony Corp 表示装置およびその製造方法
JP2003179069A (ja) * 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法
CN1655326A (zh) * 2004-02-12 2005-08-17 索尼株式会社 掺杂方法,制造半导体器件和施加电子仪器的方法
CN101032027A (zh) * 2004-09-02 2007-09-05 卡西欧计算机株式会社 薄膜晶体管及其制造方法
US20090155940A1 (en) * 2007-12-18 2009-06-18 Samsung Mobile Display Co., Ltd. Method of manufacturing thin film transistor and method of manufacturing organic light emitting display having thin film transistor
US20090256147A1 (en) * 2008-03-13 2009-10-15 Min-Kyu Kim Thin film transistor and method of manufacturing the same
US20100149138A1 (en) * 2008-12-12 2010-06-17 Samsung Electronics Co., Ltd. Display apparatuses and methods of operating the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP2008170664A (ja) 2007-01-11 2008-07-24 Epson Imaging Devices Corp 液晶表示装置及びその製造方法
KR101413655B1 (ko) 2007-11-30 2014-08-07 삼성전자주식회사 산화물 반도체 박막 트랜지스터의 제조 방법
US8330156B2 (en) 2008-12-26 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with a plurality of oxide clusters over the gate insulating layer
EP2256814B1 (en) * 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
KR20110037220A (ko) * 2009-10-06 2011-04-13 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 유기전계발광 표시 장치

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06244171A (ja) * 1993-02-17 1994-09-02 Kawasaki Steel Corp 層間絶縁膜形成用塗布液およびこれを用いた層間絶縁膜形成方法
CN1199241A (zh) * 1997-04-21 1998-11-18 日本电气株式会社 半导体集成电路
JP2001242443A (ja) * 2000-03-01 2001-09-07 Sony Corp 表示装置およびその製造方法
JP2003179069A (ja) * 2001-12-12 2003-06-27 Matsushita Electric Ind Co Ltd 薄膜トランジスタ、液晶表示装置、有機エレクトロルミネッセンス素子、ならびに表示装置用基板およびその製造方法
CN1655326A (zh) * 2004-02-12 2005-08-17 索尼株式会社 掺杂方法,制造半导体器件和施加电子仪器的方法
CN101032027A (zh) * 2004-09-02 2007-09-05 卡西欧计算机株式会社 薄膜晶体管及其制造方法
US20090155940A1 (en) * 2007-12-18 2009-06-18 Samsung Mobile Display Co., Ltd. Method of manufacturing thin film transistor and method of manufacturing organic light emitting display having thin film transistor
US20090256147A1 (en) * 2008-03-13 2009-10-15 Min-Kyu Kim Thin film transistor and method of manufacturing the same
US20100149138A1 (en) * 2008-12-12 2010-06-17 Samsung Electronics Co., Ltd. Display apparatuses and methods of operating the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106164762A (zh) * 2014-05-22 2016-11-23 夏普株式会社 连接配线
CN106164762B (zh) * 2014-05-22 2019-05-17 夏普株式会社 连接配线
CN105097841A (zh) * 2015-08-04 2015-11-25 深圳市华星光电技术有限公司 Tft基板的制作方法及tft基板
CN105093763A (zh) * 2015-08-19 2015-11-25 京东方科技集团股份有限公司 一种阵列基板、其制作方法、液晶显示面板及显示装置
CN110998855A (zh) * 2019-11-04 2020-04-10 京东方科技集团股份有限公司 显示基板、显示装置和制造显示基板的方法
WO2021087667A1 (en) * 2019-11-04 2021-05-14 Boe Technology Group Co., Ltd. Display substrate, display apparatus, and method of fabricating display substrate
CN110998855B (zh) * 2019-11-04 2023-01-24 京东方科技集团股份有限公司 显示基板、显示装置和制造显示基板的方法

Also Published As

Publication number Publication date
CN103201843B (zh) 2016-06-29
US8940566B2 (en) 2015-01-27
JPWO2012060362A1 (ja) 2014-05-12
JP5275523B2 (ja) 2013-08-28
KR20130118894A (ko) 2013-10-30
WO2012060362A1 (ja) 2012-05-10
US20140147966A1 (en) 2014-05-29
KR101563409B1 (ko) 2015-10-26

Similar Documents

Publication Publication Date Title
CN103201843B (zh) 半导体装置、显示装置以及半导体装置和显示装置的制造方法
CN103270601B (zh) 半导体装置和显示装置
CN103262250B (zh) 半导体装置和显示装置
CN103155153B (zh) 半导体装置、显示装置以及半导体装置和显示装置的制造方法
CN104134671B (zh) 薄膜晶体管阵列基板及其制造方法
CN103811675B (zh) 柔性有机电致发光装置及其制造方法
WO2019146264A1 (ja) 表示装置及びその製造方法
CN102656698B (zh) 有源矩阵基板及其制造方法
KR20150052645A (ko) 가요성 표시 장치 및 그 제조 방법
CN103460270B (zh) 有源矩阵基板、显示装置和有源矩阵基板的制造方法
CN103988288A (zh) 半导体装置
WO2012011258A1 (ja) 基板及びその製造方法、表示装置
CN103250255B (zh) Tft基板和tft基板的制造方法
JP6802653B2 (ja) 表示装置
JPH1020339A (ja) アクティブマトリクス基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant