KR20060118193A - 액정표시장치 및 이의 제조 방법 - Google Patents

액정표시장치 및 이의 제조 방법 Download PDF

Info

Publication number
KR20060118193A
KR20060118193A KR1020050040725A KR20050040725A KR20060118193A KR 20060118193 A KR20060118193 A KR 20060118193A KR 1020050040725 A KR1020050040725 A KR 1020050040725A KR 20050040725 A KR20050040725 A KR 20050040725A KR 20060118193 A KR20060118193 A KR 20060118193A
Authority
KR
South Korea
Prior art keywords
electrode
gate
layer
transparent
source electrode
Prior art date
Application number
KR1020050040725A
Other languages
English (en)
Inventor
배양호
정창오
이제훈
조범석
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020050040725A priority Critical patent/KR20060118193A/ko
Publication of KR20060118193A publication Critical patent/KR20060118193A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13625—Patterning using multi-mask exposure

Abstract

제조 원가를 절감할 수 있는 액정표시장치 및 이의 제조 방법을 개시한다. 액정표시장치는 소오스 전극, 드레인 전극, 소오스 및 드레인 전극에 구비된 제1 투명 전극, 및 제1 투명 전극으로부터 연장된 화소 전극을 구비한다. 제1 투명 전극은 소오스 및 드레인 전극을 보호하고, 소오스 및 드레인 전극과 전기적으로 연결된다. 이에 따라, 액정표시장치는 소오스 및 드레인 전극을 삼중막 구조로 형성함과 동시에 소오스 및 드레인 전극을 보호하기 위한 보호막을 추가로 구비할 필요가 없다. 따라서, 액정표시장치는 제조 공정에 필요한 마스크의 개수를 줄일 수 있으므로, 제조 원가를 절감할 수 있다.
마스크, 보호막

Description

액정표시장치 및 이의 제조 방법{LIQUID CRYSTAL DISPLAY APPARATUS AND METHOD FOR FABRICATING THE SAME}
도 1은 본 발명의 일실시예에 따른 액정표시장치를 나타낸 평면도이다.
도 2는 도 1의 절단선 I-I'에 따른 단면도이다.
도 3은 도 1의 절단선 Ⅱ-Ⅱ에 따른 단면도이다.
도 4a 내지 도 4f는 도 3에 도시된 액정표시장치를 제조하는 과정을 나타낸 공정 단면도이다.
도 5a 내지 도 5c는 도 3에 도시된 액정표시장치를 제조하는 과정의 다른 일례를 나타낸 공정 단면도이다.
도 6은 본 발명의 다른 실시예에 따른 액정표시장치를 나타낸 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 투명 기판 200 : 게이트 라인
300 : 데이터 라인 400, 800 : 박막 트랜지스터
500 : 화소 전극
본 발명은 액정표시장치 및 이의 제조 방법에 관한 것으로, 보다 상세하게는, 제조 원가를 절감할 수 있는 액정표시장치 및 이의 제조 방법에 관한 것이다.
일반적으로, 액정표시장치는 박막 트랜지스터(Thin Film Transistor : 이하, TFT)가 구비된 TFT 기판, TFT 기판과 대향하여 결합하는 컬러필터 기판 및 TFT 기판과 컬러필터 기판과의 사이에 개재된 액정층을 포함한다.
TFT 기판은 TFT 및 TFT와 연결된 신호 라인들을 구비한다. 또한, TFT 기판은 TFT 및 신호 라인들을 보호하기 위한 보호막 및 TFT와 전기적으로 연결되어 액정층으로 신호 전압을 제공하는 화소 전극을 더 구비한다.
TFT, 신호 라인들, 보호막 및 화소 전극은 마스크를 이용한 패터닝 과정을 통해 형성된다. 일반적으로, 마스크를 이용한 패터닝 과정은 세정, 포토 레지스트 코팅, 소프트/하드 베이크, 식각 등 여러 단계의 공정이 요구된다. 따라서, 마스크의 개수가 증가되면, 이러한 공정들을 반복해야 하기 때문에, 전체 공정 시간이 지연된다. 또한, 마스크는 그 제조 단가가 높기 때문에, 마스크의 개수가 증가할수록 제조 원가가 상승한다.
최근 들어, 이러한 마스크의 개수를 줄이기 위해 슬릿 마스크를 이용하는 방법이 대두되었다. 그러나, 슬릿 마스크는 공정 조건이 까다롭고, 신호 라인들의 폭이 균일하게 형성되지 못하며, 일반 마스크보다 고가이기 때문에 여전히 제조 원가를 상승시키는 원인이 된다.
본 발명의 목적은 제조 원가를 절감하고 생산성을 향상시킬 수 있는 액정표 시장치를 제공하는 것이다.
또한, 본 발명의 다른 목적은 상기한 액정표시장치를 제조하는 방법을 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 하나의 특징에 따른 기판, 게이트 배선층, 액티브 층, 데이터 배선층, 제1 투명 전극 및 화소 전극으로 이루어진다.
게이트 배선층은 기판 상에 제1 방향으로 연장되어 형성되고, 게이트 신호를 전송하는 게이트 라인, 및 게이트 라인으로부터 분기된 게이트 전극을 포함한다. 액티브 층은 게이트 전극 상에 구비된다. 데이터 배선층은 액티브 층이 형성된 기판 상에 제1 방향과 직교하는 제2 방향으로 연장되어 형성되고, 데이터 신호를 전송하는 데이터 라인, 데이터 라인으로부터 분기되어 액티브 층의 상부에 구비된 소오스 전극, 및 액티브 층의 상부에서 액티브 층을 부분적으로 노출하여 채널 영역을 형성하도록 소오스 전극과 이격되어 위치하는 드레인 전극을 포함한다. 제1 투명 전극은 소오스 전극 및 드레인 전극의 상면에 구비되어 소오스 전극 및 드레인 전극과 전기적으로 연결된다. 화소 전극은 제1 투명 전극으로부터 연장되어 형성된다.
또한, 상기한 본 발명의 목적을 실현하기 위한 하나의 특징에 따른 액정표시장치를 제조하는 방법은, 먼저, 기판 상에 제1 금속층을 형성한 후 제1 마스크를 이용하여 게이트 전극 및 게이트 라인을 패터닝한다. 상기 게이트 전극 및 상기 게이트 라인이 형성된 기판 상에 게이트 절연막을 형성한다. 상기 게이트 절연막 상 에 반도체층을 형성한 후 제2 마스크를 이용하여 액티브 층을 형성한다. 상기 액티브 층이 형성된 상기 게이트 절연막 상에 제2 금속층을 형성한 후 제3 마스크를 이용하여 데이터 라인, 소오스 전극 및 드레인 전극을 패터닝한다. 상기 데이터 라인, 상기 소오스 전극 및 상기 드레인 전극이 형성된 게이트 절연막 상에 투명 도전막을 형성한다. 제4 마스크를 이용한 사진 식각 공정을 통해 상기 투명 도전막을 패터닝하여 제1 투명 전극 및 화소 전극을 형성한다.
이러한 액정표시장치 및 이의 제조 방법에 의하면, 제1 투명 전극은 소오스 전극 및 드레인 전극과 전기적으로 연결됨과 동시에 소오스 전극 및 드레인 전극을 보호한다. 이에 따라, 액정표시장치는 소오스 전극 및 드레인 전극을 보호하기 위한 보호막을 구비할 필요가 없으므로, 고가의 마스크 수를 줄일 수 있고, 제조 원가를 절감할 수 있다.
이하, 첨부한 도면을 참조하여, 본 발명을 보다 상세하게 설명하고자 한다.
도 1은 본 발명의 일실시예에 따른 액정표시장치를 나타낸 평면도이고, 도 2는 도 1의 절단선 I-I'에 따른 단면도이며, 도 3은 도 1의 절단선 Ⅱ-Ⅱ에 따른 단면도이다.
도 1 및 도 2를 참조하면, 상기 액정표시장치(600)는 투명 기판(100), 상기 투명 기판(100) 상에 제1 방향(D1)으로 연장되어 형성된 게이트 라인(200), 상기 투명 기판(100) 상에 상기 제1 방향(D1)과 직교하는 제2 방향(D2)으로 연장되어 형성된 데이터 라인(300), 상기 게이트 라인(200) 및 상기 데이터 라인(300)과 연결된 박막 트랜지스터(Thin Film Transistor : 이하, TFT)(400), 및 상기 TFT(400)와 전기적으로 연결된 화소 전극(500)을 포함한다.
상기 투명 기판(100)은 유리나 석영, 사파이어와 같이 광을 투과시키는 절연 재질로 이루어진다.
상기 게이트 라인(200)은 외부로부터 인가된 게이트 신호를 전송한다.
상기 데이터 라인(300)은 상기 게이트 라인(200)과 절연되도록 교차하고, 데이터 신호를 전송한다. 상기 데이터 라인(300)은 제1 데이터 라인(310) 및 상기 제1 데이터 라인(310) 상에 구비된 제2 데이터 라인(320)을 구비한다. 상기 제1 데이터 라인(310)은 몰리브덴(Mo) 또는 몰리브덴 합금, 크롬(Cr) 등으로 이루어지고, 상기 제2 데이터 라인(320)은 은(Ag), 구리(Cu), 몰리브덴 또는 몰리브덴 합금 등으로 이루어진다.
도 2 및 도 3을 참조하면, 상기 TFT(400)는 상기 투명 기판(100)의 TFT 영역(TA)에 위치한다. 상기 TFT(400)는 상기 투명 기판(100) 상에 구비된 게이트 전극(410), 상기 게이트 전극(410)의 상부에 구비된 게이트 절연막(420), 상기 게이트 절연막(420) 상에 구비된 액티브 층(430), 상기 액티브 층(430) 상에 구비된 오믹 콘택층(440), 상기 오믹 콘택층(440) 상에 구비된 소오스 전극(450), 상기 오믹 콘택층(440) 상에 구비된 드레인 전극(460), 및 상기 소오스 전극(450) 및 상기 드레인 전극(460) 상에 구비된 제1 투명 전극(460)을 포함한다.
상기 게이트 전극(410)은 상기 게이트 라인(200)(도 1참조)으로부터 분기된다. 상기 게이트 전극(410)은 상기 투명 기판(100) 상에 구비된 제1 게이트 전극(411) 및 상기 제1 게이트 전극(411) 상에 구비된 제2 게이트 전극(412)으로 이루 어진다. 이 실시예에 있어서, 상기 게이트 전극(410)은 이중막으로 이루어지나, 단일막으로 이루어질 수도 있다.
도면에는 도시하지 않았으나, 상기 게이트 라인(200) 및 상기 게이트 전극(410)은 일체로 형성되므로, 상기 게이트 라인(200) 또한 상기 게이트 전극(410)과 동일한 이중막으로 형성된다.
상기 게이트 전극(410)이 형성된 상기 투명 기판(100)의 상부에는 상기 게이트 절연막(420)이 구비된다. 상기 게이트 절연막(420)은 금속물질과 접착력이 좋고, 상부면 또는 하부면과 접하는 구성 요소, 예컨대, 상기 게이트 전극(410), 상기 투명 기판(100) 및 상기 액티브층(430) 등과의 사이에 공기층이 형성되는 것을 억제하는 산화실리콘(SiO2)이나 질화실리콘(SiNX)과 같은 절연 물질로 이루어진다.
상기 게이트 절연막(420) 상의 상기 TFT 영역(TA) 및 상기 데이터 라인(300)이 형성되는 영역에는 상기 액티브 층(430) 및 상기 오믹 콘택층(440)이 순차적으로 구비된다. 상기 액티브 층(430)은 상기 게이트 전극(410)의 상부에 구비되고, 비정질 실리콘으로 이루어진다.
상기 오믹 콘택층(440)은 n+ 비정질 실리콘으로 이루어지고, 상기 게이트 전극(410)의 상부에서 부분적으로 제거되어 상기 액티브 층(430)을 부분적으로 노출하는 채널 영역(CA)을 형성한다.
상기 오믹 콘택층(440)의 상면에서 상기 TFT 영역(TA)에는 상기 데이터 라인(300), 상기 소오스 전극(450) 및 상기 드레인 전극(460)이 구비된다.
도 1 및 도 3을 참조하면, 상기 소오스 전극(450)은 U자 형상을 가지며, 상 기 데이터 라인(300)으로부터 분기되어 형성된다. 상기 소오스 전극(450)은 제1 및 제2 소오스 전극(451, 452)으로 이루어지며, 상기 제1 및 제3 소오스 전극(451, 452)은 상기 오믹 콘택층(440) 상에 순차적으로 구비된다.
상기 제1 소오스 전극(451)은 상기 오믹 콘택층(440)의 상면에 구비되고, 몰리브덴(Mo) 또는 몰리브덴 합금, 크롬(Cr) 등으로 이루어진다. 상기 제2 소오스 전극(452)은 상기 제1 소오스 전극(451)의 상면에 구비되고, 은(Ag), 구리(Cu), 몰리브덴 또는 몰리브덴 합금 등으로 이루어진다.
이 실시예에 있어서, 상기 소오스 전극(450)은 상기 데이터 라인(300)과 마찬가지로 두 개의 불투명한 금속층(451, 452)을 구비한다. 그러나, 상기 소오스 전극(450)은 하나의 불투명한 금속층을 구비할 수도 있다.
상기 드레인 전극(460)은 상기 채널 영역(CA)을 중심으로 상기 소오스 전극(450)과 마주보도록 구비된다. 상기 드레인 전극(460)은 제1 및 제2 드레인 전극(461, 462)으로 이루어지고, 상기 제1 및 제2 드레인 전극(461, 462)은 상기 오믹 콘택층(440) 상면에 순차적으로 구비된다.
상기 제1 드레인 전극(461)은 상기 오믹 콘택층(440)의 상면에 구비되고, 몰리브덴(Mo) 또는 몰리브덴 합금, 크롬(Cr) 등으로 이루어진다. 상기 제2 드레인 전극(462)은 상기 제1 드레인 전극(461)의 상면에 구비되고, 은(Ag), 구리(Cu), 몰리브덴 또는 몰리브덴 합금 등으로 이루어진다.
이 실시예에 있어서, 상기 드레인 전극(460)은 상기 소오스 전극(450)과 마찬가지로, 두 개의 불투명한 금속층(461, 462)을 구비하나, 하나의 불명한 금속층 을 구비할 수도 있다.
여기서, 상기 데이터 라인(300), 상기 소오스 및 드레인 전극(450, 460)에 각각 구비되는 불투명한 금속층(310, 320, 451, 452, 461, 462)의 개수는 서로 동일하며, 그 재질 또한 동일하다.
상기 소오스 전극(450) 및 상기 드레인 전극(460)의 상면에는 상기 제1 투명 전극(470)이 구비된다. 상기 제1 투명 전극(470)은 투명한 도전성 금속 재질, 예컨대, 인듐 틴 옥사이드(Indium Tin Oxide; 이하, ITO) 또는 인듐 징크 옥사이드(Indium Zinc Oxide; 이하, IZO)로 이루어진다. 상기 제1 투명 전극(470)은 상기 제2 소오스 전극(452) 및 상기 제2 드레인 전극(462)과 전기적으로 연결되며, 상기 소오스 및 드레인 전극(450, 460)을 보호하는 보호막 기능을 한다. 이에 따라, 상기 액정표시장치(600)는 상기 소오스 및 드레인 전극(450, 460)을 보호하기 위한 보호막을 추가로 구비할 필요가 없다.
상기 제1 투명 전극(470)은 도전성 금속 재질로 이루어지기 때문에, 결과적으로, 상기 소오스 및 드레인 전극(450, 460)은 삼중막 구조가 된다. 즉, 상기 소오스 전극(450)은 상기 제1 및 제2 소오스 전극(451, 452) 및 상기 제1 투명 전극(470)으로 이루어진 삼중막 구조가 되고, 상기 드레인 전극(460)은 상기 제1 및 제2 드레인 전극(461, 462) 및 상기 제1 투명 전극(470)으로 이루어진 삼중막 구조가 된다.
이 실시예에 있어서, 상기 제1 투명 전극(470)의 하부에 구비되는 제2 소오스 전극(452) 및 상기 제2 드레인 전극(462)은 상기 제1 투명 전극(470)의 재질적 특성 때문에 알루미늄(Al) 또는 알루미늄 합금을 포함하지 않는다. 일반적으로, 소오스 및 드레인 전극의 금속층으로 알루미늄(Al) 또는 알루미늄 합금을 많이 사용하는데, 알루미늄은 ITO 또는 IZO와의 콘택 저항이 크롬보다 약 100배정도 높다.
따라서, 상기 제2 소오스 전극(452) 및 제2 드레인 전극(462)은 상기 제1 투명 전극(470)과의 콘택 저항을 줄이기 위해서 알루미늄 또는 알루미늄 합금으로 이루어지지 않는 것이 바람직하다.
한편, 상기 화소 전극(500)은 상기 제1 투명 전극(470)으로부터 연장되어 형성되며, 영상이 표시되는 화소 영역(PA)에 구비된다. 상기 화소 전극(500)은 상기 게이트 절연막(420) 상면에 구비되고, 상기 제1 투명 전극(470)과 일체로 형성된다. 따라서, 상기 화소 전극(500)은 상기 제1 투명 전극(470)과 동일한 재질로 이루어진다.
다시, 도 1 및 도 2를 참조하면, 상기 액정표시장치(600)는 상기 데이터 라인(300)의 상부에 구비되어 상기 데이터 라인(300)을 보호하는 제2 투명 전극(475)을 더 구비한다.
상기 제2 투명 전극(475)은 상기 제1 투명 전극(470)으로부터 연장되어 형성되며, 상기 제2 데이터 라인(320) 상에 구비된다. 상기 제2 투명 전극(475)은 상기 제1 투명 전극(470)과 일체로 형성되고, 제1 투명 전극(470)과 동일한 재질로 이루어진다. 상기 제2 투명 전극(475)은 상기 제2 데이터 라인(320)과 전기적으로 연결되므로, 상기 데이터 라인(300)은 결과적으로, 상기 제1 및 제2 데이터 라인(310, 320) 및 상기 제2 투명 전극(475)으로 이루어진 삼중막 구조를 갖는다.
상기 제2 투명 전극(475)은 상기 제1 및 제2 데이터 라인(310, 320)을 보호하는 보호막 기능을 하기 때문에, 상기 액정표시장치(600)는 상기 데이터 라인(300)을 보호하기 위한 보호막을 추가로 구비할 필요가 없다.
상술한 바와 같이, 상기 제1 및 제2 투명 전극(470, 475)은 상기 데이터 라인(300), 상기 소오스 전극(450) 및 상기 드레인 전극(460)의 상면에 구비되어 상기 데이터 라인(300), 상기 소오스 전극(450) 및 상기 드레인 전극(460)과 전기적으로 연결됨과 동시에 상기 데이터 라인(300), 상기 소오스 전극(450) 및 상기 드레인 전극(460)을 보호한다.
이에 따라, 상기 액정표시장치(600)는 상기 데이터 라인(300), 상기 소오스 전극(450) 및 상기 드레인 전극(460)을 삼중막으로 형성함과 동시에, 상기 데이터 라인(300), 상기 소오스 전극(450) 및 상기 드레인 전극(460)을 보호하기 위한 보호막을 추가로 구비할 필요가 없다. 따라서, 상기 액정표시장치(600)는 상기 보호막을 패터닝하는 과정을 생략할 수 있으므로, 공정 과정에서 상기 보호막을 패터닝하는데 필요한 마스크를 구비할 필요가 없다. 이로 인해, 상기 액정표시장치(600)는 공정 과정에서 필요한 마스크의 개수를 감소시킬 수 있으므로, 제조 원가를 절감할 수 있다.
또한, 상기 액정표시장치(600)는 상기 보호막을 형성하는 과정을 생략할 수 있으므로, 전체 공정 시간을 단축할 수 있고, 이에 따라, 생산성을 향상시킬 수 있다.
또한, 상기 드레인 전극(460) 상면에 구비된 상기 제1 투명 전극(470)은 상 기 화소 전극(150)과 일체로 형성되기 때문에, 상기 TFT(400)와 상기 화소 전극(500)을 전기적으로 연결하기 위한 콘택홀을 구비할 필요가 없다. 따라서, 상기 액정표시장치(600)는 상기 콘택홀을 형성하는 과정을 생략할 수 있으므로, 전체 공정 시간을 단축하여 생산성을 향상시킬 수 있다.
도 4a 내지 도 4f는 도 3에 도시된 액정표시장치를 제조하는 과정을 나타낸 공정 단면도이다.
도 4a를 참조하면, 상기 투명 기판(100) 상면에 제1 및 제2 금속층(미도시)을 증착한다. 상기 제1 및 제2 금속층을 제1 마스크(미도시)를 이용한 사진 식각 공정을 통해 패터닝하여 상기 제1 및 제2 게이트 전극(410, 420) 및 상기 게이트 라인(200)(도 1 참조)을 형성한다.
상기 게이트 라인(200) 및 상기 게이트 전극(410)이 형성된 투명 기판(100) 상에 상기 게이트 절연막(420)을 형성한다. 상기 게이트 절연막(420)은 플라즈마 화학기상증착(plasma-enhanced chemical vapor deposition : 이하, PECVD) 방법에 의해 증착되며, 약 4500 의 두께를 갖는 것이 바람직하다.
도 4b 및 도 4c를 참조하면, 상기 게이트 절연막(420)의 상에 비정질 실리콘막(710)을 증착하고, 그 위에 n+ 층이 도핑된 비정질 실리콘막(720)을 증착한다. 상기 비정질 실리콘막(710) 및 n+ 비정질 실리콘막(720)은 상기 PECVD 방법에 의해 증착된다. 상기 비정질 실리콘막(710) 및 n+ 비정질 실리콘막(720)을 제2 마스크(미도시)를 이용한 사진 식각 공정을 통해 패터닝하여 상기 액티브 층(430) 및 상기 오믹 콘택층(440)을 각각 형성한다.
도 4d를 참조하면, 상기 액티브 층(430) 및 상기 오믹 콘택층(440)이 형성된 상기 게이트 절연막(420) 상에 제3 및 제4 금속층(730, 740)을 스퍼터링 방법에 의해 순차적으로 형성한다.
상기 제3 및 제4 금속층(730, 740)을 제3 마스크(미도시)를 이용한 사진 식각 공정을 통해 패터닝하여 도 4e에 도시된 바와 같이, 상기 제1 및 제2 데이터 라인(310, 320)(도 2 참조), 상기 제1 및 제2 소오스 전극(451, 452), 및 제1 및 제2 드레인 전극(461, 462)을 형성한다.
도 4f를 참조하면, 상기 제1 및 제2 소오스 전극(451, 452), 및 제1 및 제2 드레인 전극(461, 462)이 형성된 상기 게이트 절연막(420) 상에 투명 전극층(750)을 형성한다.
상기 투명 전극층(750)을 제4 마스크(미도시)를 이용한 사진 식각 공정을 통해 패터닝하여 도 2 및 도 3에 도시된 바와 같이, 상기 제1 투명 전극(470), 상기 제2 투명 전극(475) 및 상기 화소 전극(500)을 형성한다.
도 5a 내지 도 5c는 도 3에 도시된 액정표시장치를 제조하는 과정의 다른 일례를 나타낸 공정 단면도이다.
도 5a를 참조하면, 상기 투명 기판(100) 상에 제1 및 제2 금속층(미도시)을 형성하고, 상기 제1 및 제2 금속층을 제1 마스크(미도시)를 이용한 사진 식각 공정을 통해 패터닝하여 상기 게이트 전극(410)을 형성한다.
상기 게이트 전극(410)이 형성된 상기 투명 기판(100) 상에 상기 게이트 절연막(420)을 형성한다.
상기 게이트 절연막(420) 상에 비정질 실리콘막(710), n+ 층이 도핑된 비정질실리콘막(720), 제2 금속층(730) 및 제3 금속층(740)을 순차적으로 형성한다.
도 5b에 도시된 바와 같이, 상기 비정질 실리콘막(710), 상기 n+ 층이 도핑된 비정질실리콘막(720), 상기 제2 금속층(730) 및 상기 제3 금속층(740)을 제2 마스크(미도시)를 이용한 사진 시각 공정을 통해 패터닝하여 상기 액티브 층(430), 상기 오믹 콘택층(440), 상기 제1 및 제2 데이터 라인(310, 320)(도 2 참조), 상기 제1 및 제2 소오스 전극(451, 452), 및 제1 및 제2 드레인 전극(461, 462)을 형성한다.
도 5c를 참조하면, 상기 소오스 및 드레인 전극(450, 460)이 형성된 상기 게이트 절연막(420) 상에 투명 전극층(750)을 형성한다.
상기 투명 전극층(750)을 제3 마스크(미도시)를 이용한 사진 식각 공정을 통해 패터닝하여 도 2 및 도 3에 도시된 바와 같이, 상기 제1 투명 전극(470), 상기 제2 투명 전극(475) 및 상기 화소 전극(500)을 형성한다.
도 6은 본 발명의 다른 실시예에 따른 액정표시장치를 나타낸 단면도이다.
도 6을 참조하면, 상기 액정표시장치(900)는 소오스 전극(810), 드레인 전극(820) 및 제1 투명 전극(830)을 제외하고는 도 1에 도시된 액정표시장치(600)와 동일한 구성을 갖는다. 따라서, 도 6에 있어서, 도 1의 액정표시장치(600)와 동일한 기능하는 구성 요소에 대해서는 참조 번호를 병기하고 그에 대한 설명은 생략한다.
상기 액정표시장치(900)는 투명 기판(100), TFT(800) 및 상기 TFT(800)와 전기적으로 연결된 화소 전극(500)을 포함한다.
상기 TFT(800)는 상기 투명 기판(100)의 TFT 영역(TA)에 위치한다. 상기 TFT(800)는 상기 투명 기판(100) 상에 구비된 게이트 전극(410), 상기 게이트 전극(410)의 상부에 구비된 게이트 절연막(420), 상기 게이트 절연막(420) 상에 구비된 액티브 층(430), 상기 액티브 층(430) 상에 구비된 오믹 콘택층(440), 상기 오믹 콘택층(440) 상에 구비된 소오스 전극(810), 상기 오믹 콘택층(440) 상에 구비된 드레인 전극(820), 및 상기 소오스 및 드레인 전극(810, 820) 상에 구비된 제1 투명 전극(830)을 포함한다.
상기 소오스 전극(810)은 U자 형상을 가지며, 상기 데이터 라인(300)으로부터 분기되어 형성된다. 상기 소오스 전극(810)은 제1 및 제2 소오스 전극(811, 812)으로 이루어지며, 상기 제1 및 제3 소오스 전극(811, 812)은 상기 오믹 콘택층(440) 상에 순차적으로 구비된다.
상기 제1 소오스 전극(811)은 상기 오믹 콘택층(440)의 상면에 구비되고, 몰리브덴(Mo) 또는 몰리브덴 합금, 크롬(Cr) 등으로 이루어진다. 상기 제2 소오스 전극(812)은 상기 제1 소오스 전극(811)의 상면에 구비되고, 은(Ag), 구리(Cu), 몰리브덴 또는 몰리브덴 합금 등으로 이루어진다.
이 실시예에 있어서, 상기 소오스 전극(810)은 상기 데이터 라인(300)과 마찬가지로 두 개의 불투명한 금속층(811, 812)을 구비한다. 그러나, 상기 소오스 전극(810)은 하나의 불투명한 금속층을 구비할 수도 있다.
상기 제1 및 제2 소오스 전극(811, 812)은 상기 채널 영역(CA)과 인접한 단부가 일부분 제거되어 상기 제1 소오스 전극(811)의 아래에 구비된 상기 오믹 콘택 층(440)을 일부분 노출한다.
상기 드레인 전극(820)은 상기 채널 영역(CA)을 중심으로 상기 소오스 전극(810)과 마주보도록 구비된다. 상기 드레인 전극(820)은 제1 및 제2 드레인 전극(821, 822)으로 이루어지고, 상기 제1 및 제2 드레인 전극(821, 822)은 상기 오믹 콘택층(440) 상면에 순차적으로 구비된다.
상기 제1 드레인 전극(821)은 상기 오믹 콘택층(440)의 상면에 구비되고, 몰리브덴(Mo) 또는 몰리브덴 합금, 크롬(Cr) 등으로 이루어진다. 상기 제2 드레인 전극(822)은 상기 제1 드레인 전극(821)의 상면에 구비되고, 은(Ag), 구리(Cu), 몰리브덴 또는 몰리브덴 합금 등으로 이루어진다.
이 실시예에 있어서, 상기 드레인 전극(820)은 상기 소오스 전극(810)과 마찬가지로, 두 개의 불투명한 금속층(821, 822)을 구비하나, 하나의 불명한 금속층을 구비할 수도 있다.
여기서, 상기 데이터 라인(300), 상기 소오스 및 드레인 전극(450, 460)에 각각 구비되는 불투명한 금속층(310, 320, 451, 452, 461, 462)의 개수는 서로 동일하며, 그 재질 또한 동일하다.
상기 소오스 전극(810) 및 상기 드레인 전극(820)의 상면에는 상기 제1 투명 전극(830)이 구비된다. 상기 제1 투명 전극(830)은 투명한 도전성 금속 재질, 예컨대, ITO 또는 IZO로 이루어진다. 상기 제1 투명 전극(830)은 상기 제2 소오스 전극(812) 및 상기 제2 드레인 전극(822)과 전기적으로 연결되며, 상기 소오스 및 드레인 전극(810, 820)을 보호하는 보호막 기능을 한다. 이에 따라, 상기 액정표시장치 (600)는 상기 소오스 및 드레인 전극(810, 820)을 보호하기 위한 보호막을 추가로 구비할 필요가 없다.
상기 제1 투명 전극(830)은 상기 채널 영역(CA)에서 상기 채널 영역(CA)에 위치하는 상기 오믹 콘택층(440)의 노출된 단부와 접한다. 상기 제1 투명 전극(830) 상기 소오스 및 드레인 전극(810, 820)의 상기 채널 영역(CA)측 단부가 공정 과정에서 침식되는 것을 방지하도록 상기 채널 영역(CA)에 위치하는 상기 소오스 및 드레인 전극(810, 820)의 단면을 커버한다.
한편, 상기 화소 전극(500)은 상기 제1 투명 전극(830)으로부터 연장되어 형성되며, 영상이 표시되는 화소 영역(PA)에 구비된다. 상기 화소 전극(500)은 상기 게이트 절연막(420) 상면에 구비되고, 상기 제1 투명 전극(830)과 일체로 형성된다. 따라서, 상기 화소 전극(500)은 상기 제1 드레인 전극(830)과 동일한 재질로 이루어진다.
상술한 본 발명에 따르면, 액정표시장치는 데이터 라인, 소오스 전극 및 드레인 전극의 상면에 구비되는 제1 및 제2 투명 전극을 구비한다. 제1 및 제2 투명 전극은 데이터 라인, 소오스 전극 및 드레인 전극과 전기적으로 연결됨과 동시에 데이터 라인, 소오스 전극 및 드레인 전극을 보호한다.
이에 따라, 액정표시장치는 데이터 라인, 소오스 전극 및 드레인 전극을 삼중막으로 형성함과 동시에, 데이터 라인, 소오스 전극 및 드레인 전극을 보호하기 위한 보호막을 추가로 구비할 필요가 없다. 따라서, 액정표시장치는 보호막을 패터 닝하는 과정을 생략할 수 있으므로, 공정 과정에서 보호막을 패터닝하는데 필요한 마스크를 구비할 필요가 없다. 이로 인해, 액정표시장치는 공정 과정에서 필요한 마스크의 개수를 감소시킬 수 있으므로, 제조 원가를 절감할 수 있다.
또한, 액정표시장치는 보호막을 형성하는 과정을 생략할 수 있으므로, 전체 공정 시간을 단축할 수 있고, 이에 따라, 생산성을 향상시킬 수 있다.
이상에서는 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (10)

  1. 기판;
    상기 기판 상에 제1 방향으로 연장되어 형성되고, 게이트 신호를 전송하는 게이트 라인, 및 상기 게이트 라인으로부터 분기된 게이트 전극을 포함하는 게이트 배선층;
    상기 게이트 전극 상에 구비된 액티브 층;
    상기 액티브 층이 형성된 상기 기판 상에 상기 제1 방향과 직교하는 제2 방향으로 연장되어 형성되고, 데이터 신호를 전송하는 데이터 라인, 상기 데이터 라인으로부터 분기되어 상기 액티브 층의 상부에 구비된 소오스 전극, 및 상기 액티브 층의 상부에서 상기 액티브 층을 부분적으로 노출하여 채널 영역을 형성하도록 상기 소오스 전극과 이격되어 위치하는 드레인 전극을 포함하는 데이터 배선층;
    상기 소오스 전극 및 상기 드레인 전극의 상면에 구비되어 상기 소오스 전극 및 상기 드레인 전극과 전기적으로 연결된 제1 투명 전극; 및
    상기 제1 투명 전극으로부터 연장되어 형성된 화소 전극을 포함하는 것을 특징으로 하는 액정표시장치.
  2. 제1항에 있어서, 상기 화소 전극은 상기 제1 투명 전극과 일체로 형성된 것을 특징으로 하는 액정표시장치.
  3. 제1항에 있어서, 상기 제1 투명 전극 및 상기 화소 전극은 투명한 도전성 금속 재질로 이루어진 것을 특징으로 하는 액정표시장치.
  4. 제1항에 있어서, 상기 제1 투명 전극은 상기 채널 영역을 정의하는 상기 드레인 전극 및 상기 소오스 전극의 단면을 커버하는 것을 특징으로 하는 액정표시장치.
  5. 제1항에 있어서, 상기 데이터 라인 상면에 구비되고, 상기 소오스 전극의 상면에 구비된 제1 투명 전극으로부터 연장되어 형성된 제2 투명 전극을 더 포함하는 것을 특징으로 하는 액정표시장치.
  6. 제5항에 있어서, 상기 제2 투명 전극은 상기 제1 투명 전극과 일체로 형성되며, 상기 제1 투명 전극과 동일한 재질로 이루어진 것을 특징으로 하는 액정표시장치.
  7. 제1항에 있어서, 상기 드레인 전극은,
    상기 액티브 층상에 구비된 제1 드레인 전극; 및
    상기 제1 드레인 전극 상에 구비된 제2 드레인 전극을 포함하는 것을 특징으로 하는 액정표시장치.
  8. 제7항에 있어서, 상기 소오스 전극은,
    상기 액티브 상에 구비된 제1 소오스 전극; 및
    상기 제1 소오스 전극 상에 구비된 제2 소오스 전극을 포함하는 것을 특징으로 하는 액정표시장치.
  9. 기판 상에 제1 금속층을 형성한 후 제1 마스크를 이용하여 게이트 전극 및 게이트 라인을 패터닝하는 단계;
    상기 게이트 전극 및 상기 게이트 라인이 형성된 기판 상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 반도체층을 형성한 후 제2 마스크를 이용하여 액티브 층을 형성하는 단계;
    상기 액티브 층이 형성된 상기 게이트 절연막 상에 제2 금속층을 형성한 후 제3 마스크를 이용하여 데이터 라인, 소오스 전극 및 드레인 전극을 패터닝하는 단계;
    상기 데이터 라인, 상기 소오스 전극 및 상기 드레인 전극이 형성된 게이트 절연막 상에 투명 도전막을 형성하는 단계; 및
    제4 마스크를 이용한 사진 식각 공정을 통해 상기 투명 도전막을 패터닝하여 제1 투명 전극 및 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치 제조 방법.
  10. 기판 상에 제1 금속층을 형성한 후 제1 마스크를 이용하여 게이트 전극 및 게이트 라인을 형성하는 단계;
    상기 게이트 전극 및 상기 게이트 라인이 형성된 기판 상에 게이트 절연막을 형성하는 단계;
    상기 게이트 절연막 상에 반도체층 및 제2 금속층을 형성한 후, 제2 마스크를 이용하여 액티브 층, 데이터 라인, 소오스 전극 및 드레인 전극을 형성하는 단계;
    상기 데이터 라인, 상기 소오스 전극 및 상기 드레인 전극이 형성된 게이트 절연막 상에 투명 도전막을 형성하는 단계; 및
    제3 마스크를 이용한 사진 식각 공정을 통해 상기 투명 도전막을 패터닝하여 제1 투명 전극 및 화소 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 액정표시장치 제조 방법.
KR1020050040725A 2005-05-16 2005-05-16 액정표시장치 및 이의 제조 방법 KR20060118193A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050040725A KR20060118193A (ko) 2005-05-16 2005-05-16 액정표시장치 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050040725A KR20060118193A (ko) 2005-05-16 2005-05-16 액정표시장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20060118193A true KR20060118193A (ko) 2006-11-23

Family

ID=37705456

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050040725A KR20060118193A (ko) 2005-05-16 2005-05-16 액정표시장치 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR20060118193A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101327843B1 (ko) * 2006-12-29 2013-11-11 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101327843B1 (ko) * 2006-12-29 2013-11-11 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법

Similar Documents

Publication Publication Date Title
US8563980B2 (en) Array substrate and manufacturing method
US8497966B2 (en) FFS type TFT-LCD array substrate and manufacturing method thereof
KR101492106B1 (ko) 액정 표시 장치 및 이의 제조 방법
JP4238960B2 (ja) 薄膜トランジスタの製造方法
US20100038642A1 (en) Thin film transistor array panel and method of manufacturing the same
JPH11133455A (ja) 液晶表示装置の製造方法
KR20110008639A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101525883B1 (ko) 박막 트랜지스터 표시판 및 그의 제조 방법
KR101626899B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US8003451B2 (en) Method of manufacturing array substrate of liquid crystal display device
KR20100075195A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101458898B1 (ko) 표시 장치 및 그 제조 방법
KR101329284B1 (ko) 표시 기판 및 이의 제조 방법
KR101282404B1 (ko) 액정 표시 장치의 제조 방법
KR20060118193A (ko) 액정표시장치 및 이의 제조 방법
KR20060028519A (ko) 박막트랜지스터 표시판 및 그 제조 방법
KR20020064021A (ko) 액정 표시 장치용 박막 트랜지스터 기판의 제조 방법
KR20150006132A (ko) 산화물 박막트랜지스터 어레이 기판 및 그 제조방법
KR100476047B1 (ko) 에프.에프.에스 모드의 액정표시장치의 제조방법
KR20060088617A (ko) 박막 트랜지스터 기판 및 그 제조방법
KR100341124B1 (ko) 고개구율 및 고투과율 액정 표시 장치의 제조방법
KR20020028014A (ko) 박막 트랜지스터 액정표시장치의 제조방법
KR100417915B1 (ko) 액정표시장치용 어레이 기판 및 그의 제조방법
KR20070004276A (ko) 어레이 기판의 제조방법
JP2000180890A (ja) Ｔｆｔアレイ基板及びこれを用いた液晶表示装置並びにｔｆｔアレイ基板の製造方法

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination