JP2009280911A - 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット - Google Patents

表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット Download PDF

Info

Publication number
JP2009280911A
JP2009280911A JP2009105478A JP2009105478A JP2009280911A JP 2009280911 A JP2009280911 A JP 2009280911A JP 2009105478 A JP2009105478 A JP 2009105478A JP 2009105478 A JP2009105478 A JP 2009105478A JP 2009280911 A JP2009280911 A JP 2009280911A
Authority
JP
Japan
Prior art keywords
film
alloy film
atomic
display device
alloy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009105478A
Other languages
English (en)
Other versions
JP5368867B2 (ja
Inventor
Junichi Nakai
淳一 中井
Akira Nanbu
旭 南部
Yasushi Goto
裕史 後藤
Hiroyuki Okuno
博行 奥野
Aya Miki
綾 三木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority to JP2009105478A priority Critical patent/JP5368867B2/ja
Publication of JP2009280911A publication Critical patent/JP2009280911A/ja
Application granted granted Critical
Publication of JP5368867B2 publication Critical patent/JP5368867B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53219—Aluminium alloys
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】低温での熱処理を適用した場合でも十分に低い電気抵抗率を示すと共に、直接接続された透明画素電極とのコンタクト抵抗が十分に低減され、かつ耐食性に優れた表示装置用Ａｌ合金膜を提供する。
【解決手段】表示装置の基板上で、透明導電膜と直接接続されるＡｌ合金膜であって、該Ａｌ合金膜は、Ｃｏを０．０５〜０．５原子％、およびＧｅを０．２〜１．０原子％含み、かつＡｌ合金膜中のＣｏ量とＧｅ量が下記式（１）を満たすことを特徴とする表示装置用Ａｌ合金膜。
［Ｇｅ］≧−０．２５×［Ｃｏ］＋０．２ …（１）
（式（１）中、［Ｇｅ］はＡｌ合金膜中のＧｅ量（原子％）、［Ｃｏ］はＡｌ合金膜中のＣｏ量（原子％）を示す）
【選択図】なし

Description

本発明は、表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲットに関するものである。
小型の携帯電話から、３０インチを超す大型のテレビに至るまで様々な分野に用いられる液晶表示装置は、薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、以下「ＴＦＴ」と呼ぶ。）をスイッチング素子とし、透明画素電極と、ゲート配線およびソース−ドレイン配線等の配線部と、アモルファスシリコン（ａ−Ｓｉ）や多結晶シリコン（ｐ−Ｓｉ）などの半導体層を備えたＴＦＴ基板と、ＴＦＴ基板に対して所定の間隔をおいて対向配置され共通電極を備えた対向基板と、ＴＦＴ基板と対向基板との間に充填された液晶層から構成されている。
ＴＦＴ基板において、ゲート配線やソース−ドレイン配線などの配線材料には、電気抵抗が小さく、微細加工が容易であるなどの理由により、純ＡｌまたはＡｌ−ＮｄなどのＡｌ合金（以下、これらをまとめてＡｌ系合金ということがある）が汎用されている。Ａｌ系合金配線と透明画素電極の間には、Ｍｏ、Ｃｒ、Ｔｉ、Ｗ等の高融点金属からなるバリアメタル層が通常設けられている。この様に、バリアメタル層を介してＡｌ系合金配線を接続する理由は、Ａｌ系合金配線を透明画素電極と直接接続すると、接続抵抗（コンタクト抵抗）が上昇し、画面の表示品位が低下するからである。すなわち、透明画素電極に直接接続する配線を構成するＡｌは非常に酸化され易く、液晶ディスプレイの成膜過程で生じる酸素や成膜時に添加する酸素などにより、Ａｌ系合金配線と透明画素電極との界面にＡｌ酸化物の絶縁層が生成するためである。また、透明画素電極を構成するＩＴＯ等の透明導電膜は導電性の金属酸化物であるが、上記のようにして生成したＡｌ酸化物層により、電気的なオーミック接続を行うことができない。
しかし、バリアメタル層を形成するためには、ゲート電極やソース電極、更にはドレイン電極の形成に必要な成膜用スパッタ装置に加えて、バリアメタル形成用の成膜チャンバーを余分に装備しなければならない。液晶ディスプレイの大量生産に伴い低コスト化が進むにつれて、バリアメタル層の形成に伴う製造コストの上昇や生産性の低下は軽視できなくなっている。
そこで、バリアメタル層の形成を省略でき、Ａｌ系合金配線を透明画素電極に直接接続することが可能な電極材料や製造方法が提案されている。
例えば本願出願人は、バリアメタル層の省略を可能にすると共に、工程数を増やすことなく簡略化し、Ａｌ系合金配線を透明画素電極に対して直接かつ確実に接続し得るダイレクトコンタクト技術を開示している（特許文献１）。
詳しくは、特許文献１は、合金成分として、Ａｕ、Ａｇ、Ｚｎ、Ｃｕ、Ｎｉ、Ｓｒ、Ｇｅ、Ｓｍ、およびＢｉよりなる群から選ばれる少なくとも一種を０．１〜６原子％含むＡｌ合金を開示している。Ａｌ系合金配線に該Ａｌ合金からなるものを用いれば、これら合金成分の少なくとも一部が当該Ａｌ合金膜と透明画素電極との界面で析出物または濃化層として存在することによって、バリアメタル層を省略しても、透明画素電極との接触抵抗を低減させることができる。
しかし特許文献１に記載のＮｉ等を含むＡｌ合金の耐熱温度は、いずれも、おおむね１５０〜２００℃であり、表示装置（特にＴＦＴ基板）の製造工程における最高温度よりも低い。
なお近年、表示装置の製造温度は、歩留りの改善および生産性向上の観点から、ますます低温化する傾向にある。しかし製造工程の最高温度（窒化シリコン膜の成膜温度）を３００℃に下げたとしても、特許文献１に記載のＡｌ合金の耐熱温度を超える。
一方で、製造工程での最高温度（本発明において「熱処理温度」と呼ぶ。）が低下すると、Ａｌ系合金配線の電気抵抗が十分に下がらないという弊害がある。そこで本願出願人は、特許文献２で、良好な耐熱性を示しながら、低い熱処理温度でも十分に低い電気抵抗を示すＡｌ合金を開示している。
詳しくは、Ｎｉ，Ａｇ，Ｚｎ，Ｃｕ，およびＧｅよりなる群から選択される少なくとも一種の元素（以下「α成分」と呼ぶ。）、および、Ｍｇ，Ｃｒ，Ｍｎ，Ｒｕ，Ｒｈ，Ｐｄ，Ｉｒ，Ｐｔ，Ｌａ，Ｃｅ，Ｐｒ，Ｇｄ，Ｔｂ，Ｓｍ，Ｅｕ，Ｈｏ，Ｅｒ，Ｔｍ，Ｙｂ，Ｌｕ，およびＤｙよりなる群から選択される少なくとも一種の元素（以下「Ｘ成分」と呼ぶ。）を含有するＡｌ−α−Ｘ合金からなるＡｌ合金膜を開示している。
上記Ａｌ合金膜を薄膜トランジスタ基板に用いると、バリアメタル層の省略が可能になると共に、工程数を増やすことなく、Ａｌ合金膜と導電性酸化膜からなる透明画素電極を直接且つ確実に接触することができるとされている。また、Ａｌ合金膜に対し、例えば、約１００℃以上３００℃以下の低い熱処理温度を適用した場合でも、電気抵抗率の低減と優れた耐熱性とを達成できるとされている。具体的には、例えば２５０℃で３０分といった低温の熱処理を採用した場合でも、ヒロックなどの欠陥が生じることなく、当該Ａｌ合金膜の電気抵抗率を７μΩ・ｃｍ以下にすることができると記載されている。
特開２００４−２１４６０６号公報 特開２００６−２６１６３６号公報
上記の通り純Ａｌに合金元素を添加することによって、純Ａｌでは見られなかった種々の機能が付与されるが、一方で合金元素の添加量が多くなると、配線自体の電気抵抗が増加してしまう。また、合金元素の添加によって耐食性が悪化するという、好ましくない傾向が現れる。
特に、アレイ基板の製造工程では複数のウェットプロセスを通ることになるが、Ａｌよりも貴な金属を添加すると、ガルバニック腐食の問題が表れ、耐食性が劣化してしまう。例えばフォトリソグラフィ工程では、ＴＭＡＨ(テトラメチルアンモニウムヒドロキシド)を含むアルカリ性の現像液を使用するが、ダイレクトコンタクト構造の場合、バリアメタル層を省略しているためＡｌ合金膜がむき出しとなり、現像液によるダメージを受けやすくなる。
また、フォトリソグラフィの工程で形成したフォトレジスト（樹脂）を剥離する洗浄工程では、アミン類を含む有機剥離液を用いて連続的に水洗が行なわれている。ところがアミンと水が混合するとアルカリ性溶液になるため、短時間でＡｌを腐食させてしまうという別の問題が生じる。ところでＡｌ合金は、剥離洗浄工程を通るより以前にＣＶＤ工程を経ることによって熱履歴を受けている。この熱履歴の過程でＡｌマトリクス中には合金成分が析出物を形成する。しかるに、この析出物とＡｌの間には大きな電位差があるので、剥離液であるアミンが水と接触した瞬間に前記ガルバニック腐食によってアルカリ腐食が進行し、電気化学的に卑であるＡｌがイオン化して溶出し、ピット状の孔食（黒点）が形成されてしまう、といった問題がある。
本発明はこのような事情に着目してなされたものであって、その目的は、低い熱処理温度でも十分に低い電気抵抗率を示し、且つ、バリアメタル層を省略しても低コンタクト抵抗を示すと共に、表示装置の製造過程で用いられるアルカリ現像液や剥離液に対し、高い耐性を示す表示装置用Ａｌ合金膜を提供することにある。
上記目的を達成し得た本発明のＡｌ合金膜は、表示装置の基板上で、透明導電膜と直接接続されるＡｌ合金膜であって、Ｃｏを０．０５〜０．５原子％、およびＧｅを０．２〜１．０原子％含み、かつＡｌ合金膜中のＣｏ量とＧｅ量が下記式（１）を満たすところに特徴を有する。
［Ｇｅ］≧−０．２５×［Ｃｏ］＋０．２ …（１）
（式（１）中、［Ｇｅ］はＡｌ合金膜中のＧｅ量（原子％）、［Ｃｏ］はＡｌ合金膜中のＣｏ量（原子％）を示す）
上記Ａｌ合金膜は、更に、希土類元素群（好ましくは、Ｎｄ、Ｇｄ、Ｌａ、Ｙ、Ｃｅ、Ｐｒ、Ｄｙ）から選ばれる少なくとも１種の元素を、合計で０．０５〜０．７原子％（より好ましくは合計で０．０５〜０．５原子％、更に好ましくは合計で０．０５〜０．３原子％）含むものであってもよい。
本発明は、上記Ａｌ合金膜が、薄膜トランジスタに用いられていることを特徴とする表示装置も含むものである。
また、本発明は、Ｃｏを０．０５〜０．５原子％、およびＧｅを０．２〜１．０原子％含み、かつ上記Ｃｏ量とＧｅ量が下記式（２）を満たし、残部がＡｌおよび不可避不純物であるところに特徴を有するスパッタリングターゲットも規定する。
［Ｇｅ］≧−０．２５×［Ｃｏ］＋０．２ …（２）
（式（２）中、［Ｇｅ］はスパッタリングターゲット中のＧｅ量（原子％）、［Ｃｏ］はスパッタリングターゲット中のＣｏ量（原子％）を示す）
上記スパッタリングターゲットは、更に、希土類元素群（好ましくは、Ｎｄ、Ｇｄ、Ｌａ、Ｙ、Ｃｅ、Ｐｒ、Ｄｙ）から選ばれる少なくとも１種の元素を、合計で０．０５〜０．７原子％（より好ましくは合計で０．０５〜０．５原子％、更に好ましくは合計で０．０５〜０．３原子％）含んでいてもよい。
本発明によれば、バリアメタル層を介在させずに、Ａｌ合金膜を透明画素電極（透明導電膜、酸化物導電膜）と直接接続することができ、且つ、比較的低い熱処理温度（例えば２５０〜３００℃）を適用した場合でも十分に低い電気抵抗率を示すと共に、耐食性（アルカリ現像液耐性、剥離液耐性）に優れ、更には耐熱性も確保することのできる表示装置用Ａｌ合金膜を提供できる。尚、上記の熱処理温度とは、表示装置の製造工程（例えばＴＦＴ基板の製造工程）で最も高温となる処理温度を指し、一般的な表示装置の製造工程においては、各種薄膜形成のためのＣＶＤ成膜時の基板の加熱温度や、保護膜を熱硬化させる際の熱処理炉の温度などを意味する。
また、本発明のＡｌ合金膜を表示装置に適用すれば、上記バリアメタル層を省略することができる。従って本発明のＡｌ合金膜を用いれば、生産性に優れ、安価で且つ高性能の表示装置が得られる。
図１は、アモルファスシリコンＴＦＴ基板が適用される代表的な液晶ディスプレイの構成を示す概略断面拡大説明図である。 図２は、本発明の第１の実施形態に係るＴＦＴ基板の構成を示す概略断面説明図である。 図３は、図２に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。 図４は、図２に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。 図５は、図２に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。 図６は、図２に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。 図７は、図２に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。 図８は、図２に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。 図９は、図２に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。 図１０は、図２に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。 図１１は、本発明の第２の実施形態に係るＴＦＴ基板の構成を示す概略断面説明図である。 図１２は、図１１に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。 図１３は、図１１に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。 図１４は、図１１に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。 図１５は、図１１に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。 図１６は、図１１に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。 図１７は、図１１に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。 図１８は、図１１に示したＴＦＴ基板の製造工程の一例を、順番を追って示す説明図である。 図１９は、Ａｌ合金膜と透明画素電極のダイレクト接触抵抗の測定に用いたケルビンパターン（ＴＥＧパターン）を示す図である。 図２０は、Ａｌ−０．５原子％Ｃｏ−ｘ原子％Ｇｅ−０．２原子％Ｌａ合金膜中のＧｅ量（ｘ）とＩＴＯとのダイレクト接触抵抗との関係を示したグラフである。
本発明者らは、熱処理温度が低い場合であっても電気抵抗率を十分に小さくすることができると共に、バリアメタル層を省略しても、透明画素電極と直接接続させた場合にコンタクト抵抗を十分に低減させることができ、更には、表示装置の製造過程で使用される薬液（アルカリ現像液、剥離液）に対する耐性（耐食性）にも優れたＡｌ合金膜を実現すべく鋭意研究を行った。その結果、比較的少量のＣｏと、Ｇｅを必須元素として含有するＡｌ合金膜とすればよい、との着想のもとでその具体的方法を見出した。以下、本発明で上記元素を選定した理由とその含有量を規定した理由について詳述する。
本発明のＡｌ合金膜は、Ｃｏを０．０５〜０．５原子％（ａｔ％）含むものである。この様にＣｏを含有させることによって、コンタクト抵抗を低く抑えることができる。
その機構については以下の様に考えられる。即ち、Ａｌ合金膜中に合金成分としてＣｏを含有させれば、低い熱処理温度でも、Ａｌ合金膜と透明画素電極との界面に導電性のＣｏ含有析出物またはＣｏ含有濃化層が形成され易く、上記界面にＡｌ酸化物からなる絶縁層が生成するのを防止でき、Ａｌ合金膜と透明画素電極（例えばＩＴＯ）との間で、上記Ｃｏ含有析出物またはＣｏ含有濃化層を通して大部分のコンタクト電流が流れ、コンタクト抵抗を低く抑えることができるものと思われる。
上記Ｃｏによる低コンタクト抵抗を実現させるには、Ｃｏ量を０．０５原子％以上とする必要がある。好ましくは０．１原子％以上である。しかし、Ｃｏが過剰になると、却ってコンタクト抵抗が高くなると共に、耐食性が低下する。そこでＣｏ量は、０．５原子％以下とする。好ましくは０．４原子％以下である。また、Ｃｏ量が著しく過剰になると、低温での熱処理でＡｌ合金膜の電気抵抗率を十分低減できなくなる傾向にある。
耐食性として、上記アルカリ現像液耐性を高めると共に、上記感光性樹脂の剥離に用いる剥離液に対する耐性も高めるには、ＧｅをＣｏと共に含有させればよいことも見出した。
また、ＧｅをＣｏと共に含有させれば、コンタクト抵抗を低減させることもできる。
Ｇｅによる耐食性向上および低コンタクト抵抗を実現させるには、Ｇｅ量を０．２原子％以上とする必要がある。好ましくは０．３原子％以上である。しかし、Ｇｅ量が過剰になると、比較的低温で熱処理を施した後の電気抵抗を低く抑えることができない。また、コンタクト抵抗が却って増大する原因ともなる。よってＧｅ量は、１．０原子％以下とする。好ましくは０．８原子％以下である。
これまで低コンタクト抵抗実現のためにＣｏを多量に含有させることが行われてきたが、この過剰なＣｏは、現像液耐性の劣化を招いていた。しかし、本発明では、上記の通りＣｏとＧｅを複合添加することによって、少量のＣｏ量であっても低コンタクト抵抗を実現でき、その結果、従来のＡｌ合金膜と比較して、低コンタクト抵抗かつ優れた現像液耐性の兼備を図ることができたのである。
上記効果を十分に図るには、上述したＣｏ量、Ｇｅ量のそれぞれの範囲を満たすと共に、Ａｌ合金膜中のＣｏ量とＧｅ量が下記式（１）を満たすようにする。
［Ｇｅ］≧−０．２５×［Ｃｏ］＋０．２ …（１）
（式（１）中、［Ｇｅ］はＡｌ合金膜中のＧｅ量（原子％）、［Ｃｏ］はＡｌ合金膜中のＣｏ量（原子％）を示す）
好ましくは、上述したＣｏ量、Ｇｅ量のそれぞれの範囲を満たすと共に、Ａｌ合金膜中のＣｏ量とＧｅ量が、好ましくは下記式（３）（より好ましくは下記式（４））を満たすようにするのがよい。
［Ｇｅ］≧−０．２５×［Ｃｏ］＋０．２５ …（３）
［Ｇｅ］≧−０．２５×［Ｃｏ］＋０．３ …（４）
（式（３）（４）中、［Ｇｅ］はＡｌ合金膜中のＧｅ量（原子％）、［Ｃｏ］はＡｌ合金膜中のＣｏ量（原子％）を示す）
上記Ａｌ合金膜の成分組成は、上記規定量のＣｏおよびＧｅを含むと共に、上記式（１）を満たし、残部Ａｌおよび不可避不純物であるが、更に、Ａｌ合金膜の耐熱性を高めるべく、希土類元素群（好ましくは、Ｎｄ、Ｇｄ、Ｌａ、Ｙ、Ｃｅ、Ｐｒ、Ｄｙ）から選ばれる少なくとも１種の元素を含有させることができる。
Ａｌ合金膜が形成された基板は、その後、ＣＶＤ法などによって窒化シリコン膜（保護膜）が形成されるが、このとき、Ａｌ合金膜に施される高温の熱によって基板との間に熱膨張の差が生じ、ヒロック（コブ状の突起物）が形成されると推察されている。しかし、上記希土類元素を含有させることによって、ヒロックの形成を抑制することができる。さらに希土類元素を含有させることにより、耐食性をより向上させることもできる。
上記の通り、耐熱性を確保すると共に耐食性をより高めるには、希土類元素群（好ましくは、Ｎｄ、Ｇｄ、Ｌａ、Ｙ、Ｃｅ、Ｐｒ、Ｄｙ）から選ばれる少なくとも１種の元素を合計で０．０５原子％以上含有させることが好ましい。より好ましくは０．１原子％以上である。しかし希土類元素量が過剰になると、熱処理後のＡｌ合金膜自体の電気抵抗率が増大する。そこで希土類元素の総量を、０．７原子％以下（より好ましくは０．５原子％以下、更に好ましくは０．３原子％以下）と定めた。
尚、ここでいう希土類元素とは、ランタノイド元素（周期表において、原子番号５７のＬａから原子番号７１のＬｕまでの合計１５元素）に、Ｓｃ（スカンジウム）とＹ（イットリウム）とを加えた元素群を意味する。
上記Ａｌ合金膜は、スパッタリング法にてスパッタリングターゲット（以下「ターゲット」ということがある）を用いて形成することが望ましい。イオンプレーティング法や電子ビーム蒸着法、真空蒸着法で形成された薄膜よりも、成分や膜厚の膜面内均一性に優れた薄膜を容易に形成できるからである。
また、上記スパッタリング法で、上記Ａｌ合金膜を形成するには、上記ターゲットとして、Ｃｏを０．０５〜０．５原子％、およびＧｅを０．２〜１．０原子％［更には、必要に応じて希土類元素群（好ましくはＮｄ、Ｇｄ、Ｌａ、Ｙ、Ｃｅ、Ｐｒ、Ｄｙ）から選ばれる少なくとも１種の元素を、合計で０．０５〜０．７原子％（より好ましくは合計で０．０５〜０．５原子％、更に好ましくは合計で０．０５〜０．３原子％）］含むと共に、スパッタリングターゲット中のＣｏ量とＧｅ量が下記式（２）（好ましくは下記式（５）、より好ましくは下記式（６））を満たし、残部がＡｌおよび不可避不純物からなるものであって、所望のＡｌ合金膜と同一の組成のＡｌ合金スパッタリングターゲットを用いれば、組成ズレすることなく、所望の成分組成のＡｌ合金膜を形成することができるのでよい。
［Ｇｅ］≧−０．２５×［Ｃｏ］＋０．２ …（２）
［Ｇｅ］≧−０．２５×［Ｃｏ］＋０．２５ …（５）
［Ｇｅ］≧−０．２５×［Ｃｏ］＋０．３ …（６）
（式（２）（５）（６）中、［Ｇｅ］はスパッタリングターゲット中のＧｅ量（原子％）、［Ｃｏ］はスパッタリングターゲット中のＣｏ量（原子％）を示す）
上記ターゲットの形状は、スパッタリング装置の形状や構造に応じて任意の形状（角型プレート状、円形プレート状、ドーナツプレート状など）に加工したものが含まれる。
上記ターゲットの製造方法としては、溶解鋳造法や粉末焼結法、スプレイフォーミング法で、Ａｌ基合金からなるインゴットを製造して得る方法や、Ａｌ基合金からなるプリフォーム（最終的な緻密体を得る前の中間体）を製造した後、該プリフォームを緻密化手段により緻密化して得られる方法が挙げられる。
本発明は、上記Ａｌ合金膜が、薄膜トランジスタに用いられていることを特徴とする表示装置も含むものであり、その態様として、前記Ａｌ合金膜が、薄膜トランジスタの
・ソース電極および／またはドレイン電極並びに信号線に用いられ、ドレイン電極が透明導電膜に直接接続されているもの；および／または、
・ゲート電極および走査線に用いられているもの；が挙げられる。
また前記ゲート電極および走査線と、前記ソース電極および／またはドレイン電極ならびに信号線が、同一組成のＡｌ合金膜であるものが態様として含まれる。
本発明の透明画素電極としては、酸化インジウム錫（ＩＴＯ）または酸化インジウム亜鉛（ＩＺＯ）が好ましい。
以下、図面を参照しながら、本発明に係る表示装置の好ましい実施形態を説明する。以下では、アモルファスシリコンＴＦＴ基板またはポリシリコンＴＦＴ基板を備えた液晶表示装置（例えば図１、詳細については後述する）を代表的に挙げて説明するが、本発明はこれに限定されない。
（実施形態１）
図２を参照しながら、アモルファスシリコンＴＦＴ基板の実施形態を詳細に説明する。
図２は、上記図１（本発明に係る表示装置の一例）中、Ａの要部拡大図であって、本発明に係る表示装置のＴＦＴ基板（ボトムゲート型）の好ましい実施形態を説明する概略断面説明図である。
本実施形態では、ソース−ドレイン電極／信号線（３４）およびゲート電極／走査線（２５、２６）として、Ａｌ合金膜を使用している。従来のＴＦＴ基板では、走査線２５の上、ゲート電極２６の上、信号線３４（ソース電極２８およびドレイン電極２９）の上に、それぞれ、バリアメタル層が形成されているのに対し、本実施形態のＴＦＴ基板では、これらのバリアメタル層を省略することができる。
すなわち、本実施形態によれば、上記バリアメタル層を介在させることなく、ＴＦＴのドレイン電極２９に用いられるＡｌ合金膜を透明画素電極５と直接接続することができ、この様な実施形態においても、従来のＴＦＴ基板と同程度以上の良好なＴＦＴ特性を実現できる。
次に、図３から図１０を参照しながら、図２に示す本発明に係るアモルファスシリコンＴＦＴ基板の製造方法の一例を説明する。薄膜トランジスタは、水素化アモルファスシリコンを半導体層として用いたアモルファスシリコンＴＦＴである。図３から図１０には、図２と同じ参照符号を付している。
まず、ガラス基板（透明基板）１ａに、スパッタリング法を用いて、厚さ２００ｎｍ程度のＡｌ合金膜を積層する。スパッタリングの成膜温度は、１５０℃とした。このＡｌ合金膜をパターニングすることにより、ゲート電極２６および走査線２５を形成する（図３を参照）。このとき、後記する図４において、ゲート絶縁膜２７のカバレッジが良くなる様に、ゲート電極２６および走査線２５を構成するＡｌ合金膜の周縁を約３０°〜４０°のテーパー状にエッチングしておくのがよい。
次いで、図４に示すように、例えばプラズマＣＶＤ法などの方法を用いて、厚さ約３００ｎｍ程度の酸化シリコン膜（ＳｉＯｘ）でゲート絶縁膜２７を形成する。プラズマＣＶＤ法の成膜温度は、約３５０℃とした。続いて、例えばプラズマＣＶＤ法などの方法を用いて、ゲート絶縁膜２７の上に、厚さ５０ｎｍ程度の水素化アモルファスシリコン膜（ａ−Ｓｉ−Ｈ）および厚さ３００ｎｍ程度の窒化シリコン膜（ＳｉＮｘ）を成膜する。
続いて、ゲート電極２６をマスクとする裏面露光により、図５に示すように窒化シリコン膜（ＳｉＮｘ）をパターニングし、チャネル保護膜を形成する。更にその上に、リンをドーピングした厚さ５０ｎｍ程度のｎ+型水素化アモルファスシリコン膜（ｎ+ａ−Ｓｉ−Ｈ）５６を成膜した後、図６に示すように、水素化アモルファスシリコン膜（ａ−Ｓｉ−Ｈ）５５およびｎ+型水素化アモルファスシリコン膜（ｎ+ａ−Ｓｉ−Ｈ）５６をパターニングする。
次に、その上に、スパッタリング法を用いて、厚さ５０ｎｍ程度のＭｏ膜５３と厚さ３００ｎｍ程度のＡｌ合金膜２８，２９を順次積層する。スパッタリングの成膜温度は、１５０℃とした。次いで、図７に示す様にパターニングすることにより、信号線と一体のソース電極２８と、透明画素電極５に直接接触されるドレイン電極２９とが形成される。更に、ソース電極２８およびドレイン電極２９をマスクとして、チャネル保護膜（ＳｉＮｘ）上のｎ+型水素化アモルファスシリコン膜（ｎ+ａ−Ｓｉ−Ｈ）５６をドライエッチングして除去する。
次に、図８に示すように、例えばプラズマＣＶＤ装置などを用いて、厚さ３００ｎｍ程度の窒化シリコン膜３０を成膜し、保護膜を形成する。このときの成膜温度は、例えば２５０℃程度で行なわれる。次いで、窒化シリコン膜３０上にフォトレジスト層３１を形成した後、窒化シリコン膜３０をパターニングし、例えばドライエッチング等によって窒化シリコン膜３０にコンタクトホール３２を形成する。同時に、パネル端部のゲート電極上のＴＡＢとの接続に当たる部分にコンタクトホール（不図示）を形成する。
次に、例えば酸素プラズマによるアッシング工程を経た後、図９に示すように、例えばアミン系等の剥離液を用いてフォトレジスト層３１を剥離する。最後に、例えば保管時間（８時間程度）の範囲内で、図１０に示すように、例えば厚さ４０ｎｍ程度のＩＴＯ膜を成膜し、ウェットエッチングによるパターニングを行うことによって透明画素電極５を形成する。同時に、パネル端部のゲート電極のＴＡＢとの接続部分に、ＴＡＢとのボンディングのためＩＴＯ膜をパターニングすると、ＴＦＴアレイ基板１が完成する。
このようにして作製されたＴＦＴ基板は、ドレイン電極２９と透明画素電極５とが直接接続されている。
上記では、透明画素電極５として、ＩＴＯ膜を用いたが、ＩＺＯ膜を用いてもよい。また、活性半導体層として、アモルファスシリコンの代わりにポリシリコンを用いてもよい（後記する実施形態２を参照）。
このようにして得られるＴＦＴ基板を使用し、例えば、以下に記載の方法によって、前述した図１に示す液晶表示装置を完成させる。
まず、上記のようにして作製したＴＦＴ基板１の表面に、例えばポリイミドを塗布し、乾燥してからラビング処理を行って配向膜を形成する。
一方、対向基板２は、ガラス基板上に、例えばクロム（Ｃｒ）をマトリックス状にパターニングすることによって遮光膜９を形成する。次に、遮光膜９の間隙に、樹脂製の赤、緑、青のカラーフィルタ８を形成する。遮光膜９とカラーフィルタ８上に、ＩＴＯ膜のような透明導電膜を共通電極７として配置することによって対向電極を形成する。そして、対向電極の最上層に例えばポリイミドを塗布し、乾燥した後、ラビング処理を行って配向膜１１を形成する。
次いで、ＴＦＴ基板１と対向基板２の配向膜１１が形成されている面とを夫々対向するように配置し、樹脂製などのシール材１６により、液晶の封入口を除いてＴＦＴ基板１と対向基板２とを貼り合わせる。このとき、ＴＦＴ基板１と対向基板２との間には、スペーサー１５を介在させるなどして２枚の基板間のギャップを略一定に保つ。
このようにして得られる空セルを真空中に置き、封入口を液晶に浸した状態で徐々に大気圧に戻していくことにより、空セルに液晶分子を含む液晶材料を注入して液晶層を形成し、封入口を封止する。最後に、空セルの外側の両面に偏光板１０を貼り付けて液晶ディスプレイを完成させる。
次に、図１に示したように、液晶表示装置を駆動するドライバ回路１３を液晶ディスプレイに電気的に接続し、液晶ディスプレイの側部あるいは裏面部に配置する。そして、液晶ディスプレイの表示面となる開口を含む保持フレーム２３と、面光源をなすバックライト２２と導光板２０と保持フレーム２３によって液晶ディスプレイを保持し、液晶表示装置を完成させる。
（実施形態２）
図１１を参照しながら、ポリシリコンＴＦＴ基板の実施形態を詳細に説明する。
図１１は、本発明に係るトップゲート型のＴＦＴ基板の好ましい実施形態を説明する概略断面説明図である。
本実施形態は、活性半導体層として、アモルファスシリコンの代わりにポリシリコンを用いた点、ボトムゲート型ではなくトップゲート型のＴＦＴ基板を用いた点において、前述した実施形態１と主に相違している。詳細には、図１１に示す本実施形態のポリシリコンＴＦＴ基板では、活性半導体膜は、リンがドープされていないポリシリコン膜（ｐｏｌｙ−Ｓｉ）と、リンもしくはヒ素がイオン注入されたポリシリコン膜（ｎ+ｐｏｌｙ−Ｓｉ）とから形成されている点で、前述した図２に示すアモルファスシリコンＴＦＴ基板と相違する。また、信号線は、層間絶縁膜（ＳｉＯｘ）を介して走査線と交差するように形成されている。
本実施形態においても、ソース電極２８およびドレイン電極２９の上に形成されるバリアメタル層を省略することができる。
次に、図１２から図１８を参照しながら、図１１に示す本発明に係るポリシリコンＴＦＴ基板の製造方法の一例を説明する。薄膜トランジスタは、ポリシリコン膜（ｐｏｌｙ−Ｓｉ）を半導体層として用いたポリシリコンＴＦＴである。図１２から図１８には、図１１と同じ参照符号を付している。
まず、ガラス基板１ａ上に、例えばプラズマＣＶＤ法などにより、基板温度約３００℃程度で、厚さ５０ｎｍ程度の窒化シリコン膜（ＳｉＮｘ）、厚さ１００ｎｍ程度の酸化シリコン膜（ＳｉＯｘ）、および厚さ約５０ｎｍ程度の水素化アモルファスシリコン膜（ａ−Ｓｉ−Ｈ）を成膜する。次に、水素化アモルファスシリコン膜（ａ−Ｓｉ−Ｈ）をポリシリコン化するため、熱処理（約４７０℃で１時間程度）およびレーザーアニールを行う。脱水素処理を行った後、例えばエキシマレーザアニール装置を用いて、エネルギー約２３０ｍＪ／ｃｍ2程度のレーザーを水素化アモルファスシリコン膜（ａ−Ｓｉ−Ｈ）に照射することにより、厚さが約０．３μｍ程度のポリシリコン膜（ｐｏｌｙ−Ｓｉ）を得る（図１２）。
次いで、図１３に示すように、プラズマエッチング等によってポリシリコン膜（ｐｏｌｙ−Ｓｉ）をパターニングする。次に、図１４に示すように、厚さが約１００ｎｍ程度の酸化シリコン膜（ＳｉＯｘ）を成膜し、ゲート絶縁膜２７を形成する。ゲート絶縁膜２７の上に、スパッタリング等によって、厚さ約２００ｎｍ程度のＡｌ合金膜および厚さ約５０ｎｍ程度のバリアメタル層（Ｍｏ薄膜）５２を積層した後、プラズマエッチング等の方法でパターニングする。これにより、走査線と一体のゲート電極２６が形成される。
続いて、図１５に示すように、フォトレジスト３１でマスクを形成し、例えばイオン注入装置などにより、例えばリンを５０ｋｅＶ程度で１×１０15個／ｃｍ2程度ドーピングし、ポリシリコン膜（ｐｏｌｙ−Ｓｉ）の一部にｎ+型ポリシリコン膜（ｎ+ｐｏｌｙ−Ｓｉ）を形成する。次に、フォトレジスト３１を剥離し、例えば５００℃程度で熱処理することによってリンを拡散させる。
次いで、図１６に示すように、例えばプラズマＣＶＤ装置などを用いて、厚さ５００ｎｍ程度の酸化シリコン膜（ＳｉＯｘ）を基板温度約２５０℃程度で成膜し、層間絶縁膜を形成した後、同様にフォトレジストによってパターニングしたマスクを用いて層間絶縁膜（ＳｉＯｘ）とゲート絶縁膜２７の酸化シリコン膜をドライエッチングし、コンタクトホールを形成する。スパッタリングにより、厚さ５０ｎｍ程度のＭｏ膜５３と厚さ４５０ｎｍ程度のＡｌ合金膜を成膜した後、パターニングすることによって、信号線と一体のソース電極２８およびドレイン電極２９を形成する。その結果、ソース電極２８とドレイン電極２９は、各々コンタクトホールを介してｎ+型ポリシリコン膜（ｎ+ｐｏｌｙ−Ｓｉ）にコンタクトされる。
次いで、図１７に示すように、プラズマＣＶＤ装置などにより、厚さ５００ｎｍ程度の窒化シリコン膜（ＳｉＮｘ）を基板温度２５０℃程度で成膜し、層間絶縁膜を形成する。層間絶縁膜の上にフォトレジスト層３１を形成した後、窒化シリコン膜（ＳｉＮｘ）をパターニングし、例えばドライエッチングによって窒化シリコン膜（ＳｉＮｘ）にコンタクトホール３２を形成する。
次に、図１８に示すように、例えば酸素プラズマによるアッシング工程を経た後、前述した実施形態１と同様にしてアミン系の剥離液などを用いてフォトレジスト３１を剥離してから、ＩＴＯ膜を成膜し、ウェットエッチングによるパターニングを行って透明画素電極５を形成する。
このようにして作製されたポリシリコンＴＦＴ基板では、ドレイン電極２９は透明画素電極５に直接接続されている。
次に、トランジスタの特性を安定させるため、例えば２５０℃程度で１時間程度アニールすると、ポリシリコンＴＦＴアレイ基板が完成する。
第２の実施形態に係るＴＦＴ基板、および該ＴＦＴ基板を備えた液晶表示装置によれば、前述した第１の実施形態に係るＴＦＴ基板と同様の効果が得られる。
このようにして得られるＴＦＴアレイ基板を用い、前述した実施形態１のＴＦＴ基板と同様にして例えば前記図１に示す液晶表示装置を完成させる。
以下、実施例を挙げて本発明をより具体的に説明するが、本発明は以下の実施例によって制限を受けるものではなく、上記・下記の趣旨に適合し得る範囲で適当に変更を加えて実施することも勿論可能であり、それらはいずれも本発明の技術的範囲に包含される。
表１および表２に示す種々の合金組成のＡｌ合金膜（膜厚＝３００ｎｍ）を、ＤＣマグネトロン・スパッタ法（基板＝ガラス基板（コーニング社製 Ｅａｇｌｅ２０００）、雰囲気ガス＝アルゴン、圧力＝２ｍＴｏｒｒ、基板温度＝２５℃（室温））によって成膜した。
尚、上記種々の合金組成のＡｌ合金膜の形成には、真空溶解法で作製した種々の組成のＡｌ合金ターゲットをスパッタリングターゲットとして用いた。
また実施例で用いた種々のＡｌ合金膜における各合金元素の含有量は、ＩＣＰ発光分析（誘導結合プラズマ発光分析）法によって求めた。
上記のようにして成膜したＡｌ合金膜を用いて、熱処理後のＡｌ合金膜自体の電気抵抗率、Ａｌ合金膜を透明画素電極に直接接続したときのダイレクト接触抵抗（ＩＴＯとのコンタクト抵抗）、耐熱性、および耐食性としてアルカリ現像液耐性と剥離液耐性を、それぞれ下記に示す方法で測定した。これらの結果も表１および表２に示す。
（１）熱処理後のＡｌ合金膜自体の電気抵抗率
上記Ａｌ合金膜に対し、１０μｍ幅のラインアンドスペースパターンを形成し、不活性ガス雰囲気中、２７０℃で１５分間の熱処理を施してから、４端子法で電気抵抗率を測定した。そして下記基準で、熱処理後のＡｌ合金膜自体の電気抵抗率の良否を判定した。
（判定基準）
○：４．６μΩ・ｃｍ未満
×：４．６μΩ・ｃｍ以上
（２）透明画素電極とのダイレクト接触抵抗
Ａｌ合金膜と透明画素電極を直接接触したときの接触電気抵抗は、透明画素電極（ＩＴＯ；酸化インジウムに１０原子％の酸化スズを加えた酸化インジウムスズ）を、下記条件でスパッタリングすることによって図１９に示すケルビンパターン（コンタクトホールサイズ：１０μｍ角）を作製し、４端子測定（ＩＴＯ−Ａｌ合金膜に電流を流し、別の端子でＩＴＯ−Ａｌ合金間の電圧降下を測定する方法）を行なった。具体的には、図１９のＩ1−Ｉ2間に電流Ｉを流し、Ｖ1−Ｖ2間の電圧Ｖをモニターすることにより、コンタクト部Ｃのダイレクト接触抵抗Ｒを［Ｒ＝（Ｖ2−Ｖ1）／Ｉ2］として求めた。そして下記基準で、ＩＴＯとのダイレクト接触抵抗の良否を判定した。
（透明画素電極の成膜条件）
・雰囲気ガス＝アルゴン
・圧力＝０．８ｍＴｏｒｒ
・基板温度＝２５℃（室温）
（判定基準）
○：１０００Ω未満
×：１０００Ω以上
（３）アルカリ現像液耐性（現像液エッチングレートの測定）
基板上に成膜したＡｌ合金膜にマスクを施した後、現像液（ＴＭＡＨ２．３８質量％を含む水溶液）中に２５℃で１分間浸漬し、そのエッチング量を触診式段差計を用いて測定した。そして、下記基準でアルカリ現像液耐性の良否を判定した。
（判定基準）
○：６０ｎｍ未満／分
△：６０ｎｍ以上１００ｎｍ以下／分
×：１００ｎｍ超／分
（４）剥離液耐性
フォトレジスト剥離液の洗浄工程を模擬し、アミン系フォトレジストと水を混合したアルカリ性水溶液による腐食実験を行った。詳細には、東京応化工業（株）製のアミン系レジスト剥離液「ＴＯＫ１０６」水溶液をｐＨ１０に調整したもの（液温２５℃）を用意し、これに、上記Ａｌ合金膜に不活性ガス雰囲気中３３０℃で３０分間の熱処理を施したものを３００秒間浸漬させた。そして、浸漬後の膜表面にみられるクレータ状の腐食（孔食）痕（円相当直径が１５０ｎｍ以上のもの）の個数を調べた（観察倍率は１０００倍）。そして、下記基準で剥離液耐性の良否を判定した。
（判定基準）
○：１０個未満／１００μｍ２
△：１０個以上２０個以下／１００μｍ２
×：２０個超／１００μｍ２
（５）耐熱性
基板上に成膜したＡｌ合金膜に、窒素雰囲気中、３５０℃で３０分間の熱処理を行った後、表面性状を、光学顕微鏡（倍率：５００倍）を用いて観察し、目視でヒロックの有無を確認した。そして、下記判定基準により耐熱性を評価した。
（判定基準）
○：ヒロックなしかつ表面荒れもなし
△：ヒロックないが表面荒れがあり
×：ヒロックあり
表１および表２に示す結果から、次のことが分かる。まず規定量のＣｏとＧｅを含むＡｌ合金膜とすることで、低温での熱処理でも電気抵抗率を十分に低減できると共に、ＩＴＯ（透明画素電極）とのダイレクト接触抵抗を大幅に低減、即ち、低コンタクト抵抗を達成させることができる。更には、耐食性として、アルカリ現像液耐性と剥離液耐性のどちらにも優れていることがわかる。
また、更に希土類元素を含むＡｌ合金膜とすることで、優れた耐熱性も確保できることがわかる。
これに対し、Ｃｏ量が上限を上回っていると、低コンタクト抵抗を達成できないか、耐食性（アルカリ現像液耐性、剥離液耐性）に劣ったものとなる。
また合金元素として、ＩＴＯとのダイレクト接触抵抗を低減できるＡｇを添加したＡｌ合金膜（Ｎｏ．３６）は、耐食性（アルカリ現像液耐性、剥離液耐性）に劣る結果となっている。
Ｇｅが過剰であると、低温での熱処理後で十分にＡｌ合金膜の電気抵抗率を低減させることができない。一方、Ｇｅを含まないものは、コンタクト抵抗を十分に低減できず、かつ耐食性（アルカリ現像液耐性、剥離液耐性）に劣っている。
尚、上記実施例の結果を用いて、Ａｌ−０．５原子％Ｃｏ−ｘ原子％Ｇｅ−０．２原子％Ｌａ合金膜中のＧｅ量（ｘ）とＩＴＯとのダイレクト接触抵抗との関係を示したグラフを図２０に示す。この図２０より、上記Ａｌ合金膜において、Ｇｅを０．２原子％以上含有させることにより、ＩＴＯとのダイレクト接触抵抗を十分に低減できることがわかる。
１ ＴＦＴ基板
２ 対向基板
３ 液晶層
４ 薄膜トランジスタ（ＴＦＴ）
５ 透明画素電極（透明導電膜）
６ 配線部
７ 共通電極
８ カラーフィルタ
９ 遮光膜
１０ 偏光板
１１ 配向膜
１２ ＴＡＢテープ
１３ ドライバ回路
１４ 制御回路
１５ スペーサー
１６ シール材
１７ 保護膜
１８ 拡散板
１９ プリズムシート
２０ 導光板
２１ 反射板
２２ バックライト
２３ 保持フレーム
２４ プリント基板
２５ 走査線
２６ ゲート電極
２７ ゲート絶縁膜
２８ ソース電極
２９ ドレイン電極
３０ 保護膜（窒化シリコン膜）
３１ フォトレジスト（層）
３２ コンタクトホール
３３ アモルファスシリコンチャネル膜（活性半導体膜）
３４ 信号線
５２、５３ バリアメタル層
５５ ノンドーピング水素化アモルファスシリコン膜（ａ−Ｓｉ−Ｈ）
５６ ｎ+型水素化アモルファスシリコン膜（ｎ+ａ−Ｓｉ−Ｈ）

Claims (7)

  1. 表示装置の基板上で、透明導電膜と直接接続されるＡｌ合金膜であって、
    該Ａｌ合金膜は、Ｃｏを０．０５〜０．５原子％、およびＧｅを０．２〜１．０原子％含み、かつＡｌ合金膜中のＣｏ量とＧｅ量が下記式（１）を満たすことを特徴とする表示装置用Ａｌ合金膜。
    ［Ｇｅ］≧−０．２５×［Ｃｏ］＋０．２ …（１）
    （式（１）中、［Ｇｅ］はＡｌ合金膜中のＧｅ量（原子％）、［Ｃｏ］はＡｌ合金膜中のＣｏ量（原子％）を示す）
  2. 更に、希土類元素群から選ばれる少なくとも１種の元素を合計で０．０５〜０．７原子％含む請求項１に記載の表示装置用Ａｌ合金膜。
  3. 前記希土類元素群は、Ｎｄ、Ｇｄ、Ｌａ、Ｙ、Ｃｅ、Ｐｒ、Ｄｙよりなるものである請求項２に記載の表示装置用Ａｌ合金膜。
  4. 請求項１〜３のいずれかに記載の表示装置用Ａｌ合金膜が、薄膜トランジスタに用いられていることを特徴とする表示装置。
  5. Ｃｏを０．０５〜０．５原子％、およびＧｅを０．２〜１．０原子％含み、かつ該Ｃｏ量とＧｅ量が下記式（２）を満たし、残部がＡｌおよび不可避不純物であることを特徴とするスパッタリングターゲット。
    ［Ｇｅ］≧−０．２５×［Ｃｏ］＋０．２ …（２）
    （式（２）中、［Ｇｅ］はスパッタリングターゲット中のＧｅ量（原子％）、［Ｃｏ］はスパッタリングターゲット中のＣｏ量（原子％）を示す）
  6. 更に、希土類元素群から選ばれる少なくとも１種の元素を合計で０．０５〜０．７原子％含む請求項５に記載のスパッタリングターゲット。
  7. 前記希土類元素群は、Ｎｄ、Ｇｄ、Ｌａ、Ｙ、Ｃｅ、Ｐｒ、Ｄｙよりなるものである請求項６に記載のスパッタリングターゲット。
JP2009105478A 2008-04-23 2009-04-23 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット Expired - Fee Related JP5368867B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009105478A JP5368867B2 (ja) 2008-04-23 2009-04-23 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008112912 2008-04-23
JP2008112912 2008-04-23
JP2009105478A JP5368867B2 (ja) 2008-04-23 2009-04-23 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット

Publications (2)

Publication Number Publication Date
JP2009280911A true JP2009280911A (ja) 2009-12-03
JP5368867B2 JP5368867B2 (ja) 2013-12-18

Family

ID=41216898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009105478A Expired - Fee Related JP5368867B2 (ja) 2008-04-23 2009-04-23 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット

Country Status (5)

Country Link
US (1) US8422207B2 (ja)
JP (1) JP5368867B2 (ja)
KR (1) KR20100127290A (ja)
TW (1) TWI395333B (ja)
WO (1) WO2009131169A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4355743B2 (ja) 2006-12-04 2009-11-04 株式会社神戸製鋼所 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
JP4567091B1 (ja) 2009-01-16 2010-10-20 株式会社神戸製鋼所 表示装置用Ｃｕ合金膜および表示装置
TWI437697B (zh) 2009-07-27 2014-05-11 Kobe Steel Ltd Wiring structure and a display device having a wiring structure
JP2012180540A (ja) 2011-02-28 2012-09-20 Kobe Steel Ltd 表示装置および半導体装置用Ａｌ合金膜
JP5524905B2 (ja) 2011-05-17 2014-06-18 株式会社神戸製鋼所 パワー半導体素子用Ａｌ合金膜
JP2013084907A (ja) 2011-09-28 2013-05-09 Kobe Steel Ltd 表示装置用配線構造
TWI446539B (zh) * 2011-12-23 2014-07-21 Au Optronics Corp 半導體結構
US20160345425A1 (en) * 2014-02-07 2016-11-24 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Wiring film for flat panel display
CN104962871B (zh) * 2015-05-25 2018-04-27 同济大学 一种高导电性铝合金薄膜及其制备方法
CN105093751B (zh) * 2015-08-18 2018-09-11 京东方科技集团股份有限公司 预防esd的goa布局设计
KR20180082661A (ko) 2017-01-09 2018-07-19 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005171378A (ja) * 2003-11-20 2005-06-30 Hitachi Metals Ltd 配線膜用Ａｌ合金膜および配線膜形成用スパッタリングターゲット材
JP2006261636A (ja) * 2005-02-17 2006-09-28 Kobe Steel Ltd 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP2007157917A (ja) * 2005-12-02 2007-06-21 Kobe Steel Ltd 薄膜トランジスタ基板および表示デバイス
WO2008032786A1 (en) * 2006-09-15 2008-03-20 Kabushiki Kaisha Kobe Seiko Sho Display device

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2854694B2 (ja) 1990-09-03 1999-02-03 日本電業工作株式会社 群遅延時間補償形帯域通過ろ波器
JP2733006B2 (ja) * 1993-07-27 1998-03-30 株式会社神戸製鋼所 半導体用電極及びその製造方法並びに半導体用電極膜形成用スパッタリングターゲット
KR100471770B1 (ko) 1996-12-23 2005-06-17 삼성전자주식회사 액정표시장치
JP3365954B2 (ja) * 1997-04-14 2003-01-14 株式会社神戸製鋼所 半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜および半導体電極用Ａｌ−Ｎｉ−Ｙ 合金薄膜形成用スパッタリングターゲット
JPH11337976A (ja) 1998-03-26 1999-12-10 Toshiba Corp 表示装置用アレイ基板及びこのアレイ基板を備えた平面表示装置
JP4458563B2 (ja) 1998-03-31 2010-04-28 三菱電機株式会社 薄膜トランジスタの製造方法およびこれを用いた液晶表示装置の製造方法
JP4663829B2 (ja) 1998-03-31 2011-04-06 三菱電機株式会社 薄膜トランジスタおよび該薄膜トランジスタを用いた液晶表示装置
US6617644B1 (en) * 1998-11-09 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4783525B2 (ja) * 2001-08-31 2011-09-28 株式会社アルバック 薄膜アルミニウム合金及び薄膜アルミニウム合金形成用スパッタリングターゲット
JP2003273109A (ja) 2002-03-14 2003-09-26 Advanced Display Inc Ａｌ配線用薄膜及びその製造方法並びにこれを用いた液晶表示装置
JP3940385B2 (ja) 2002-12-19 2007-07-04 株式会社神戸製鋼所 表示デバイスおよびその製法
US7166921B2 (en) * 2003-11-20 2007-01-23 Hitachi Metals, Ltd. Aluminum alloy film for wiring and sputter target material for forming the film
JP2005303003A (ja) * 2004-04-12 2005-10-27 Kobe Steel Ltd 表示デバイスおよびその製法
JP4541787B2 (ja) * 2004-07-06 2010-09-08 株式会社神戸製鋼所 表示デバイス
JP4330517B2 (ja) * 2004-11-02 2009-09-16 株式会社神戸製鋼所 Ｃｕ合金薄膜およびＣｕ合金スパッタリングターゲット並びにフラットパネルディスプレイ
JP4579709B2 (ja) * 2005-02-15 2010-11-10 株式会社神戸製鋼所 Ａｌ−Ｎｉ−希土類元素合金スパッタリングターゲット
JP4542008B2 (ja) * 2005-06-07 2010-09-08 株式会社神戸製鋼所 表示デバイス
US7411298B2 (en) * 2005-08-17 2008-08-12 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.) Source/drain electrodes, thin-film transistor substrates, manufacture methods thereof, and display devices
US7683370B2 (en) * 2005-08-17 2010-03-23 Kobe Steel, Ltd. Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices
US7781767B2 (en) * 2006-05-31 2010-08-24 Kobe Steel, Ltd. Thin film transistor substrate and display device
JP4280277B2 (ja) * 2006-09-28 2009-06-17 株式会社神戸製鋼所 表示デバイスの製法
US8853695B2 (en) * 2006-10-13 2014-10-07 Kobe Steel, Ltd. Thin film transistor substrate including source-drain electrodes formed from a nitrogen-containing layer or an oxygen/nitrogen-containing layer
JP2008127623A (ja) * 2006-11-20 2008-06-05 Kobelco Kaken:Kk Ａｌ基合金スパッタリングターゲットおよびその製造方法
JP4377906B2 (ja) * 2006-11-20 2009-12-02 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ系Ａｌ基合金スパッタリングターゲット、およびその製造方法
JP4170367B2 (ja) * 2006-11-30 2008-10-22 株式会社神戸製鋼所 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット
JP4355743B2 (ja) * 2006-12-04 2009-11-04 株式会社神戸製鋼所 Ｃｕ合金配線膜とそのＣｕ合金配線膜を用いたフラットパネルディスプレイ用ＴＦＴ素子、及びそのＣｕ合金配線膜を作製するためのＣｕ合金スパッタリングターゲット
JP4705062B2 (ja) * 2007-03-01 2011-06-22 株式会社神戸製鋼所 配線構造およびその作製方法
JP2009004518A (ja) * 2007-06-20 2009-01-08 Kobe Steel Ltd 薄膜トランジスタ基板、および表示デバイス
US20090001373A1 (en) * 2007-06-26 2009-01-01 Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel Ltd.) Electrode of aluminum-alloy film with low contact resistance, method for production thereof, and display unit
JP2009010052A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 表示装置の製造方法
JP2009008770A (ja) * 2007-06-26 2009-01-15 Kobe Steel Ltd 積層構造およびその製造方法
JP5143649B2 (ja) * 2007-07-24 2013-02-13 株式会社コベルコ科研 Ａｌ−Ｎｉ−Ｌａ−Ｓｉ系Ａｌ合金スパッタリングターゲットおよびその製造方法
JP5432550B2 (ja) * 2008-03-31 2014-03-05 株式会社コベルコ科研 Ａｌ基合金スパッタリングターゲットおよびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005171378A (ja) * 2003-11-20 2005-06-30 Hitachi Metals Ltd 配線膜用Ａｌ合金膜および配線膜形成用スパッタリングターゲット材
JP2006261636A (ja) * 2005-02-17 2006-09-28 Kobe Steel Ltd 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP2007157917A (ja) * 2005-12-02 2007-06-21 Kobe Steel Ltd 薄膜トランジスタ基板および表示デバイス
WO2008032786A1 (en) * 2006-09-15 2008-03-20 Kabushiki Kaisha Kobe Seiko Sho Display device

Also Published As

Publication number Publication date
TW201005949A (en) 2010-02-01
WO2009131169A1 (ja) 2009-10-29
US20110019350A1 (en) 2011-01-27
TWI395333B (zh) 2013-05-01
US8422207B2 (en) 2013-04-16
JP5368867B2 (ja) 2013-12-18
KR20100127290A (ko) 2010-12-03

Similar Documents

Publication Publication Date Title
JP5368867B2 (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP4117001B2 (ja) 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP4170367B2 (ja) 表示デバイス用Ａｌ合金膜、表示デバイス、及びスパッタリングターゲット
WO2009123217A1 (ja) 表示装置、その製造方法およびスパッタリングターゲット
JP4542008B2 (ja) 表示デバイス
WO2010053135A1 (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP2009010052A (ja) 表示装置の製造方法
JP2008098611A (ja) 表示装置
JP2009033140A (ja) Ａｌ合金膜を用いた低接触電気抵抗型電極およびその製造方法並びに表示装置
KR101428349B1 (ko) 표시 장치용 ａｌ 합금막
JP2010262991A (ja) 現像液耐性に優れた表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP2008124499A (ja) 薄膜トランジスタ基板、表示デバイス、および表示デバイス用のスパッタリングターゲット
JP2009282514A (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP5357515B2 (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP2010134458A (ja) 表示装置用Ａｌ合金膜、表示装置およびスパッタリングターゲット
JP2009010053A (ja) 表示装置およびスパッタリングターゲット
JP2010181839A (ja) 表示デバイスの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130507

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130705

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130913

R150 Certificate of patent or registration of utility model

Ref document number: 5368867

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees