JP2006267937A

JP2006267937A - 反射型の液晶表示装置

Info

Publication number: JP2006267937A
Application number: JP2005089790A
Authority: JP
Inventors: Masato Furuya; 正人古屋
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 2005-03-25
Filing date: 2005-03-25
Publication date: 2006-10-05

Abstract

【課題】画素領域と周辺領域の黒表示の表示レベルの均一性を向上させて、表示品質を改善することが可能な反射型の液晶表示装置を提供する。
【解決手段】反射電極１０８とスイッチング回路ＳＷとを含む表示画素Ｐｘが配列された画素領域を有し、画素領域の周囲に設けられてスイッチング回路に電気信号を供給する駆動回路２，４が配置された領域５０３を有する第１の基板１１と、対向電極１３が形成された光透過性の第２の基板１２とを配置し、第１の基板と第２の基板との間に液晶ＬＣを封入してなる反射型の液晶表示装置において、画素領域の外周の全てに亙って隣接させて、その表面に反射電極と実質的に等しいピッチで無効反射電極６２０を配置すると共に無効反射電極同士を電気的に同電位となるように互いに接続した領域を形成し、領域の外周の全てに亙って隣接させて、その表面に黒表示用導電層５０９が配置された領域を形成する。
【選択図】図１

Description

本発明は、投射型液晶ディスプレイ等に好適な反射型のアクティブマトリクス型の液晶表示装置に関する。

近年、コンピューター、通信、放送、情報記録メディア等の技術進展と並行して、これらの映像情報を大画面・高精細に表示するディスプレイへの要望が高まっている。これを実現するものとして投射型液晶ディスプレイがすでに実用となっている。投射型液晶ディスプレイには大別すると透過型方式と反射型方式がある（例えば特許文献１及び２）。

前者は透過性絶縁基板上に薄膜トランジスタと光透過性電極からなる画素をマトリクス状に配列した液晶パネルを用い、この液晶パネルを透過する光を画素毎の液晶で変調して表示する方式である。透過型方式は光を投射するための光学系の構成が比較的簡単に構成できる、というメリットはあるが、液晶パネルを小型化し、画素密度を高くするとトランジスタや配線部分が画素面積に占める割合が大きくなり、開口率が低下する問題がある。また、画素の開口構造が投影画像に明確に表示されるため、特に自然画像を表示した場合に映像境界での滑らかさに欠ける、という欠点がある。

これに対し、後者の反射型方式は各画素が反射型の反射電極で構成され、トランジスタおよび配線は全てこの反射型の反射電極の下層に配置できるため、開口率を低下させることなく高い画素密度を実現できる。また、各画素に形成する反射電極間の間隙を０．３〜０．６μｍと非常に小さく構成できるため、画素の開口構造が目立たず、滑らかな画像を表示することができる。以上より、高精細表示が要求される投射型液晶ディスプレイへの応用については小型・高精細化が可能な反射型方式が適していると言える。

図１１〜図１３に基づいて液晶ディスプレイ等に用いられる従来の反射型の液晶表示装置の基本構成例について説明する。図１１は液晶表示装置の駆動回路基板に形成される駆動回路の概要を示す図である。
図１１に示すように、この液晶表示装置では、第１の基板となる駆動回路基板上に、その一側に水平走査駆動回路２が形成され、他側には垂直走査駆動回路４が形成される。そして、上記水平走査駆動回路２からは複数の信号電極Ｄ１、…Ｄｍ（ｍ：正数）が延び、椅子直走査駆動回路４からは複数の選択信号電極Ｇ１、…Ｇｎ（ｎ：正数）が延び、これらの両信号電極の各交差部に表示画素Ｐｘが配置される。従って、この表示画素Ｐｘは縦横にマトリクス状に配列されることになる。尚、図示例では代表として４つの表示画素Ｐｘが示されているが、実際には多数の表示画素が設けられる。そして、上記表示画素Ｐｘに対応して反射電極１０８も縦横にマトリクス状に配列される。

上記水平走査駆動回路２は、シフトレジスタ回路およびこのシフトレジスタ回路の出力でオン・オフ制御されるサンプリングスイッチ群（図示せず）で構成され、水平同期信号Ｈｓｔ，クロック信号Ｈｃｋおよび表示信号Ｖｉｄｅｏを入力することにより、表示信号を信号電極Ｄ１、…Ｄｍに順次サンプリングして供給する。
上記垂直走査駆動回路４は、シフトレジスタ回路（図示せず）で構成され、垂直同期信号Ｖｓｔ、クロック信号Ｖｃｋを入力することにより選択信号電極Ｇ１、…Ｇｎに対して映像の水平期間毎に順次選択信号を供給する。尚、以下、信号電極Ｄ１、…Ｄｍを代表して”Ｄ”と表し、選択信号電極Ｇ１、…Ｇｎを代表して”Ｇ”と表す場合もある。
上記表示画素Ｐｘは、例えばＭＯＳトランジスタよりなるトランジスタスイッチＴｒ、信号蓄積用の保持容量Ｃｓおよび反射電極１０８で構成される。ここでトランジスタスイッチＴｒと保持容量Ｃｓとでスイッチング回路ＳＷが形成される。上記トランジスタスイッチＴｒの一方の主端子、例えばドレインには前記信号電極Ｄが接続され、他方の主端子、例えばソースには反射電極１０８が接続され、更に制御端子（ゲート）には選択信号電極Ｇが接続されている。

上記反射電極１０８の対向部には液晶ＬＣを介して各画素共通になされた対向電極１３を形成した透明基板となる第２の基板１２（図１３参照）が配置される。前記垂直走査駆動回路４からは表示画素Ｐｘを構成するトランジスタスイッチＴｒの制御端子に選択信号が供給され、１水平期間毎に１行分のトランジスタスイッチＴｒが一括して順次オン状態となり、選択された各表示画素Ｐｘでは信号電極Ｄの表示信号が保持容量Ｃｓに書き込まれる。この電圧は次の垂直走査期間に新たな表示信号が書き込まれるまでの非選択期間中、保持容量Ｃｓに保持され、各表示画素Ｐｘに対応した液晶ＬＣを表示信号に対応した電圧で駆動する。

反射型の液晶表示装置においては、第１の基板である駆動回路基板に透明性は必要なく、シリコン基板に代表される一般的な半導体基板を用いることができる。また、シリコン基板でトランジスタ等の半導体素子が形成できるため、オフリークや電流電圧特性に優れたトランジスタ特性を実現でき、更には表示画素Ｐｘのみでなく水平走査駆動回路２、垂直走査駆動回路４といった駆動回路を同一基板上に容易に構成することができる。

図１２及び図１３は一般的な反射型の液晶表示装置の表示画素の代表的な構造例を示す平面図及びその断面図である。図示するように、シリコン基板よりなる第１の基板１１の表面に形成されたウエル１００上にトランジスタ領域１５および蓄積容量領域１６が配置される。そして、このトランジスタ領域１５にスイッチングトランジスタＴｒが形成され、蓄積容量領域１６に保持容量Ｃｓが形成される。各表示画素Ｐｘ間及び各表示画素ＰｘのトランジスタスイッチＴｒ及び保持容量Ｃｓはフィールド酸化膜１１２で相互に分離されている。トランジスタスイッチＴｒのゲート１０２及び保持容量Ｃｓの蓄積容量電極１０５はポリシリコン配線層で形成され、シリコン基板間に対しＳｉＯ_２を絶縁層とした所謂ＭＩＳ構造となっている。列信号電極１０１（図１１中のＤに対応）は、前記ポリシリコン配線層の上層に絶縁層を介して形成した第１の金属層で配線され、コンタクトホールを介してトランジスタスイッチＴｒのドレイン拡散領域１４０と電気的に接続される。トランジスタスイッチＴｒの他方の端子であるソース拡散領域１０３には、前記第１の金属層に形成した中継電極１０４がコンタクトホールを介して接続され、更にこの中継電極１０４は前記蓄積容量電極１０５にコンタクトホールを介して接続される。蓄積容量領域１６のシリコン基板側は高濃度拡散層１１０が形成され、前記第１の金属層に形成した配線１１１（Ｃｏｍ）で共通に配線されている。

ここで、前記第１の金属層の中継電極１０４はトランジスタスイッチＴｒのソース拡散領域１０３を完全に覆うように形成されている。このように、中継電極１０４がトランジスタスイッチＴｒのソース拡散領域１０３を覆い、漏れ光に対して遮光する構造とすることにより、ソース−ウェルで形成される半導体構造中での光キャリア発生を防止し、強い光照射下でも安定した信号保持特性および表示特性を得ることができる。

さらに、ここでは極めて強い光照射（入射光）に対しても十分な耐光性が確保できるように、前記第１の金属層の上層であって、上記反射型の反射電極１０８が形成される最上層の下層に位置する金属層で遮光パターン１０６が形成されている。この遮光パターン１０６には開口１０７により分離された中継パターン１００２が形成され、最上層の反射電極１０８と前記トランジスタスイッチＴｒのソース配線となる中継電極１０４とがコンタクトホール、上記中継パターン１００２及びコンタクトホールを介して接続される。これにより、トランジスタスイッチＴｒのソース拡散領域１０３と反射電極１０８が接続されている。
上記反射電極１０８の下層の絶縁層１２０は、反射電極１０８を形成する前工程において、その表面が光学レベルで平坦となるように研磨される。このような平坦性を実現する表面研磨手段としては、例えば部材層を化学機械的に研磨するＣＭＰ法（Ｃｈｅｍｉｃａｌ−ＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈ）を適用できる。

さらに、互いに隣接する反射電極１０８の間隙部には機械的な段差を埋めるための平坦化層１３０が形成されている。これにより段差部による液晶配向の乱れや、光学的な散乱の発生を抑制し、表示コントラストの低下を防止することができる。このような反射電極間の間隙の埋め込みプロセスとして例えば、反射電極１０８を形成した後、その表面にＳｉＯ_２等の絶縁層を一様に堆積し、その後、これを反射電極の表面が露出するまでエッチングするエッチバック法を用いることができる。なお、遮光パターン１０６の表裏面、あるいは反射電極１０８の裏面等に、必要に応じて金属層での光の多重反射を抑えるための光吸収層を形成することもできる。

また各反射電極１０８の上面側全体に液晶材料の初期分子配列を所定の方向に配向するための配向膜１５２ｂが形成されている。また光透過性の第２の基板１２に形成された対向電極１３（図１１中のＣＥに対応）の下面側全体に同じ配向層１５２ａが形成されている。そして、上記第１の基板１１と光透過性の第２の基板１２との間に、上記両配向層１５２ｂ、１５２ａを対向させて液晶１５１（図１１中のＬＣに対応）が封入され、反射電極１０８の信号電圧に応じて入射光の状態を変調する。
反射型の液晶表示装置に好適な液晶表示モードの例としては、電界効果複屈折モードがある。図１４及び図１５は負の誘電率異方性をもつ液晶を用い、初期配向を基板に略垂直としたノーマリーブラック型液晶の例を表している。

図１４に示したように、電圧が印加されない条件下では、液晶分子Ｍの配向方向は基板Ｅ１、Ｅ２に対してほぼ垂直で、かつ僅かに一定方向に傾いた方向となっている。初期配向で僅かに一定の傾きを付与する理由は，電圧印加時に液晶分子が一定の方向に揃って傾くように制御するためであり、具体的な配向膜形成手段としてはＳｉＯ_２の斜め蒸着等の手段を用いることができる。この場合、偏光ビームスプリッタＰＢＳから入射する直線偏光ＰＩに対し、複屈折作用は発現しないため、反射電極で反射された出力光Ｐ３の偏光方向は入射光Ｐ１の偏光方向と同じ直線偏光となる。したがって、出力光Ｐ３は偏光ビームスプリッタＰＢＳを再び通る際に光源側に反射され（ＰＯ）、投射画面上は黒が表示される。

一方、図１５は液晶に電圧Ｖが印加された状態を表しており、液晶分子Ｍは基板に対し一定の方向に揃って傾いた状態となる。液晶分子Ｍの長軸・短軸の屈折率差に基づく複屈折性により、光の直交する偏光成分に対する位相差に変化が生じ、出力光Ｐ３の偏光状態は印加電圧に応じた分子の傾き，液晶ギャップに対応するトータル光路長、入射光Ｐ１の波長をパラメータとしたリタデーション値に応じて楕円偏光から円偏光、さらには入射光Ｐ１と直交する偏光方向の直線偏光、というように変化する。入射光Ｐ１と直交する偏光成分については、偏光ビームスプリッタＰＢＳに再び入射した後にこの偏光ビームスプリッタＰＢＳを透過し、投射レンズ側に射出され（ＰＯ）、反射電極毎の印加電圧に対応してグレー〜白で表示される。

上記した液晶表示モードは、電圧を印加しない状態で黒を表示するノーマリーブラックモードであり、黒表示時に液晶の複屈折作用を受けないため、黒表示での波長依存性がなく、黒表示に対応した信号電圧レベルも小さくて済むため、高コントラストの表示特性が得られる、という利点がある。
また、同じ電界効果複屈折モードを用いた表示モードの例として、誘電異方性が正の液晶材料を２つの基板に各々略並行、かつ互いの基板上での向きをねじれた状態で初期配向し、電圧印加時に液晶分子を電界方向に配列させることでノーマリーホワイト表示させる反射型ＴＮモードを用いることもできる。

特開２００３−３４４８２４号公報特開平０１−１７０９３５号公報

ところで、上述したような反射型の液晶表示装置を用いて投射型ディスプレイを構成した場合、表示品位の要求から表示が行われる画素領域以外の周辺領域を黒枠でトリミング表示させているが、この表示について以下に述べるような課題があった。
図１６及び図１７は、液晶表示装置において画素領域の周囲を囲む周辺領域で黒枠表示を実現するための従来構造を示す図である。図１６は従来の液晶表示装置の平面を示す模式図、図１７は図１６に示す液晶表示装置の断面を示す模式図である。
図１６及び図１７の構成において、１１は画素領域５００およびこの画素領域５００の周囲を囲む周辺領域を有する半導体基板よりなる第１の基板、１２は対向電極１３を形成した透明性を有する第２の基板であり、各々の基板１１、１２の対向側表面には配向膜（図示せず）が形成されている。両基板１１、１２はその周縁部に形成したシール５０４を介して対向配置されて、両基板１１、１２の間隙部には注入口５０５から液晶材料を注入した後、この注入口５０５を樹脂材料で封止する。５０７は第１の基板１１に駆動信号を供給する接続端子であり、この接続端子５０７を介して外部駆動回路から駆動信号が入力される。そして、上記画素領域５００内には、前述したように反射画素１０８を含む表示画素Ｐｘがマトリクス状に配列されており、また上記周辺領域５０３には駆動回路として水平走査駆動回路２と垂直走査駆動回路４とが配列されている。

そして、上記のように第１の基板１１と第２の基板１２とを接合してなる表示パネルは必要に応じて放熱フィンを備えたベース部材１００３に取り付け、光透過性の第１の基板１２の入射側には周辺部をマスクする開口を有するマスク部材１００４が配置されている。
ここで、図１７において上記周辺領域５０３に配置された水平走査駆動回路２及び垂直走査駆動回路４（図１７においては垂直走査駆動回路４のみを記す）は、各表示画素Ｐｘの反射電極１０８と同一材料よりなる導電層５０９でその上部を覆う構造となっている。この周辺領域５０３の上部の導電層５０９には、対向電極１３を基準として液晶が黒レベルに応答するような電圧を印加し、画素領域５００を囲む周辺領域５０３が黒枠として表示されるように駆動される。例えば、誘電率異方性が負の液晶材料を基板に略垂直方向に初期配向し、電界効果複屈折効果で表示を行う前述の図１４及び図１５に示す液晶表示モードを用いた液晶表示装置では、電圧を印加しない状態で黒表示を行う（ノーマリーブラック）ことから、前記周辺領域５０３の上部の導電層５０９に対向電極１３と同電位の印加電圧を供給する。

このように、周辺領域５０３の上部を表示画素Ｐｘの反射電極１０８と同じ材料よりなる導電層５０９で覆う構造とすることで、画素領域５００に近接する周辺領域５０３を黒表示にできるとともに、周辺領域５０３に配置されている感光性を有する半導体素子を含む水平走査駆動回路２及び垂直走査駆動回路４に光源光が到達することを防止し、これによって周辺回路が誤動作することを防止することが可能となる。

しかしながら、上記した構造では、画素領域５００の反射電極１０８が一定の配列ピッチで規則的な構造をもって配置されているのに対し、周辺領域５０３の上部の導電層５０９は何ら隙間を持たないベタ構造であるため、以下の課題を有していた。

＜課題１＞
画素領域と周辺領域の黒表示レベル差と色付きの問題
画素領域５００の反射電極１０８と周辺領域５０３の導電層５０９は共に同一の材料で形成されているが、上述のように各々のパターン形状・規則性に大きな差があると、液晶の配向状態がこれら２つの領域間で差をもち、画素領域５００の黒レベルと周辺領域５０３の黒枠レベルに差が生じる問題があった。
特に、誘電率異方性が負の液晶材料を基板に略垂直方向に初期配向し、電界効果複屈折効果で表示を行う液晶表示装置では、液晶分子の初期配向が基板に垂直方向に付与されており、配向規制力が比較的小さいことから、下地の微妙な段差条件の違いが黒側の表示特性の差として現れやすい特徴がある。

さらに、ＲＧＢ各原色に対応して１枚ずつパネルを用い、これらを合成投射してカラー表示を行う３板式カラー液晶表示装置では、上記画素領域５００と周辺領域５０３との黒レベルの差と分布が特定の色付きや色むらとなって現れる結果、表示品位が損なわれるという問題があった。例えば図１７に示すマスク部材１００４はその取り付け状態において、画素領域５００の外周部の光を遮り周辺輝度低下をきたすことがないように、画素領域５００より一回り大きい開口を有する設計になされている。したがって、スクリーンに投射される投射画像は画素領域５００における反射電極１０８の配列に対するイメージのみではなく、周辺領域５０３に対応する部分も一部投影される。これより、画素領域５００における反射電極１０８の配列部と周辺領域５０３の黒レベルの差や分布の不均一がスクリーン上で観察され、表示品位を損なう問題があった。

＜課題２＞
有効画素領域の反射電極間埋め込みプロセス均一性の問題
従来技術で説明したように、隣接する反射電極１０８間の隙間を平坦化し、電極間段差を埋め込むプロセスを適用した液晶表示装置では、反射電極１０８と周辺領域５０３の導電層５０９との間でパターン形状・規則性に大きな差が存在すると、反射電極１０８間の隙間の埋め込み平坦化の均一性が劣化する、という問題があった。
図１８及び図１９は、反射電極間の埋め込み平坦化に関する説明のための模式図である。画素領域５００の各反射電極１０８と周辺領域５０３の導電層５０９を同一の材料で一度にパターン形成した後、平坦化のための埋め込み材料として例えばＳｉＯ_２よりなる埋め込み材料層８００を一様に堆積させる。このとき、従来の液晶表示装置では、画素領域５００の反射電極１０８の配列と周辺領域５０３の上部の導電層５０９のパターンの占有率に差があるため、埋め込み材料層８００の堆積厚さには、図１８における示したような分布を生じる。すなわち、周辺領域５０３から画素領域５００の内側に行くに従って、埋め込み材料層８００の厚さが、次第に薄くなり、しかも反射電極１０８間の隙間に対応する部分に凹部８０２が発生する。

その後、図１９のように堆積した埋め込み材料層８００をエッチバックで除去し、導電層５０９及び反射電極１０８の表面を露出させるが、この工程では初期の埋め込み材料層８００の堆積厚さのプロファイルが出来上がりに反映される結果、図示のように反射電極間に埋め込み段差の分布が発生し、特に画素領域５００における外周部分の表示均一性が劣化する、という問題があった。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、画素領域と周辺領域の黒表示の表示レベルの均一性を向上させて、表示品質を改善することが可能な反射型の液晶表示装置を提供することにある。また本発明の他の目的は、画素領域と周辺領域の液晶配向条件や段差埋め込み条件を改善することにより、表示の均一性を一層改善することが可能な反射型の液晶表示装置を提供することにある。

請求項１に係る発明は、反射電極と該反射電極に接続されたスイッチング回路とを含む表示画素が所定のピッチでマトリクス状に配列された画素領域を有すると共に、前記画素領域の周囲に設けられて、前記スイッチング回路に電気信号を供給する駆動回路が配置された領域を有する第１の基板と、表面に共通になされた対向電極が形成された光透過性の第２の基板とを電極面同士を対向配置し、前記第１の基板と前記第２の基板との間に液晶を封入してなる反射型の液晶表示装置において、前記第１の基板の中央部に前記画素領域が設けられており、前記画素領域の外周の全てに亙って隣接させて、その表面に前記反射電極と実質的に等しいピッチで無効反射電極を配置すると共に該無効反射電極同士を電気的に同電位となるように互いに接続した領域を形成し、該領域の外周の全てに亙って隣接させて、その表面に黒表示用導電層が配置された領域を形成するように構成したことを特徴とする反射型の液晶表示装置である。

この場合、例えば請求項２に規定するように、前記駆動回路は、半導体スイッチのオフ期間に出力段の静電容量に電荷を保持する期間を有するダイナミック回路を含み、前記ダイナミック回路のオフ期間のフローティングノードに接続された半導体スイッチの感光部位は、前記無効反射電極間の隙間に漏れる光を遮断するための補助遮光層により覆われる。

本発明の反射型の液晶表示装置によれば、画素領域と周辺領域の黒表示の表示レベルの均一性を向上させて、表示品質を改善することができる。また、画素領域と周辺領域の液晶配向条件や段差埋め込み条件を改善することにより、表示の均一性を一層改善することができる。

以下に、本発明に係る反射型の液晶表示装置の一実施例を添付図面に基づいて詳述する。以下に説明する各図において、先に説明した図１１〜図１９に示す構成部分と同一構成部分については同一符号を付して、その説明を省略する。

＜第１実施例＞
まず、本発明の液晶表示装置の第１実施例について説明する。
図１は本発明の液晶表示装置の第１実施例を示す概略平面図、図２は図１に示す装置の概略断面図、図３は無効反射電極の配列状態を示す拡大平面図である。尚、図１において、図１６で示した接続端子５０７の記載は省略している。また、図２は図１中のＡ−Ａ線矢視断面図である。

この第１実施例の特徴は、上記第１の基板の上記周辺領域の表面を黒表示用導電層で覆うと共に、上記黒表示用導電層の少なくとも上記画素領域に近接する側の一部の領域に上記反射電極と実質的に等しいピッチで無効反射電極を形成し、該無効反射電極同士を電気的に同電位となるように互いに接続するように構成した点である。換言すれば、上記第１の基板の中央部に前記画素領域が設けられており、上記画素領域の外周の全てに亙って隣接させて、その表面に上記反射電極と実質的に等しいピッチで無効反射電極を配置すると共にこの無効反射電極同士を電気的に同電位となるように互いに接続した領域を形成し、この領域の外周の全てに亙って隣接させて、その表面に黒表示用導電層が配置された領域を形成するように構成した点である。すなわち、図１及び図２に示すように、この液晶表示装置は、シリコン基板等よりなる第１の基板１１と光透過性の材料よりなる第２の基板１２との間に、液晶ＬＣを封入して構成される。そして、上記両基板１１、１２の周辺部はシール５０４により封止されている。この光の入射側となる第２の基板１２の表面（液晶ＬＣ側）は、例えばＩＴＯ等よりなる透明な対向電極１３が各表示画素に亘って共通に設けられる。尚、第２の基板１２の配向膜の記載は省略している。

また第１の基板１１の表面側（液晶ＬＣ側）は、画素領域５００が設けられており、この画素領域５００の周囲を囲むようにして周辺領域５０３が設けられている。尚、第１の基板１１の配向膜の記載は省略している。また上記第２の基板１２の光の入射側には、このパネルの周辺部をマスクするために画素領域５００より僅かに大きい開口を有するマスク部材１００４が配置されている。そして、上記画素領域５００には、この全面に亘って所定のピッチで縦横にマトリクス状に表示画素Ｐｘが配列され、この表示画素Ｐｘに対応して第２の基板１２の表面（液晶ＬＣ側）には反射電極１０８が縦横にマトリクス状に設けられている。上記各反射電極１０８の下部には、図１１〜図１３を参照して説明したようなスイッチング回路ＳＷ、例えばトランジスタスイッチＴｒや保持容量Ｃｓやこれらを接続する接続配線が形成されている。

そして、この画素領域５００は、大部分の領域を占める有効エリア５５０と、この有効エリア５５０の周辺を囲む僅かな幅の余剰エリア６５０とよりなる。当然のこととして、この有効エリア５５０及び余剰エリア６５０の各表示画素Ｐｘは、表示動作可能になされている。
この余剰エリア６５０は、必要に応じて構成されるものであり、その用途としては、映像表示位置を水平方向及び垂直方向に画素単位で電気的にシフトし、カラー表示の場合のＲＧＢ各パネルのレジストレーション調整を行う場合の余裕度を確保する等の目的で形成される。そして、上記画素領域５００の周囲を囲む周辺領域５０３内には、上記有効エリア５５０及び余剰エリア６５０の各表示画素Ｐｘに対して表示動作に必要な各駆動信号を供給する水平走査駆動回路２及び垂直走査駆動回路４等が配置されている。尚、図示例では、上記各回路２、４を左右及び上下に分割して配置している。

そして、上記周辺領域５０３の表面（液晶ＬＣ側）には、黒表示用導電層５０９（図１７中の導電層５０９に対応）が形成されている。そして、この黒表示用導電層５０９の内の少なくとも画素領域５００、詳しくは余剰エリア６５０に近接する側の一部の領域に、無効反射電極６２０をパターン化して形成している。このパターン化された無効反射電極６２０は、上記反射電極１０８と実質的に同じ寸法形状で方形状に成形され、且つ反射電極１０８と実質的に等しいピッチで配列されている。具体的には、この無効反射電極６２０は、上記余剰エリア６５０の周囲を囲むようにして一定の幅で形成されている。この無効反射電極６２０は、図３に示すように隣接する同士でその周辺部で（図３（Ａ）参照）、或いはその角部分で（図３（Ｂ）参照）、ブリッジ配線接合され、互いに電気的に導通させて同電位にできるようになっている。そして、この無効反射電極６２０に対して、所定のバイアス電位を供給できるようになっている。尚、パターン化されていない、いわゆるベタ状の黒表示用導電層５０９の部分も上記無効反射電極６２０と電気的に導通されている。

ここで上記無効反射電極６２０を含む導電層５０９と反射電極１０８とは同じ材料の金属膜により形成されており、製造時には同じ導電膜として一体的に成膜されて、その後、パターンエッチング等がなされることになる。上記無効反射電極６２０の一側における電極配列数は、例えば５０〜１００個程度であり、例えば全体の幅の長さは０．５〜１．０ｍｍ程度である。
ここで、上記無効反射電極６２０間の隙間６２２からは僅かに入射光が漏れる場合があるが、この無効反射電極６２０が形成されたエリアの下方には、各駆動回路２、４の構成の中で、特に光による誤動作を起こしにくいスタティックな回路要素を配置し、半導体スイッチのオフ期間に信号電圧を出力段に保持することで動作するダイナミック回路要素を配置しないように設計する。これにより、画素領域５００の反射電極１０８と同様な形状パターンで無効反射電極６２０を形成した領域においても、無効反射電極６２０間の隙間から漏れこむ光によって駆動回路２、４が誤動作することを防ぐことができる。

以上のように構成することによって、周辺領域５０３に形成した各無効反射電極５０９に一括してバイアス電位を供給することができ、例えば対向電極１３の電位レベルを基準に液晶ＬＣの黒表示電圧を印加することで、この周辺領域５０３を黒枠にトリミングすることができる。例えば、従来技術で説明したように、誘電率異方性が負の液晶材料を基板に略垂直方向に初期配向し、電界効果複屈折効果で表示を行うようにした図１４及び図１５に示す液晶表示モードを用いた液晶表示装置では、電圧を印加しない状態で黒表示を行う（ノーマリーブラック）ことから、上記周辺領域５０３の上部の導電層５０９及び無効反射電極６２０に対向電極１３と同電位の印加電圧を供給することで黒枠表示が行われるる。

この場合、画素領域５００及び周辺領域５０３に渡って反射電極１０８及び無効反射電極６２０がほぼ同等の形状、配列ピッチを保ち規則的に配列される。したがって、スクリーンに投影される画像の画素領域５００から周辺に渡って液晶の配向状態や光散乱条件等の差が小さくすることできる。特に周辺領域５０３の黒枠表示部の特性と画素領域５００の特性を一致させることができる結果、周辺の均一性がよく、色付き等の問題のない高品位な表示特性が実現できる。

さらに、本実施例によれば、周辺領域５０３の一部に反射電極１０８とほぼ同等の形状、配列ピッチを保った無効反射電極６２０を形成しているので、最上層の導体層の規則性が画素領域５００から周辺部に渡って維持される。したがって、図１８及び図１９で説明した反射電極間埋め込み平坦化の周辺から中央部にかけての条件差が緩和され、より均一性の高い表示特性を備えた液晶表示装置を実現することができる。尚、上記実施例において、余剰エリア６５０の表示画素ＰｘについてはＰＧＢ各パネルのレジストレーション調整に用いられない部分は黒表示されることになる。

＜第２実施例＞
次に、本発明の液晶表示装置の第２実施例について説明する。
図４は本発明の液晶表示装置の第２実施例を示す概略平面図、図５は図４に示す装置の概略断面図、図６は駆動回路の構成を示す回路構成図、図７は駆動回路のレイアウトを示す平面模式図、図８は駆動回路のレイアウトを示す断面模式図である。尚、図８は図７中のＢ−Ｂ線矢視断面図である。
図４及び図５において、図１及び図２中の符号と同一符号を付与した各構成要素は、第１実施例と同等であるため、ここでは第２実施例の特徴に限って説明する。
先の第１実施例においては、周辺領域５０３に形成した導電層５０９の内の内側の一部だけ無効反射電極５０９としてパターン形成したが、この第２実施例においては、図４及び図５に示すようにこの周辺領域５０３の導電層５０９を、略全域に亘ってパターン形成して無効反射電極６２として構成する。この場合に、第１実施例と同様に各無効反射電極６２は隣接する同士で相互に電気的に接続されている。これにより、対向電極１３の基準で液晶の黒レベルに応答した電圧を上記各無効反射電極６２に一括して供給することで、この周辺領域５０３を一括して黒枠でトリミング表示することができる。

この第２実施例の場合にも、先に説明した第１実施例と同様な作用効果を発揮することができる。
更に、この第２実施例では、駆動回路２、４の配置部分のほぼ全領域について、反射電極１０８とほぼ同等の形状、配列ピッチを保った無効反射電極６２０で形成しているので、図１８及び図１９で説明した画素電極間埋め込み平坦化の周辺から中央部にかけての条件差が、第１実施例に対してさらに緩和され、より均一性の高い表示特性を備えた液晶表示装置を実現することができる。
ただし、この第２実施例の場合には、導電層５０９の略全域を無効反射電極６２０としてパターン化して形成したので、電極６２０間の隙間６２２から光が下方へ漏れることが予測されるので、以下に説明するような工夫が必要である。すなわち、この第２実施例においては、周辺領域５０３の駆動回路２、４の配置位置の全領域に対し、反射電極１０８と同等の構造で無効反射電極６２０を形成している。したがって、これら電極６２０間の隙間６２２からの漏れ光が半導体で形成される各駆動回路２、４の感光部分に照射された場合、回路が誤動作して正常は表示動作が維持できなくなる恐れがある。

そして、周辺領域５０３に配置する駆動回路２、４の基本機能として、前述したように画素領域５００のマトリクス配列の表示画素Ｐｘに表示信号と選択走査信号を順次供給することが必要であり、通常、このような回路機能を実現するものとしてシフトレジスタ回路を用いるのが一般的である。図６に液晶表示装置で用いられるダイナミック型シフトレジスタ回路の回路構成例が示されている。
図６中、ＭＰはＰ型ＭＯＳトランジスタ、ＭＮはＮ型ＭＯＳトランジスタを表し、ＣＭＯＳ構造のスイッチ回路（ＭＰ１，ＭＮ１）、（ＭＰ３，ＭＮ３）、（ＭＮ５，ＭＮ５）…およびＣＭＯＳインバータ回路（ＭＰ２，ＭＮ２）、（ＭＰ４，ＭＮ４）、（ＭＰ６，ＭＮ６）…が基本単位ごとに交互にカスケード接続され、スイッチ回路のオン、オフは制御信号（Φ１ｎ、Φ１ｐ）、（Φ２ｎ、Φ２ｐ）で制御される。このようなダイナミック型のシフトレジスタ回路では、スイッチ回路のオフ期間に出力端子側（図中のＮｏｄｅ１、２、３）が一定期間フローティング状態となり、その状態を信号電荷として保持することにより順次転送動作を行う。したがって、これらの端子に接続した半導体素子に光が照射されると、信号電荷のリークが発生し、フローティング期間での電圧保持が不十分となり、誤動作する原因となる。

そこで、この第実施例２では、反射電極１０８と同等のパターンを有する無効反射電極６２０を駆動回路２、４の上層に形成するため、上記のシフトレジスタのようなダイナミック回路部分においては、感光部を電極６２０間の隙間６２２からの漏れ光に対して遮光し、誤動作を起こさないような工夫が必要である。
ここで、第２実施例の液晶表示装置において、駆動回路を構成するダイナミック型シフトレジスタについて、そのレイアウト例を図７に示した。また、その断面模式図を図８に示した。なお、両図における図中記号は、上記に述べた図６の回路構成図と対応している。本実施例では、水平走査駆動回路２及び垂直走査駆動回路４におけるダイナミック型シフトレジスタの電荷保持部に相当する半導体領域の上部を配線用の金属層の補助遮光層となるパターンＬ１、Ｌ２で覆った構造とする。このパターンＬ１、Ｌ２は、例えば、各トランジスタに電源、ＧＮＤ電位を給電する基準電源配線と兼用することが可能である。図８の断面構造模式図から明らかなように、本構造では、周辺領域５０３に形成した無効反射電極６２０間の隙間６２２から漏れ込んだ光をその下層に位置する配線用の金属層のパターンＬ１、Ｌ２で遮光し、ダイナミック回路の電荷保持部に相当する半導体領域に直接光が到達しない。したがって、回路誤動作のない、安定した表示動作を実現できる。

＜第３実施例＞
次に、本発明の液晶表示装置の第３実施例について説明する。
図９は本発明の液晶表示装置の第３実施例を示す概略平面図、図１０は図９に示す装置の概略断面図である。
この第３実施例の特徴は、映像表示可能な反射電極１０８が形成されている画素領域５００と、無効反射電極６２０が形成されている周辺領域５０３との間に、ダミー画素領域６８０を形成した点にある。このダミー画素領域６８０の表面にはダミー反射電極５１０が形成される。このダミー反射電極５１０は、機械的な形状と平坦度とを反射電極１０８にできるだけ一致させるように形成する。具体的には、ダミー反射電極５１０は通常の反射電極１０８と同様に、トランジスタスイッチングＴｒや保持容量Ｃｓ等よりなるスイッチング回路ＳＷや信号配線パターンを形状ダミーとしてダミー反射電極５１０の下部に備えた構造とする。ただし、このダミー反射電極５１０では、画素としての表示機能は不要であることから、各駆動回路２、４からの駆動信号の供給のための接続をせず、さらに、本来の画素Ｐｘにおいて個別に形成される反射電極１０８と下層のスイッチング回路ＳＷとのコンタクト接続をしない構造となっている。

本実施例では、ダミー画素領域６８０に配置したダミー反射電極５１０の形状を、画素領域５５０の反射電極１０８と略同一の形状、ピッチのパターンで形成している。尚、周辺領域５０３の表面は無効反射電極６２０が形成されているのは勿論である。このダミー反射電極５１０は、先の第１及び第２実施例と同様に、図３で示したように隣接する矩形電極パターン同士が共通電位となるように辺部あるいは角部で互いに接続した構造とする。本構造により、対向電極の基準で液晶の黒レベル応答に応じた電圧をダミー反射電極５１０に一括して供給することで、ダミー画素領域６８０および周辺領域５０３を一括して黒枠でトリミング表示できる。

以上のように、ダミー画素領域６８０と周辺領域５０３の最上層部は、画素領域５００の反射電極１０８とほぼ同等の形状、配列ピッチを保ったダミー反射電極５１０及び無効反射電極６２０でそれぞれ形成し、一括して黒表示電圧を供給可能な構造とした。このように、ダミー画素領域６８０を配置した効果により、スクリーンに投影される画像の画素領域５００から周辺領域５０３に渡る表示端部において、液晶の配向状態や光散乱条件等の差をさらに均一化することが可能となった。すなわち、周辺領域５０３およびダミー画素領域６８０で構成される黒枠表示部の特性と、画素領域５００の特性を、第１及び第２実施例と比較してさらに揃えることができ、画像周辺部の均一性がよく、色付き等の問題のない高品位な表示特性が実現できる。

さらに、この第３実施例では、周辺領域５０３と画素領域５５０との間に、下地形状がほぼ表示可能な画素Ｐｘと同等となるように設計したダミー画素領域６８０を配置しているため、従来技術の図１８及び図１９で説明した画素電極間埋め込み平坦化の周辺から中央部にかけての条件差が、第１及び第２実施例に対してさらに緩和され、より均一性の高い表示特性を備えた液晶表示装置を実現することができる。

本発明の液晶表示装置の第１実施例を示す概略平面図である。図１に示す装置の概略断面図である。無効反射電極の配列状態を示す拡大平面図である。本発明の液晶表示装置の第２実施例を示す概略平面図である。図４に示す装置の概略断面図である。駆動回路の構成を示す回路構成図である。駆動回路のレイアウトを示す平面模式図である。駆動回路のレイアウトを示す断面模式図である。本発明の液晶表示装置の第３実施例を示す概略平面図である。図９に示す装置の概略断面図である。図１１は液晶表示装置の駆動回路基板に形成される駆動回路の概要を示す図である。一般的な反射型の液晶表示装置の表示画素の代表的な構造例を示す平面図である。一般的な反射型の液晶表示装置の表示画素の代表的な構造例を示す断面図である。初期配向を基板に略垂直としたノーマリーブラック型液晶の例を表す図である。初期配向を基板に略垂直としたノーマリーブラック型液晶の動作例を表す図である。従来の液晶表示装置の平面を示す模式図である。図１６に示す液晶表示装置の断面を示す模式図である。反射電極間の埋め込み平坦化に関する説明のための模式図である。反射電極間の埋め込み平坦化に関する説明のためのエッチバック後の模式図である。

符号の説明

２…水平走査駆動回路（駆動回路）、４…垂直走査駆動回路（駆動回路）、１１…第１の基板、１２…第２の基板、１３…対向電極、１０８…反射電極、５００…画素領域、５０３…周辺領域、５０９…黒表示用導電層、６２０…無効反射電極、Ｃｓ…保持容量、Ｌ１，Ｌ２…パターン（補助遮光層）、ＬＣ…液晶、Ｐｘ…表示画素、ＳＷ…スイッチング回路。

Claims

反射電極と該反射電極に接続されたスイッチング回路とを含む表示画素が所定のピッチでマトリクス状に配列された画素領域を有すると共に、前記画素領域の周囲に設けられて、前記スイッチング回路に電気信号を供給する駆動回路が配置された領域を有する第１の基板と、表面に共通になされた対向電極が形成された光透過性の第２の基板とを電極面同士を対向配置し、前記第１の基板と前記第２の基板との間に液晶を封入してなる反射型の液晶表示装置において、
前記第１の基板の中央部に前記画素領域が設けられており、前記画素領域の外周の全てに亙って隣接させて、その表面に前記反射電極と実質的に等しいピッチで無効反射電極を配置すると共に該無効反射電極同士を電気的に同電位となるように互いに接続した領域を形成し、該領域の外周の全てに亙って隣接させて、その表面に黒表示用導電層が配置された領域を形成するように構成したことを特徴とする反射型の液晶表示装置。
前記駆動回路は、半導体スイッチのオフ期間に出力段の静電容量に電荷を保持する期間を有するダイナミック回路を含み、前記ダイナミック回路のオフ期間のフローティングノードに接続された半導体スイッチの感光部位は、前記無効反射電極間の隙間に漏れる光を遮断するための補助遮光層により覆われることを特徴とする請求項１記載の反射型の液晶表示装置。