JP2006154563A

JP2006154563A - 反射型の液晶表示装置

Info

Publication number: JP2006154563A
Application number: JP2004347721A
Authority: JP
Inventors: Masato Furuya; 正人古屋
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 2004-11-30
Filing date: 2004-11-30
Publication date: 2006-06-15
Also published as: US7567308B2; US20060113540A1

Abstract

【課題】高解像度で高品質な表示性能を備えた液晶表示装置を提供する。
【解決手段】共通電極１３が形成された透明基板１２と、画素電極１０８を含むアクティブマトリクス基板間に液晶層１５１を封入した液晶表示装置で、アクティブマトリクス基板が、信号電極Ｄと、走査電極Ｇと、画素電極１０８とを有し、表示画素が、スイッチングトランジスタＴｒと、信号蓄積用コンデンサＣｓ及び画素電極とを有し、スイッチングトランジスタのゲートを形成する配線層上に、絶縁層を介して積層される第１、第２及び第３の金属配線層Ｍ１，Ｍ２，Ｍ３を有し、第１及び第２の金属配線層の一部が、信号電極と走査電極として形成され、第４の金属配線層は画素電極として形成され、第３の金属配線層は、画素電極に対する接続を行う島状中継パターン１００２と、入射光を遮断する遮光パターン１０６として形成される。
【選択図】図２

Description

本発明は、投射型液晶ディスプレイ等に好適な反射型の液晶表示装置に関する。

近年、コンピューター、通信、放送、情報記録メディア等の技術進展と並行して、これらの映像情報を大画面・高精細に表示するディスプレイへの要望が高まっている。これを実現するものとして投射型液晶ディスプレイがすでに実用となっている。投射型液晶ディスプレイには大別すると透過型方式と反射型方式がある（例えば特許文献１）。

前者は透過性絶縁基板上に薄膜トランジスタと光透過性電極からなる画素をマトリクス状に配列した液晶パネルを用い、この液晶パネルを透過する光を画素毎の液晶で変調して表示する方式である。透過型方式は光を投射するための光学系の構成が比較的簡単に構成できる、というメリットはあるが、液晶パネルを小型化し、画素密度を高くするとトランジスタや配線部分が画素面積に占める割合が大きくなり、開口率が低下する問題がある。また、画素の開口構造が投影画像に明確に表示されるため、特に自然画像を表示した場合に映像境界での滑らかさに欠ける、という欠点がある。

これに対し、後者の反射型方式は各画素が反射型の画素電極で構成され、トランジスタおよび配線は全てこの反射型の画素電極の下層に配置できるため、開口率を低下させることなく画素ピッチが１０μｍ以下、という高い画素密度を実現できる。また、各画素に形成する画素電極間の間隙を０．３〜０．６μｍと非常に小さく構成できるため、画素の開口構造が目立たず、滑らかな画像を表示することができる。以上より、高精細表示が要求される投射型液晶ディスプレイへの応用については小型・高精細化が可能な反射型方式が適していると言える。

図８〜図１０に基づいて液晶ディスプレイ等に用いられる従来の反射型の液晶表示装置の基本構成例について説明する。図８は液晶表示装置の液晶パネルに形成される駆動回路の概要を示す図である。

図８において、”２”はアクティブマトリクス基板上に形成される液晶パネルであり、この液晶パネル２の一例には列信号電極駆動回路４が配置され、他側には行走査電極駆動回路６が配置される。上記液晶パネル２には、複数の列信号電極Ｄ１〜Ｄｍと、これに直交するように複数の行走査信号Ｇ１〜Ｇｎとが形成され、この列信号電極Ｄ１〜Ｄｍと行走査信号Ｇ１〜Ｇｎとの交差点が表示画素Ｐｘとなる。従って、表示画素Ｐｘは縦横にマトリクス状に配置されている。
上記列信号電極駆動回路４は水平シフトレジスタ４ａおよびスイッチ回路群ＳＷ１〜ＳＷｍより構成される。図示しない駆動タイミング生成回路より、水平スタート信号ＨＳＴおよび水平転送クロックＨＣＫ１、ＨＣＫ２の駆動信号を供給することにより水平シフトレジスタ４ａを駆動し、この水平シフトレジスタ４ａでは各出力段に接続したスイッチ回路群ＳＷ１〜ＳＷｍに対し順次オンパルスを送出して、４本の表示信号入力線から入力される表示信号Ｖｉｄｅｏ１〜Ｖｉｄｅｏ４を対応する列信号電極Ｄ１〜Ｄｍに順次サンプリングする。図示しない外部駆動回路では、元の表示信号を４つの表示信号Ｖｉｄｅｏ１〜Ｖｉｄｅｏ４に並列展開して液晶パネル２に供給する。このような表示信号の並列多相化は、列信号電極駆動回路４および液晶パネル２のサンプリングレートを実質的に低減するのに有効である。また、液晶を正負対称な交流電圧で駆動する目的から、図示しない外部駆動回路では、表示信号を基準電位に対して垂直走査周期毎に正負極性反転して液晶パネル２に供給する。

一方、行走査電極駆動回路６は垂直シフトレジスタ（図示せず）で構成され、図示しない駆動タイミング生成回路より垂直スタート信号ＶＳＴおよび垂直転送クロックＶＣＫ１、ＶＣＫ２の駆動信号を供給することにより、表示信号の１垂直期間を繰り返し周期として、各行走査電極Ｇ１〜Ｇｎに順次行選択パルスを送出する。

上記したように列信号電極Ｄ１〜Ｄｍと行走査電極Ｇ１〜Ｇｎの各交差部には、図９に示すような表示画素Ｐｘが構成されている。図９では列信号電極Ｄ１〜Ｄｍを代表して”Ｄ”と示し、行走査電極Ｇ１〜Ｇｎを代表して”Ｇ”と示している。この表示画素Ｐｘは、スイッチングトランジスタＴｒ、信号蓄積用コンデンサＣｓ、画素電極Ｅｘおよび全画素に共通な液晶層ＬＣＭで構成されている。スイッチングトランジスタＴｒのドレインＤＲには、上記列信号電極Ｄが接続され、スイッチングトランジスタＴｒのゲートＧＡには、上記行走査電極Ｇが接続される。また、スイッチングトランジスタＴｒのソースＳＯには、信号蓄積用コンデンサＣｓ及び画素電極Ｅｘが接続され、これら画素回路が形成された半導体基板よりなるアクティブマトリクス基板と光透過性な共通電極ＣＯＭとの間に液晶層ＬＣＭが封入される。

上記画素回路に対して行走査電極Ｇの行選択パルスが供給されると、１水平期間毎に１行分のスイッチングトランジスタＴｒが一括して順次オン状態となり、列信号電極Ｄにサンプリングした表示信号電圧がスイッチングトランジスタＴｒを介して信号蓄積用コンデンサＣｓに書き込まれる。この電圧は次の垂直走査期間に新たな信号が書き込まれるまでの非選択期間中、信号蓄積用コンデンサＣｓに保持され、各画素Ｐｘに対応した液晶層ＬＣＭを表示信号に対応した電圧で駆動する。

反射型の液晶表示装置においては、アクティブマトリクス基板に光透過性は必要なく、シリコンに代表される一般的な半導体基板を用いることができる。また、この半導体基板としてシリコン基板を用いれば、トランジスタ等の半導体素子が形成できるので、オフリークや電流電圧特性に優れたトランジスタ特性を実現できるため、画素回路のみでなく列信号電極駆動回路４や行走査電極駆動回路６といった周辺駆動回路を同一基板上に容易に構成することができる。

図１０及び図１１は従来の反射型の液晶表示装置の表示画素の代表的な構造例を示す平面図及びその断面図である。図示するように、シリコン基板に形成されたウェル１００上にトランジスタ領域１５および蓄積容量領域１６が配置される。そして、このトランジスタ領域１５にスイッチングトランジスタＴｒが形成され、蓄積容量領域１６に信号蓄積用コンデンサＣｓが形成される。各画素Ｐｘ間及び各画素ＰｘのトランジスタＴｒおよび信号蓄積用コンデンサＣｓはフィールド酸化膜１１２で相互に分離されている。トランジスタＴｒのゲート１０２（図９中のＧＡに対応）および信号蓄積用コンデンサＣｓの蓄積容量電極１０５はポリシリコン配線層で形成され、シリコン基板間に対しＳｉＯ_２を絶縁層とした所謂ＭＩＳ構造となっている。列信号電極１０１（図９中のＤに対応）は、前記ポリシリコン配線層の上層に絶縁層８を介して形成した第１の金属層で配線され、コンタクトホールＣ１を介してトランジスタＴｒのドレイン拡散領域１４０（図９中のＤＲに対応）と電気的に接続される。トランジスタＴｒの他方の端子であるソース拡散領域１０３（図９中のＳＯに対応）には、前記第１の金属層に形成した島状の中継電極１０４がコンタクトホールＣ２を介して接続され、更にこの島状の中継電極１０４は前記蓄積容量電極１０５にコンタクトホールＣ３を介して接続される。蓄積容量領域１６のシリコン基板側は高濃度拡散層１１０が形成され、前記第１の金属層に形成した配線１１１で共通に配線されている。

ここで、前記第１の金属層の島状の中継電極１０４はトランジスタＴｒのソース拡散領域１０３を完全に覆うように形成されている。本例のように、島状の中継電極１０４がトランジスタＴｒのソース拡散領域１０３を覆い、漏れ光に対して遮光する構造とすることにより、ソース−ウェルで形成される半導体構造中での光キャリア発生を防止し、強い光照射下でも安定した信号保持特性および表示特性を得ることができる。

さらに、本例では極めて強い光照射（入射光）に対しても十分な耐光性が確保できるように、前記第１の金属層の上層であって、上記反射型の画素電極１０８が形成される最上層の下層に位置する金属層で遮光パターン１０６が形成されている。この遮光パターン１０６には開口１０７により分離された島状の中継パターン１００２が形成され、最上層の画素電極１０８と前記トランジスタＴｒのソース配線となる島状の中継電極１０４とがコンタクトホールＣ１１、上記島状の中継パターン１００２及びコンタクトホールＣ１０を介して接続される。これにより、トランジスタＴｒのソース拡散領域１０３と画素電極１０８が接続されている。

上記画素電極１０８の下層の絶縁層１２０は、画素電極１０８を形成する前工程において、その表面が光学レベルで平坦となるように研磨される。このような平坦性を実現する表面研磨手段としては、例えば部材層を化学機械的に研磨するＣＭＰ法（Ｃｈｅｍｉｃａｌ−ＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈ）を適用できる。

さらに、互いに隣接する画素電極１０８の間隙部には機械的な段差を埋めるための平坦化層１３０が形成されている。これにより段差部による液晶配向の乱れや、光学的な散乱の発生を抑制し、表示コントラストの低下を防止することができる。このような画素電極間の間隙の埋め込みプロセスとして例えば、画素電極１０８を形成した後、その表面にＳｉＯ_２等の絶縁層を一様に堆積し、その後、これを画素電極の表面が露出するまでエッチングするエッチバック法を用いることができる。なお、遮光パターン１０６の表裏面、あるいは画素電極１０８の裏面等に、必要に応じて金属層での光の多重反射を抑えるための光吸収層を形成することもできる。

また各画素電極１０８の上面側全体に液晶材料の初期分子配列を所定の方向に配向するための配向膜１５２ａが形成されてアクティブマトリクス基板Ｓを形成している。また光透過性基板１２に形成された共通電極１３（図９中のＣＯＭに対応）の下面側全体に同じ配向層１５２ｂが形成されている。そして、上記アクティブマトリクス基板ＳＵＢと光透過性基板１２との間に、上記両配向層１５２ａ、１５２ｂを対向させて液晶層１５１（図９中のＬＣＭに対応）が封入され、画素電極１０８の信号電圧に応じて入射光の状態を変調する。

反射型の液晶表示装置に好適な液晶表示モードの例としては、電界効果複屈折モードがある。図１２及び図１３は負の誘電率異方性をもつ液晶を用い、初期配向を基板に略垂直としたノーマリーブラック型液晶の例を表している。

図１２に示したように、電圧が印加されない条件下では、液晶分子Ｍの配向方向は基板Ｅ１、Ｅ２に対してほぼ垂直で、かつ僅かに一定方向に傾いた方向となっている。初期配向で僅かに一定の傾きを付与する理由は，電圧印加時に液晶分子が一定の方向に揃って傾くように制御するためであり、具体的な配向膜形成手段としてはＳｉＯ_２の斜め蒸着等の手段を用いることができる。この場合、偏光ビームスプリッタＰＢＳから入射する直線偏光ＰＩに対し、複屈折作用は発現しないため、画素電極で反射された出力光Ｐ３の偏光方向は入射光Ｐ１の偏光方向と同じ直線偏光となる。したがって、出力光Ｐ３は偏光ビームスプリッタＰＢＳを再び通る際に光源側に反射され（ＰＯ）、投射画面上は黒が表示される。

一方、図１３は液晶に電圧Ｖが印加された状態を表しており、液晶分子Ｍは基板に対し一定の方向に揃って傾いた状態となる。液晶分子Ｍの長軸・短軸の屈折率差に基づく複屈折性により、光の直交する偏光成分に対する位相差に変化が生じ、出力光Ｐ３の偏光状態は印加電圧に応じた分子の傾き，液晶ギャップに対応するトータル光路長、入射光Ｐ１の波長をパラメータとしたリタデーション値に応じて楕円偏光から円偏光、さらには入射光Ｐ１と直交する偏光方向の直線偏光、というように変化する。入射光Ｐ１と直交する偏光成分については、偏光ビームスプリッタＰＢＳに再び入射した後にこの偏光ビームスプリッタＰＢＳを透過し、投射レンズ側に射出され（ＰＯ）、画素電極毎の印加電圧に対応してグレー〜白で表示される。

上記した液晶表示モードは、電圧を印加しない状態で黒を表示するノーマリーブラックモードであり、黒表示時に液晶の複屈折作用を受けないため、黒表示での波長依存性がなく、黒表示に対応した信号電圧レベルも小さくて済むため、高コントラストの表示特性が得られる、という利点がある。

また、同じ電界効果複屈折モードを用いた表示モードの例として、誘電異方性が正の液晶材料を２つの基板に各々略並行、かつ互いの基板上での向きをねじれた状態で初期配向し、電圧印加時に液晶分子を電界方向に配列させることでノーマリーホワイト表示させる反射型ＴＮモードを用いることもできる。

特開２００３−３４４８２４号公報

上述のように構成された反射型の液晶表示装置は高開口率で高密度画素が可能となる、という特徴があり、本出願人はこの特徴を最大限に生かした液晶表示装置として総画素数約８００万画素（水平３８４０画素×水平２０４８画素）の超高解像度の投射型ディスプレイの開発を実現している。

ところで、従来の反射型の液晶表示装置において、高解像度化に伴う技術課題として、画素数増大に伴い、パネルサイズが大きくなり、パネルの動作周波数も高くなる結果、内部の各種駆動信号の遅延特性の影響が無視できなくなる、という課題があった。

図１４および図１５は、従来の液晶表示装置の第１の課題である、行走査電極の選択パルス遅延について説明するための図である。図１４の構成において、行走査電極駆動回路から出力される行選択パルスは、行走査電極Ｇ１…Ｇｋ…の配線抵抗ＲＧ、配線寄生容量Ｃｐおよび負荷となるスイッチングトランジスタＴｒのゲート容量で構成されるＣＲ分布定数回路の特性に基づいて伝達される。これより、画素領域の水平方向について、行走査電極駆動回路６から、図中Ａ点、Ｂ点、Ｃ点と、その距離が遠くなるに従い、行選択パルス波形の鈍りと遅延が増大する。

従来の液晶表示装置では、行走査電極をトランジスタＴｒのゲート電極を形成するポリシリコン配線層で形成している。このポリシリコンはアルミ等の金属配線材料と比べてその比抵抗値が高く、通常、シート抵抗値は数十Ωのオーダとなる。一般的には、ゲート配線層の低抵抗化を実現する手段として、ポリシリコン上にＷ、Ｔｉ、Ｔａ等のシリサイド層を形成、あるいはＴｉのサリサイド構造を採用することが行われているが、積層厚の制限等もあり、アルミ配線層のような金属層に見合うレベルの低抵抗化は難しい。

例えば、画素ピッチ１０μｍで上記の水平画素数４０００を有する液晶表示装置を構成した場合、行走査電極配線を１０オームシート抵抗のポリシリコンで配設すると、配線長が４０ｍｍとなり、その配線幅を１．５μｍとすると、その配線抵抗Ｒは２００ｋ〜３００ｋΩに達する。またゲート容量Ｃについては、４０００個のスイッチングトランジスタＴｒのゲート容量と配線容量を合わせ、１０ｐＦ程度の値と見積もられる。これらの条件のもとで、行走査電極を伝播する行選択パルスの遅延を求めると、波形の立ち上がりと立ち下り最大で約１μｓｅｃ前後の鈍り（遅延）が発生するという結果となる。

図１５は、図１４でのゲート選択パルス遅延等価回路に対応した各部の駆動信号タイミングの模式図である。図１５において、列信号電極電圧Ｄ_Ａ、…Ｄ_Ｂ、…Ｄ_Ｃ、…には、各水平期間の表示信号を水平走査用の水平シフトレジスタ４ａ（図８参照）の出力で順次サンプリングした電圧が供給される。第ｋ行目の水平期間の信号を列信号電極にサンプリングする期間には、行走査電極駆動回路６（図８参照）から第ｋ行目に対応する行走査電極に対して、スイッチングトランジスタＴｒの「オン」レベルに対応する行選択パルスが供給される。第ｋ行目の水平期間の表示信号について、全ての列信号電極に対してのサンプリングが完了した時点、すなわち第ｋ行目の有効信号期間の直後の水平ブランキング期間中に該行のスイッチングトランジスタＴｒをオンからオフとするように行走査電極駆動回路６（図８参照）からのパルスレベルを「オフ」レベルに切り換える。以上の動作を表示信号の水平走査周期単位で繰り返すことにより、順次、各行の画素への信号書き込みを行う。

以上のように、各行画素への信号書き込みは、各列信号電極に水平期間毎にサンプリングした信号電圧を、水平ブランキング期間にスイッチングトランジスタを「オフ」することで該当する行の画素電圧として確定させることで実現されるが、実際には図１４の等価回路に示した行走査電極の行選択パルス遅延特性により、行走査電極駆動回路６からの距離の異なるＡ点、Ｂ点、Ｃ点の各点では図１５下段に示すようにその画素位置によって行選択パルスの遅延が生じる。図中で相対的に最も遅延の大きいＣ点の動作タイミングでは、行選択パルスがオフレベルになって画素電位が確定する時点が、次の水平有効期間（ｋ＋１行)の表示信号サンプリング期間にオーバーラップしており、このようなタイミング条件下では、水平サンプリング期間の表示信号入力／サンプリング動作中の各部容量結合での電圧クロストークや基準電源の揺すれの影響下で最終画素電圧が確定されるため、表示画像パターンによっては横引き状のノイズが発生したり、水平方向で画素電圧と表示輝度の不均一が発生してしまう、という問題がある。

このような問題を回避するには、表示信号の各水平期間信号に必要充分なブランキング期間を設ければよい。しかしながら、水平ブランキング期間は画素のアドレス動作に対しては無効な期間であり、その期間を大きくすることは結局、駆動の基本クロックレートの上昇を招く結果となる。前述の４０００×２０００画素の液晶表示装置を例とすると、フレームレートを１２０Ｈｚに倍速化したフリッカーレス駆動を採用した場合、１水平期間周期は約４μｓｅｃであり、これに１μｓｅｃの水平ブランキング期間を付与すると水平有効期間３μｓｅｃ／ブランキング期間１μｓｅｃでブランキング率が約２５％となり、ブランキングがゼロの信号に対して水平サンプリングクロックのレートは約３３％上昇する。上記のような高画素数を有する液晶表示装置では、等価ドットレートが１ＧＨｚ近くと非常な高レートとなるため、入力表示信号を例えば４８相並列化して実質的な動作周波数を２０ＭＨｚから２５ＭＨｚ程度に低減する構成としているが、上記説明で述べた水平ブランキング期間の確保は、液晶パネルと駆動システム上の大きな負担となっていた。

次に、従来の液晶表示装置の第２の課題について、図１６および図１７を用いて説明する。図１６は、列信号電極駆動回路４（図８参照）を構成する表示信号サンプリング回路について、駆動信号の配線遅延の影響を説明するための等価回路構成図である。図示例では表示信号Ｖｉｄｅｏ１〜４は”Ｖｉｄｅｏ”としてまとめて記載し、駆動クロックＨＣＫ１、２は”ＨＣＫ”としてまとめて記載している。同図において、ＰＤｓは表示パネルへの表示信号Ｖｉｄｅｏの入力端子電極、ＰＤｃは水平シフトレジスタ４ａの駆動クロックＨＣＫの入力端子電極、Ｌｓは表示信号をサンプリング用ＣＭＯＳアナログスイッチ群ＳＷ（ＳＷ１〜ＳＷｍを代表して示す）の入力端子に接続する共通配線、Ｌｃは水平走査用シフトレジスタの各段に駆動クロックを供給するクロック配線である。

入力端子電極ＰＤｓから入力された表示信号Ｖｉｄｅｏは共通配線Ｌｓによって各サンプリングスイッチ群ＳＷに入力され、共通配線Ｌｓの配線抵抗Ｒｓｉｇ、配線寄生容量Ｃｓｉｇおよび負荷となるＣＭＯＳ構成のスイッチ群ＳＷの入力部容量で構成されるＣＲ分布定数回路の特性に基づいて伝達される。また、入力端子電極ＰＤｓから入力された駆動クロックＨＣＫは配線Ｌｃによって水平シフトレジスタ４ａの各段に入力され、クロック配線Ｌｃの配線抵抗Ｒｃｋ、配線寄生容量Ｃｃｋおよび負荷となる水平シフトレジスタ４ａの各段の入力部容量で構成されるＣＲ分布定数回路の特性に基づいて伝達される。

図１７は、列信号電極駆動回路４（図８参照）のＣＭＯＳサンプリングスイッチ群ＳＷの入力端子における表示信号波形とそのサンプリングタイミングを表した模式図である。同図において、波形Ａ、Ｂ、Ｃは、図１６の伝達遅延等価回路の水平位置のＡ点、Ｂ点、Ｃ点にそれぞれ対応した波形である。この図に示したように、サンプリングスイッチの入力部の表示信号は入力端子からの距離が離れるにしたがって立ち上がり、立ち下がりの鈍った波形となる。また、同図のＰ、Ｑは、列信号電極駆動回路の水平シフトレジスタの出力で上記サンプリングスイッチの入力信号をサンプリングするタイミングを示している。入力端子から最も遠いＣ点ではサンプリングスイッチの入力部の波形鈍りが最も大きく、サンプリング確定タイミングＰ、Ｑでは入力表示信号のレベルまでまだ達しきらず、入力レベルに対して誤差電圧ΔＶが生じる。

上記のように、高画素数の液晶表示装置では通常、表示信号を多相並列化することで実質的な動作周波数を低減する構成を用いるが、表示信号に上述の伝達特性に基づく波形鈍りがあり、その程度が大きくなると、並列化した入力信号相数に対応した水平画素配列位置に所謂「ゴースト」と称される偽信号による２重像が発生し、表示品位が著しく損なわれる、という問題があった。

表示信号Ｖｉｄｅｏと水平シフトレジスタ４ａの駆動クロックＨＣＫの位相を最適に調整することによってこのゴースト現象は低減可能であるが、配線方向に沿って分布常数回路特性による波形鈍りが生じる場合には、表示信号Ｖｉｄｅｏと水平シフトレジスタ４ａのクロックＨＳＴの位相をパネル内部での伝播遅延特性も含めて高精度に合致させる必要があり、表示パネル設計の制約となっていた。

また、内部配線を伝播する信号の遅延を改善する方法として、配線幅を大きくして配線抵抗を下げることが考えられるが、配線幅を大きくした場合には配線の寄生容量も同時に大きくなる結果、伝達特性の大幅な向上が難しい、という問題があった。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものであり、その目的は高解像度で高品質な表示性能を備えた液晶表示装置を提供することにある。

請求項１に係る発明は、光透過性な共通電極が表面に形成された光透過性基板と、反射型の画素電極を含む複数の表示画素が表面に縦横にマトリクス状に配置されたアクティブマトリクス基板とを、前記共通電極と前記画素電極との間に液晶層を封入させて接合してなる液晶表示装置であって、前記アクティブマトリクス基板を前記マトリクス状に配置された複数の表示画素の片方の辺を列とし、他方の辺を行として動作させるための列信号電極駆動回路に接続された複数の列信号電極と、行走査電極駆動回路に接続された複数の行走査電極と、前記列信号電極と行走査電極との交差部に設けられた前記画素電極とを有し、前記表示画素が、そのゲートを前記行走査電極に接続し、ドレインを前記列信号電極に接続し、ソースを前記画素電極に接続したスイッチングトランジスタと、前記ソースにそれぞれ共通に接続した信号蓄積用コンデンサ及び前記画素電極とを有する反射型の液晶表示装置において、前記アクティブマトリクス基板は、前記スイッチングトランジスタの前記ゲートを形成する配線層上に、それぞれ絶縁層を介して積層される第１、第２、第３及び第４の金属層を有し、前記第１及び第２の金属層の内のいずれか一方の一部は、前記列信号電極と前記行走査電極の内のいずれか一方として形成され、他方の金属層は前記列信号電極と前記行走査電極の内の他方の電極として形成され、前記第４の金属層は前記画素電極として形成され、前記第３の金属層は、前記画素電極に対する接続を行う中継パターンと、入射光を遮断する遮光パターンと、で形成されることを特徴とする反射型の液晶表示装置である。

この場合、例えば請求項２に規定するように、前記第２の金属層は、前記中継パターンに接続される中継電極と、該中継電極と、前記第２の金属層に形成された前記列信号電極または行走査電極との間に介在されて固定電位になされる固定電位電極とを有する。

本発明によれば、反射型の液晶表示装置の液晶パネルの内部における信号配線の配線遅延の影響に基づく表示特性の問題を解決する構造を提供し、より高解像度で高品位な表示性能を備えた液晶表示装置を実現することができる。

以下に本発明に係る反射型の液晶表示装置の一実施例を添付図面に基づいて詳述する。尚、以下に説明する図において、先に説明した図８〜図１７に示す構成部分と同一構成部分については同一符号を付してある。
＜第１実施例＞
図１は本発明による反射型の液晶表示装置の第１実施例の液晶パネルの一部を示す平面図であり、図中のＡ、Ｂ、Ｃ、Ｄの２×２画素についてその平面構造を表したものである。また、図２はその断面構造を表した構造模式図である。また図２においては、その左側に各金属層の積層状態を模式的に併記してある。本発明では、アクティブマトリクス基板ＳＵＢの構造を、シリコン基板Ｓおよびその不純物ドープ層、ゲート酸化膜層、スイッチングトランジスタのゲートを形成するポリシリコン層Ｐ、ポリシリコン層上に層間絶縁層を介して積層した第１の金属層Ｍ１、第２の金属層Ｍ２、第３の金属層Ｍ３および第４の金属層Ｍ４の４つの金属層を積層した４層メタル基板構造とする。尚、各金属層Ｍ１〜Ｍ４間にはそれぞれ絶縁層が介在されている。

なお、図１の平面図では、図の煩雑化を避けるため、金属層は第１、第２層のみを表記対象とした。またＡ、Ｂ、Ｃ、Ｄの４つの画素Ｐｘはいずれも等しい構造を有するが、各層に形成したパターンの配置と接続関係をより直感的に理解し易くする目的で、上記第１および第２の金属層Ｍ１、Ｍ２の積層関係を反映した図示はＡの画素のみとし、他の画素の表記については、上層である第２の金属層Ｍ２から下層に位置する第１の金属層Ｍ１、さらに必要に応じてその他下層の構成層を透視図として見取れるように表記してある。また、図１の平面図では、各構成要素に付記した脚注番号に、それらのパターンが半導体層Ｓ、ポリシリコン層Ｐ、第１の金属層Ｍ１、第２の金属層Ｍ２の中のいずれの層に形成されたパターンであるかを（）中に併記してある。

図１および図２に基づき、本発明の第１実施例による反射型アクティブマトリクス液晶表示装置の構造について説明する。シリコン基板Ｓの上層に形成されたウェル１００上にトランジスタ領域１５および蓄積容量領域１６が配置されている。各画素Ｐｘ及び各画素ＰｘのトランジスタＴｒおよび信号蓄積用コンデンサＣｓはフィールド酸化膜１１２で相互に分離されている。トランジスタＴｒのゲート１０２（図９中のＧＡに対応）および蓄積容量電極１０５はポリシリコン配線層Ｐで形成され、シリコン基板Ｓに対しＳｉＯ_２を絶縁層とした所謂ＭＩＳ構造となっている。列信号電極１０１（図９中のＤに対応）は、前記ポリシリコン層Ｐの上層に絶縁層８を介して形成した第１の金属層Ｍ１で配線され、コンタクトホールＣ１を介してトランジスタＴｒのドレイン拡散領域１４０（図９中のＤＲに対応）と電気的に接続されている。トランジスタＴｒの他方の端子であるソース拡散領域１０３（図９中のＳＯに対応）には、前記第１の金属層Ｍ１に形成した島状の中継電極１０４がコンタクトホールＣ２を介して接続され、さらに島状の中継電極１０４は前記の蓄積容量電極１０５にコンタクトホールＣ３を介して接続されている。蓄積容量領域のシリコン基板側は高濃度拡散層１１０が形成され、前記第１の金属層Ｍ１に形成した配線１１１にコンタクトＣ４を介して接続し、列方向に共通に配線されている。

ポリシリコン層で形成したトランジスタＴｒのゲート１０２は、コンタクトホールＣ５を介して第１の金属層Ｍ１に島状に形成した中継用の矩形電極（図２中に図示せず）に接続され、さらにコンタクトホールＣ６によって第２の金属層Ｍ２に形成した行走査電極１６０（図９中のＧに対応）に接続さている。従来の液晶表示装置が行走査電極をトランジスタのゲートと同じポリシリコン配線層で形成していたのに対し、本発明の第１実施例では、行走査電極１６０を第１の金属層Ｍ１の列信号電極１０１の形成層より上層の第２の金属層Ｍ２で形成するようにした。そのため、行走査電極１６０の配線抵抗が従来のポリシリコンゲート構造の反射型の液晶表示装置と比較して２桁以上低減できるため、従来技術の課題であった行走査電極の行選択パルスの伝播遅延と波形ひずみの影響を大幅に改善することができる。

さらに、第２の金属層Ｍ２には、行走査電極１６０の配線パターン以外に、トランジスタＴｒのソースＳＯを上層に中継するための島状の中継電極１６１、および行走査電極１６０と島状の中継電極１６０間を分離するとともに、下層への漏れ光を遮光するための固定電位電極１６２が形成されている。この固定電位電極１６２は上記島状の中継電極１６１の周囲を囲むように形成されている。第２の金属層Ｍ２の島状の中継電極１６１と第１の金属層Ｍ１のソース用の島状の中継電極１０４との間はスルーホールＣ７で接続される。

本実施例では、第２の金属層Ｍ２に形成した行走査電極１６０とソース用の島状の中継電極１６１との間に遮光用の固定電位電極１６２を形成する構造としているため、従来の反射型の液晶表示装置と比較して下層への漏れ光を低減できるので、高い耐光性が実現できる。また、トランジスタＴｒのゲート端子とソース端子間の寄生容量による結合を、上記固定電位電極１６２を介在させることで低減でき、スイッチング動作時に行選択パルスがソース側に干渉する、所謂「ゲート−ソース間フィードスルー電圧」の発生量を抑制することができる。

図２に示した断面構造図において、第３の金属層Ｍ３にはソース配線中継のための島状の中継パターン１００２が形成され、更にこの開口部以外の領域を覆う遮光パターン１０６が形成されている。この第の３金属層Ｍ３に設けるソース中継用の島状の中継パターン１００２は、その開口スリットの位置が第２の金属層Ｍ２に形成したソース中継用の島状の中継電極１６１の開口部スリット位置、および第４の金属層Ｍ４に形成した画素電極１０８の電極間スリット１３０と上下方向において重ならない配置とすると良い。これにより、第４の金属層Ｍ４の電極間スリット１３０から入射した光が、互いにスリット位置の異なる第３、第２の金属層Ｍ３、Ｍ２の遮光層で効果的に遮光され、耐光性に優れた反射型のアクティブマトリクス液晶表示装置を実現できる。

なお、画素電極１０８への中継接続に用いる各スルーホールＣ７、Ｃ１０、Ｃ１１の配置については、タングステンプラグ等の埋め込み技術を用いて必要に上下層のスルーホールを同一位置に重ねて配置する「スタックド・ビア構造」を適用しても良い。

＜第２実施例＞
次に、図３および図４を用いて本発明による反射型の液晶表示装置の第２実施例について説明する。この第２実施例と先の第１実施例との主たる差異は、行走査電極と列信号電極を形成する金属層の位置関係を上下逆転させている点である。

図３は本発明の第２実施例における液晶パネルの一部を示す平面図であり、先の第１実施例の図１と同様に、Ａ、Ｂ、Ｃ、Ｄの２×２画素についてその平面構造を表したものである。また、図４はその断面構造を表した構造模式図である。

なお、図３の平面図では、第１実施例の図１と同様に、図の煩雑化を避けるため、金属層は第１、第２層のみを表記対象とした。またＡ、Ｂ、Ｃ、Ｄの４つの画素Ｐｘはいずれも等しい構造を有するが、各層に形成したパターンの配置と接続関係をより直感的に理解しやすくする目的で、上記第１および第２の金属層Ｍ１、Ｍ２の積層関係を反映した図示はＡの画素のみとし、他の画素の表記については、上層である第２の金属層Ｍ２から下層に位置する第１の金属層Ｍ１、さらに必要に応じてその他下層の構成層を透視図として見取れるように表記してある。また、図３の平面図では、各構成要素に付記した脚注番号に、それらのパターンが半導体層Ｓ、ポリシリコン層Ｐ、第１の金属層Ｍ１、第２の金属層Ｍ２の中のいずれの層に形成されたパターンであるかを（）中に併記してある。

図３および図４に基づき、本発明の第２実施例による反射型アクティブマトリクス液晶表示装置の構造について説明する。この第２実施例では、シリコン基板Ｓの上層に形成されたウェル１００上にトランジスタ領域１５および蓄積容量領域１６が配置されている。各画素Ｐｘ及び各画素ＰｘのトランジスタＴｒおよび信号蓄積用コンデンサＣｓはフィールド酸化膜１１２で相互に分離されている。トランジスタＴｒのゲート１０２（図９中のＧＡに対応）および蓄積容量電極１０５はポリシリコン配線層Ｐで形成され、シリコン基板Ｓに対しＳｉＯ_２を絶縁層とした所謂ＭＩＳ構造となっている。トランジスタＴｒのドレイン拡散領域１４０（図９中のＤＲに対応）は、前記ポリシリコン配線層Ｐの上層の第１の金属層Ｍ１に形成したドレイン中継用の島状の中継電極２７０にコンタクトホールＣ１を介して接続されている。トランジスタＴｒの他方の端子であるソース拡散領域１０３（図９中のＳＯに対応）には、前記第１の金属層Ｍ１に形成した島状の中継電極１０４がコンタクトホールＣ２を介して接続され、さらに島状の中継電極１０４は前記の蓄積容量電極１０５にコンタクトホールＣ３を介して接続されている。蓄積容量領域のシリコン基板側は高濃度拡散層１１０が形成され、前記第１の金属層Ｍ１に形成した配線２１１にコンタクトＣ４を介して接続されている。

ポリシリコン層で形成したトランジスタＴｒのゲート１０２は、コンタクトホールＣ５を介して第１の金属層Ｍ１に形成した行走査電極２６０（図９中のＧに対応）に接続され、行方向に並行配線されている。従来の液晶表示装置が行走査電極をトランジスタＴｒのゲートと同じポリシリコン配線層Ｐで形成していたのに対し、この第２実施例では、行走査電極２６０を第１の金属層Ｍ１で形成するようにした。そのため、行走査電極２６０の配線抵抗が従来のポリシリコンゲート構造の反射型の液晶表示装置と比較して２桁以上低減できるため、従来技術の課題であった行走査電極の行選択パルスの伝播遅延と波形ひずみの影響を大幅に改善することができる。

また、蓄積容量領域１６の固定電位給電に用いる第１の金属層Ｍ１の配線領域２１１は、ソース配線用の島状の中継電極１０４と、この隣接画素の行走査電極２６０との間に配置される。このようなパターン配置を採用することで、トランジスタＴｒのソース端子と、この隣接画素のゲート端子との間のパターン間寄生容量結合による干渉を抑制することができる。

第２の金属層Ｍ２には、列信号電極２０１（図９中のＤに対応）が形成され、この列信号電極２０１には、前記第１の金属層Ｍ１のドレイン中継用の島状の中継電極２７０がスルーホールＣ８を介して接続されている。また、第２の金属層Ｍ２には、列信号電極２０１以外に、トランジスタＴｒのソース配線を上層に中継するための島状の中継電極１６１、および列信号電極２０１と島状の中継電極１６１間を分離するとともに、下層への漏れ光を遮光するための固定電位電極２６２が形成されている。この固定電位電極２６２は、上記島状の中継電極１６１の周囲を囲むようにして形成されている。

この第２実施例では、第２の金属層Ｍ２に形成した列信号電極２０１とソース中継用の島状の中継電極１６１との間に遮光層となる固定電位電極２６２を形成する構造としているため、従来の反射型の液晶表示装置と比較して下層への漏れ光を低減できるので、高い耐光性が実現できる。また、ここでは、第２の金属層Ｍ２に形成した固定電位電極２６２を第１の金属層Ｍ１の配線領域２１１にスルーホールＣ９を介して接続する構造とした。これにより、蓄積容量領域１６の共通端子およびトランジスタＴｒのウェル基準電圧の給電を、列信号電極２０１と並行関係にある固定電位電極２６２を用いて行う構成となり、列信号電極２０１への信号サンプリング動作の充放電経路のインピーダンスを適正に構成することができる。

図４に示した断面構造図において、第３の金属層Ｍ３にはソース配線中継のための島状の中継パターン１００２が形成され、更にこの開口部以外の領域を覆う遮光パターン１０６が形成されている。この第の３金属層Ｍ３に設けるソース中継用の島状の中継パターン１００２は、その開口スリットの位置が第２の金属層Ｍ２に形成したソース中継用の島状の中継電極１６１の開口部スリット位置、および第４の金属層Ｍ４に形成した画素電極１０８の電極間スリット１３０と上下方向において重ならない配置とすると良い。これにより、第４の金属層Ｍ４の電極間スリット１３０から入射した光が、互いにスリット位置の異なる第３、第２の金属層Ｍ３、Ｍ２の遮光層で効果的に遮光され、耐光性に優れた反射型のアクティブマトリクス液晶表示装置を実現できる。

以上、本発明による反射型の液晶表示装置の第１および第２実施例によれば、行走査電極を配線抵抗の低い金属層を用いて配線するため、行走査電極を伝播する行選択パルスの遅延と波形鈍りの問題を解決することができる。また、投射型液晶表示パネルで要求される高い耐光性を実現することができる。以上の効果により、特に、画素数が大きい高精細画像を表示する液晶表示装置の実現に有効である。尚、第２の実施例において、行走査電極２６０と列信号電極２０１の上下関係の位置を逆転させて、行走査電極２６０を第２の金属層Ｍ２に形成し、列信号電極２０１を第１の金属層Ｍ１に形成するようにしてもよい。

＜第３実施例＞
次に、本発明の第３実施例について、図５〜図７を用いて説明する。本発明の第１、第２実施例では、４層金属配線構造で画素の行走査電極の信号伝達特性を向上することができる構造について説明したが、この第３実施例は、表示信号をサンプリングして画素の列信号電極に供給する列信号電極駆動回路の周波数特性を向上させることを目的としている。

図５は本発明の第３実施例に係る反射型アクティブマトリクス液晶表示装置における列信号電極駆動回路のサンプリング回路の構成図である。また図６は、列信号電極駆動回路のサンプリング回路を構成するサンプリングスイッチ部の配線パターンおよびトランジスタの配置平面図である。また、図７は、列信号電極駆動回路のサンプリング回路を構成するサンプリングスイッチ部の断面構造模式図である。図５中のＡ部は図６中のＡ部に対応している。

図５、図６において、表示信号Ｖｉｄｅｏ１〜４の配線は隣接４画素を１単位として同時並列化して外部駆動回路から供給されている。なお、この表示信号の並列数は液晶パネルの画素数と駆動レートを考慮して任意に決定されるものとする。表示信号Ｖｉｄｅｏ１〜４は各入力に対応した水平配線を用いて４画素周期で共通のグループを形成するＣＭＯＳスイッチの入力端子に接続するように共通配線されている。本実施例では、このサンプリングスイッチ入力部の共通配線を、第２、第３の２つの金属層Ｍ２、Ｍ３を用いて積層方向で並列化した構造としている。

サンプリングスイッチの入力端子の個々への接続は上記表示信号Ｖｉｄｅｏ１〜４の共通配線と直交関係となる垂直方向の配線で行うため、水平配線との交差を回避するように、この配線部分は第１の金属層Ｍ１で形成される。また、シフトレジスタの出力端子からサンプリングスイッチを構成するＣＭＯＳトランジスタ（ＰＭＯＳ、ＮＭＯＳ）のゲートへの接続についても、表示信号の入力共通配線と直交、または交差する関係となることから、第１の金属層Ｍ１を用いた配線を適用する。

この第３実施例では、４層構造の金属層を有する反射型アクティブマトリクス液晶表示装置で、該列信号電極駆動回路のサンプリング回路を構成するサンプリングスイッチ部の入力共通配線を２つの金属層で並行配線する構成とすることで、配線抵抗を約２分の１に低減できる。また配線幅を広げて抵抗を下げる方法と比較して、配線面積が増えることによる寄生容量増大の問題がないため、表示信号Ｖｉｄｅｏ１〜４の伝達周波数特性を従来装置と比べて大幅に向上することができる。

なお、最上層に位置する第４の金属層Ｍ４は列信号電極駆動回路の構成部全体を覆う均一パターンで構成し、この第４の金属層Ｍ４には、対向電極を基準として液晶の黒表示電圧を印加するようにする。この構造により、列信号電極駆動回路の半導体感光部への光を遮光し、安定した回路動作が実現できるとともに、画素領域に近接する列信号電極駆動回路の配置部がスクリーン上で黒枠でトリミング表示できるようにしている。

また、以上のような複数の金属層を用いた並列配線構造は。表示信号Ｖｉｄｅｏ１〜４の入力共通配線に限るものではなく、例えば、図６に示したようにサンプリングスイッチを構成するＣＭＯＳトランジスタ（ＰＭＯＳ、ＮＭＯＳ）の電源およびグランド電位の給電線（Ｖｄｄ、Ｖｓｓ）等に適用しても良い。このような構成にすることにより、サンプリング回路の基準電源配線およびクランド配線の配線抵抗を下げることができ、基準電位の揺すれによる各種ノイズの影響が小さい高品位な表示画像性能を得ることができる。

本発明による反射型の液晶表示装置の第１実施例の液晶パネルの一部を示す平面図である。図１に示す液晶パネルの断面構造を表した構造模式図である。本発明の第２実施例における液晶パネルの一部を示す平面図である。図２に示す液晶パネルの断面構造を表した構造模式図である。本発明の第３実施例に係る反射型アクティブマトリクス液晶表示装置における列信号電極駆動回路のサンプリング回路を示す構成図である。列信号電極駆動回路のサンプリング回路を構成するサンプリングスイッチ部の配線パターンおよびトランジスタの配置平面図である。列信号電極駆動回路のサンプリング回路を構成するサンプリングスイッチ部の断面構造模式図である。液晶表示装置の液晶パネルに形成される駆動回路の概要を示す図である。表示画素を示す回路構成図である。従来の反射型の液晶表示装置の表示画素の代表的な構造例を示す平面図である。従来の反射型の液晶表示装置の表示画素の代表的な構造例を示す断面図である。負の誘電率異方性をもつ液晶を用いて初期配向を基板に略垂直としたノーマリーブラック型液晶の動作例を説明する説明図である。負の誘電率異方性をもつ液晶を用いて初期配向を基板に略垂直としたノーマリーブラック型液晶の動作例を説明する説明図である。従来の液晶表示装置の行走査電極の選択パルス遅延について説明するための等価回路図である。従来の液晶表示装置の行走査電極の選択パルス遅延について説明するための波形図である。列信号電極駆動回路を構成する表示信号サンプリング回路について駆動信号の配線遅延の影響を説明するための等価回路構成図である。列信号電極駆動回路のＣＭＯＳサンプリングスイッチ群の入力端子における表示信号波形とそのサンプリングタイミングを表した模式図である。

符号の説明

２…液晶パネル、４…列信号電極駆動回路、６…行走査電極駆動回路、１２…光透過性基板、１３…共通電極（ＣＯＭ）、１０１…列信号電極（Ｄ）、１０２…ゲート（ＧＡ）、１０３…ソース拡散領域（ＳＯ）、１４０…ドレイン拡散領域（ＤＲ）、１５１…液晶層（ＬＣＭ）、１００２…中継パターン、１０４…中継電極、１０６…遮光パターン、１０８…画素電極（Ｅｘ）、Ｍ１〜Ｍ４…第１〜第４の金属層、Ｃｓ…信号蓄積用コンデンサ、ＳＵＢ…アクティブマトリクス基板、Ｔｒ…スイッチングトランジスタ。

Claims

光透過性な共通電極が表面に形成された光透過性基板と、反射型の画素電極を含む複数の表示画素が表面に縦横にマトリクス状に配置されたアクティブマトリクス基板とを、前記共通電極と前記画素電極との間に液晶層を封入させて接合してなる液晶表示装置であって、
前記アクティブマトリクス基板を前記マトリクス状に配置された複数の表示画素の片方の辺を列とし、他方の辺を行として動作させるための列信号電極駆動回路に接続された複数の列信号電極と、行走査電極駆動回路に接続された複数の行走査電極と、前記列信号電極と行走査電極との交差部に設けられた前記画素電極とを有し、
前記表示画素が、そのゲートを前記行走査電極に接続し、ドレインを前記列信号電極に接続し、ソースを前記画素電極に接続したスイッチングトランジスタと、前記ソースにそれぞれ共通に接続した信号蓄積用コンデンサ及び前記画素電極とを有する反射型の液晶表示装置において、
前記アクティブマトリクス基板は、
前記スイッチングトランジスタの前記ゲートを形成する配線層上に、それぞれ絶縁層を介して積層される第１、第２、第３及び第４の金属層を有し、
前記第１及び第２の金属層の内のいずれか一方の一部は、前記列信号電極と前記行走査電極の内のいずれか一方として形成され、他方の金属層は前記列信号電極と前記行走査電極の内の他方の電極として形成され、
前記第４の金属層は前記画素電極として形成され、
前記第３の金属層は、前記画素電極に対する接続を行う中継パターンと、入射光を遮断する遮光パターンと、で形成されることを特徴とする反射型の液晶表示装置。
前記第２の金属層は、前記中継パターンに接続される中継電極と、該中継電極と、前記第２の金属層に形成された前記列信号電極または行走査電極との間に介在されて固定電位になされる固定電位電極とを有することを特徴とする請求項１記載の反射型の液晶表示装置。