JP2011215454A - 液晶装置、その製造方法、および、電子機器 - Google Patents
液晶装置、その製造方法、および、電子機器 Download PDFInfo
- Publication number
- JP2011215454A JP2011215454A JP2010084908A JP2010084908A JP2011215454A JP 2011215454 A JP2011215454 A JP 2011215454A JP 2010084908 A JP2010084908 A JP 2010084908A JP 2010084908 A JP2010084908 A JP 2010084908A JP 2011215454 A JP2011215454 A JP 2011215454A
- Authority
- JP
- Japan
- Prior art keywords
- sealing material
- liquid crystal
- substrate
- display element
- side mother
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1339—Gaskets; Spacers; Sealing of cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
Abstract
【解決手段】一面にMOS−FETアレイ回路およびこのMOS−FETアレイ回路上配置された反射電極の延在部317B(導通部319)を含む表示素子部317が設けられた素子基板と、この素子基板の一面に対向配置され、素子基板の一面に対向する対向面に透明電極が形成された対向基板と、素子基板と対向基板との間に、表示素子部317を囲んで環状に設けられたシール材340と、このシール材340で囲まれた領域内に封入された液晶と、を備え、素子基板の外周縁の位置においては、シール材340がMOS−FETアレイ回路が積層する延在部317B(導通部319)に積層しない。
【選択図】図5
Description
この反射型の液晶装置は、一面に駆動回路および駆動回路に積層された反射電極を含む表示素子部を形成した素子基板と、この素子基板の一面と対向配置され、素子基板との対向面に透明電極が形成された対向基板と、これらの基板間に密閉封入される液晶とを含んで構成されている(例えば、特許文献1参照)。
このような反射型の液晶装置を製造する場合、単結晶シリコンやガラス等のマザー基板上に、複数の駆動回路および反射電極を積層形成し、表示素子部を構成する領域の回りにシール材を配置した後、シール材によって対向基板を貼り合わせ、液晶装置毎に切断する。
ここで、特許文献1に記載の技術では、切断後に液晶を注入する工程を実施するため、各液晶装置の反射電極の一部を、マザー基板の切断線まで拡張しておき、この反射電極の拡張された部分に沿ってシール材をマザー基板の切断線まで突出させる。
切断後の液晶装置は、この拡張部分で液晶注入口が開口形成されることとなるので、ここから液晶を注入し、最後にシール材を密閉することにより、液晶装置が完成する。
この発明では、素子基板の外周縁の位置で、反射電極とシール材とが積層しないように形成している。このため、素子基板をマザー基板から切り出す切断時に、切断位置となる素子基板の外周縁にシール材が位置したとしても、シール材が引っ張られた際に反射電極が引っ張られて駆動回路が剥離したり切断したりするなどの損傷を防止できる。したがって、駆動回路の損傷の防止により、製造時の製品の歩留まりを向上できる。
この発明では、反射電極の少なくとも一部が素子基板の外周縁まで延設されていることにより、切断前のマザー基板の状態では、隣接する反射電極同士が電気的に接続されることとなる。このため、製造中に一部の反射電極が静電気等により帯電しても、放電することなく隣接する他の反射電極に拡散し、帯電した反射電極の直下に形成された駆動回路に電気的ダメージを与えることを防止することができ、製品の歩留まりを一層向上できる。
この発明では、駆動回路の少なくとも一部が素子基板の外周縁まで延設されていることにより、反射電極の場合と同様に、一部の駆動回路が帯電しても他の駆動回路に拡散して駆動回路に電気的ダメージを与えることを防止できる。
この発明では、シール材が素子基板の外周縁の位置には設けられていないので、素子基板をマザー基板から切り出す際にシール材が切断されることがない。このため、シール材の切断の際に加わる引張力が反射電極や駆動回路に加わって損傷する不都合を防止でき、製品の歩留まりを向上できる。
この発明では、導電性を有するギャップスペーサーを含有するシール材を用いることにより、素子基板と対向基板とを電気的に導通するための構成としてシール材を利用でき、構成の簡略化および製造性の向上が図れる。
この発明では、駆動回路の損傷を防止でき、かつ製造時の製造の歩留まりを向上できる液晶装置を用いるので、安定した特性を提供できる。さらには、製品の歩留まりの向上により、製造コストの低減を図ることができる。
この発明では、第一シール形成工程で、素子側マザー基板の各表示素子部をそれぞれ囲む領域の一部、または対向側マザー基板における表示素子部に対応する対向位置をそれぞれ囲む領域の一部を、各表示素子部の配列方向または対向位置の配列方向に沿って連続してシール材を設ける。さらに、第二シール形成工程で、素子側マザー基板の各表示素子部をそれぞれ囲む領域の残部、または対向側マザー基板における表示素子部に対応する対向位置をそれぞれ囲む領域の残部を、各表示素子部の配列方向または対向位置の配列方向に沿って連続してシール材を設ける。このことにより、第一シール形成工程と第二シール形成工程とで、シール材を設ける一連の動作を2回実施することで、配列方向の複数の表示素子部または対向位置を囲む領域にシール材を形成でき、効率よく製造できる。そして、第一シール形成工程および第二シール形成工程では、隣接する積層領域間の切断位置で、反射電極の不連続部分にシール材を設けている。このことにより、積層領域毎に切断工程で切断する際、これら積層領域間の切断する位置のシール材に仮に引張力が作用しても、反射電極が引っ張られない。このため、シール材を一連に形成でき、効率よく製造できるとともに、反射電極に積層する駆動回路が剥離したり切断したりするなどの損傷を防止でき、製品の歩留まりを向上できる。
以下、本発明の第一実施形態を図面に基づいて説明する。
〔プロジェクターの構成〕
図1に示すように、プロジェクター1は、光源から射出される光束を画像情報に応じて変調してカラー画像(画像光)を形成し、このカラー画像をスクリーンS上に拡大投射する。
このプロジェクター1は、光源部12、インテグレーターレンズ13および偏光変換素子14を備えた偏光照明装置11と、この偏光照明装置11から出射されたS偏光光束をS偏光光束反射面16により反射させる偏光ビームスプリッター15と、偏光ビームスプリッター15のS偏光光束反射面16から反射された光のうち、青色光(B)の成分を分離するダイクロイックミラー17と、青色光が分離された後の光束のうち、赤色光(R)の成分を反射させて分離するダイクロイックミラー18とを有している。また、プロジェクター1は、各色光が入射する3つの反射型液晶装置30(赤色光側の反射型液晶装置を30R、緑色光側の反射型液晶装置を30G、青色光側の反射型液晶装置を30Bとする)を備えている。
反射型液晶パネル31は、図示しない制御装置からの駆動信号に応じて、液晶の配向状態が制御され、入射する光の光束の偏光方向を変調し、ダイクロイックミラー17,18に向けて反射する。
なお、反射型液晶パネル31の詳細な構成については、後述する。
次に、反射型液晶パネルの詳細な構成を図面に基づいて説明する。
図2は、反射型液晶パネルの概略構成の一部を示す断面図である。図3は、素子側マザー基板を示す平面図である。なお、図3は、説明の都合上、素子基板毎の金属膜である反射電極および表示素子部が設けられた状態を実線により格子状に示す。
液晶330としては、エステル系、ビフェニル系、フェニルシクロヘキサン系、フェニルピリジン系、ジオキサン系など、各種材料を単独または適宜組み合わせて利用することができる。
MOS−FETアレイ回路311は、MOS−FET312とコンデンサー313とが配線314により直列接続され、マトリックス状に配列された複数の直列回路を備えている。各MOS−FET312は、ソース312S、ゲート312Gおよびドレイン312Dを備え、ドレイン312Dが配線314を介してコンデンサー313に接続され、ゲート312Gは図示しない液晶駆動用のドライバーICからの配線に接続されている。また、MOS−FETアレイ回路311は、素子基板310の一面に設けられた絶縁層315および絶縁層315内に設けられた遮光層316を備えている。遮光層316は、素子基板310の一面に沿った層状に設けられ、一部が切り欠かれている。
そして、MOS−FETアレイ回路311の絶縁層315上には、各直列回路の配置位置に応じてマトリックス状に配列された反射電極としての複数の画素電極317Aが形成され、各画素電極317A上には液晶330を含む複数の表示素子部317がマトリックス状に積層して設けられている。画素電極317Aは、遮光層316の切り欠かれた部分を介して、配線314により、MOS−FET312およびコンデンサー313の直列回路に接続されている。そして、これらMOS−FETアレイ回路311、画素電極317Aおよび表示素子部317が積層する領域が、積層領域317C(図4参照)となる。
また、MOS−FETアレイ回路311の絶縁層315上には、マトリックス状に配列された複数の画素電極317Aの周囲に位置して、金属膜である反射電極の延在部317B(図4〜6参照)が設けられている。
そして、対向基板320の一面、すなわち素子基板310に対向する対向面には、例えばITO(Indium Tin Oxide)などのスパッタリングにより、透明電極321が設けられている。なお、対向基板320には、少なくとも表示素子部317に対応する領域に、配向処理が施されて図示しない配向膜が設けられている。
シール材としては、例えばアクリル系樹脂およびエポキシ系樹脂を配合した光・熱硬化性樹脂が利用できる。そして、シール材は、所定の粒径のシリカ球や樹脂球などのギャップスペーサーと、シリカ球や樹脂球の表面に金等の導電性材料が被覆形成された導電性のギャップスペーサーとを含み、これらのギャップスペーサーにより、素子基板310と対向基板320との対向距離を保持している。なお、シール材としては、このようなものに限られるものではなく、各種材料を利用できる。
そして、反射型液晶パネル31は、シール材と素子基板310と対向基板320とにより囲まれた領域に液晶330が封入されている。
また、反射型液晶パネル31には、表示素子部317の各MOS−FET312をオンオフさせる駆動電圧を印加するための複数の端子318(図4,5参照)が設けられている。なお、図4,5において、説明の都合上、端子318を11個設けた構成を示すが、この限りではない。
次に、反射型液晶パネル31の製造方法を、図面を参照して説明する。
図4は、素子側マザー基板を拡大した一部を示す平面図である。図5は、シール材を設けた素子側マザー基板の一部を示す平面図である。図6は、素子側マザー基板および対向側マザー基板を貼り合わせた状態を示す一部を切り欠いた断面図である。なお、図4〜6は、素子側マザー基板の切断位置を一点鎖線および二点鎖線で示し、対向側マザー基板の切断位置を一点鎖線および破線で示す。
ここで、素子側マザー基板301は、図4および図5に示すように、放電によるMOS−FETアレイ回路311の損傷防止などのため、各反射型液晶パネル31に対応する延在部317Bが、周囲の延在部317Bと導通部319により電気的に接続されている。すなわち、延在部317Bの一部である導通部319が、素子基板310の外周縁の位置となる切断位置にまで延設する状態となっている。また、表示素子部317毎のMOS−FETアレイ回路311は、図6に示すように、素子基板310の外周縁に位置する切断位置では配線314などにより電気的に接続する状態となっている。なお、隣り合う延在部317Bの間の導通部319が設けられていない間隙が不連続部分317D(開口部)となっている。
このシール材340は、反射型液晶パネル31の素子基板310の外周縁に対応する切断位置(図4,5中一点および二点鎖線)には設けられないように、積層領域317Cを囲むように環状に形成されている。
さらに、図3に示すように、素子側マザー基板301の外周縁に沿ってシール部材303を環状に形成する。このシール部材303は、一重のみならず、二重に設けてもよい。
この液晶配置工程の後、貼り合わせ工程が実施される。具体的には、例えば133.322Pa(1Torr)程度まで減圧された環境下で、液晶配置工程で液晶330が滴下された素子側マザー基板301に、図6に示すように、対向側マザー基板302を重ね合わせる。そして、シール材340が対向側マザー基板302に接触する程度まで積層方向で加圧した後、大気圧下に解放して常圧下に復帰させる。この大気圧下では、素子側マザー基板301、対向側マザー基板302およびシール部材303で囲まれた領域は、大気圧により加圧された状態となっている。このため、素子側マザー基板301および対向側マザー基板302の全体的に同等の大気圧が加わることで、シール材340に囲まれた各領域に、むらなく同等の大気圧が加わる。
なお、素子側マザー基板301および対向側マザー基板302間は、シール材340のシリカ球および導電性材料と所定量の液晶330とにより、所定の距離のセルギャップに設定される。
この後、対向側マザー基板302側から、例えば350nm以下をカットした紫外線を3000mJ/cm2照射し、シール材340のアクリル成分を硬化させる。この後、120℃で1時間加熱してエポキシ成分を硬化させてシール材340を硬化させ、図6に示す貼り合わせ体305を形成する。
すなわち、図4,5中の一点鎖線および二点鎖線で示す位置で素子側マザー基板301を切断し、図4〜6中の一点鎖線および図4,5中の点線で示す位置で対向側マザー基板302を切断し、反射型液晶パネル31を製造する。
上述したように、上記第一実施形態では、素子基板310の外周縁の位置で、延在部317Bとシール材340とが積層しないように形成している。すなわち、液晶330を封入するためのシール材340を、素子基板310の外周縁に位置しないように設けている。
このことにより、切断位置となる素子基板310の外周縁にシール材340が位置しないので、素子基板310を素子側マザー基板301から切り出す切断工程で、シール材340が切断されることがない。このため、シール材340に切断時の引張力が作用することがないため、シール材340が設けられる延在部317Bさらにはこの延在部317Bが積層するMOS−FETアレイ回路311に引張力が作用しない。したがって、引張力の作用による延在部317Bの剥離やMOS−FETアレイ回路311の剥離や切断などの損傷を防止でき、製品の歩留まりを向上できる。よって、製造時の製品の歩留まりの向上により製造コストも向上できる。
このため、シール材340を閉じた環状に設けることが可能となり、従来のような液晶注入口を設ける必要がない。
このことにより、素子基板310のMOS−FETアレイ回路311と、対向基板320の透明電極321との電気的導通が得られる。このため、電気的導通の為の構成を別途設ける必要がなく、表示素子部317の画素毎にMOS−FET312をオンオフ可能な回路構成が得られ、製造性を向上できる。特に、導電性材料が、シリカ球のようにギャップスペーサーとして機能する為に所定の粒径に形成したものを用いることにより、シリカ球を用いることなく導電性材料のみで、所定の距離のセルギャップに設定でき、製品間での品質の安定化が得られる。
このことにより、例えば素子側マザー基板301の配向処理など、製造工程で静電気が発生しても、延在部317Bなどに蓄積されず、素子側マザー基板301全体の延在部317Bが同電位となって、静電気放電の発生を防止できる。このため、静電気放電によるMOS−FETアレイ回路311の損傷を防止でき、歩留まりを向上できる。
このため、減圧下で素子側マザー基板301および対向側マザー基板302を貼り合わせた後に大気圧に解放することで、全体的にむら無く大気圧が加わる状態となる。このため、反射型液晶パネル31間での製品の品質にばらつきが生じず、安定した特性を提供できる。
次に、本発明の第二実施形態を図面に基づいて説明する。
第二実施形態は、第一実施形態におけるシール材340を、いわゆる一筆書き状に一連に設けて環状に形成するものである。なお、第二実施形態において、第一実施形態と同等の構成については、第一実施形態と同じ符号を付して説明を省略する。
図7は、製造方法を示すフローチャートである。図8は、第一シール形成工程後のシール材を設けた素子側マザー基板の一部を示す平面図である。図9は、反射型液晶パネルのシール材を設けた素子側マザー基板の一部を示す平面図である。図10は、切断位置近傍のシール材が設けられた素子側マザー基板の一部を示す平面図である。
反射型液晶パネル31の製造に際して、第一実施形態と同様、MOS−FETアレイ回路311が設けられた素子側マザー基板301と、ガラス基板の一面に透明電極321が設けられた図示しない対向側マザー基板302とを、予め製造しておく。
そして、図7に示すように、まずシール材形成工程S1が実施される。このシール材形成工程S1は、表示素子部317の周囲を環状に囲む状態にシール材340を設ける工程で、第一シール形成工程としての第一形成工程S11と第二シール形成工程としての第二形成工程S12とが順次実施される。
このシール材340は、隣り合う延在部317B間の間隙となる不連続部分317Dに設けられる。すなわち、後述する切断工程で素子側マザー基板301を切断する位置で、延在部317Bや導通部319が設けられていない延在部317Bの不連続部分317Dにシール材340を設け、シール材340と延在部317Bとが重ならない状態とする。そして、この第一形成工程S11の後、第二形成工程S12が実施される。
この表示素子部317を囲む領域の残部にシール材340を設ける際、隣り合う表示素子部317間で既に設けられたシール材340が連続する部分341に、真上から2度書きするように形成することが好ましい。これは、既に描画済みのシール材340の部分341がシール材340を吐出するディスペンサーの先端を塞ぐ状態となってシール材340がほとんど押し出されず、シール材340の部分341で他の部分より倍のシール材340が描画されることはない。このため、後述するが、素子側マザー基板301と対向側マザー基板302とを貼り合わせる工程S3で、シール材340の部分341が他の部分より幅寸法が広く押し潰されることはない。なお、完全に重ならず多少位置がずれて描画(重なり部分が少なくなる状態で描画)してもよいが、位置ずれが大きくなるに従ってシール材340の部分341が太くなるので、完全に重なるように描画することが好ましい。
このように、シール材340の部分341の幅寸法が狭い状態とすることにより、シール材340とMOS−FETアレイ回路311との接触面積が少なくなって接着強度が強くなることを抑制し、後述するシール材340が切断する際に、MOS−FETアレイ回路311に引張力が作用しにくくなり、MOS−FETアレイ回路311の損傷を防止できる。
これら第一形成工程S11と第二形成工程S12との実施により、表示素子部317の周囲がそれぞれ環状に囲む状態にシール材340が形成され、積層領域317Cが環状のシール材340にて囲まれる。
さらに、液晶配置工程S2の後に、第一実施形態と同様に、貼り合わせ工程が実施される。すなわち、減圧下で素子側マザー基板301と対向側マザー基板302とを貼り合わせる工程S3の後、大気圧下に解放し、シール材340を硬化させる工程S4を実施する。
ここで、表示素子部317をそれぞれ環状に囲むシール材340が設けられた位置では、延在部317B上にシール材340が設けられている。一方、隣り合う表示素子部317間でシール材340が連続する部分341では、延在部317B上に重なっていない。このため、シール材340が設けられている位置において、素子側マザー基板301と対向側マザー基板302との間の間隙寸法が、連続する部分341の位置では延在部317Bの厚さ寸法分広い。したがって、この連続する部分341は、表示素子部317を囲む延在部317B上に位置するシール材340より、素子側マザー基板301と対向側マザー基板302との貼り合わせ時に押し潰されにくく、図10に示すように、幅寸法が狭い状態で形成される。
ここで、上記した図10に示すように、シール材340における連続する部分341の幅寸法が他の部分より狭く形成されるので、切断工程S5における切断時に、シール材340が連続する部分341で選択的に切断される状態となる。このため、シール材340が切断される際に引張力が作用しても、延在部317Bにまで引張力が作用することを防止できる。
上述したように、上記第二実施形態では、第一形成工程S11で、素子側マザー基板301の表示素子部317をそれぞれ囲む領域の一部を、複数の表示素子部317の配列方向に沿っていわゆる一筆書き状に連続してシール材340を設ける。さらに、第二形成工程S12で、表示素子部317をそれぞれ囲む領域の残部を、表示素子部317の配列方向に沿って一筆書き状に連続してシール材340を設け、表示素子部317をそれぞれ囲む環状にシール材340を設けている。
このことにより、第一形成工程S11と第二形成工程S12とで、シール材340を設ける一連の動作を2回実施することで、配列方向の複数の表示素子部317を囲むシール材340を形成でき、効率より製造できる。そして、これら第一形成工程と11および第二形成工程S12では、シール材340を設ける際、第一実施形態と同様に、隣り合う表示素子部317間の切断工程S5での切断位置で延在部317Bおよび導通部319に積層しない位置としている。このことにより、切断工程S5で切断する際、切断位置で連続するシール材340に仮に引張力が作用しても、延在部317Bおよび導通部319に引張力が作用しない。このため、シール材340を一連に形成でき効率よく製造できる構成で、MOS−FETアレイ回路311が剥離したり切断したりするなどの損傷を防止でき、製品の歩留まりを向上できる。
このため、シール材340の連続する部分341の幅寸法が他の部位より幅狭となり、切断工程S5での切断時に、連続する部分341でシール材340が選択的に切断される状態となり、他の部位にシール材340の切断時の引張力が作用することを防止できる。したがって、製造効率が向上できるシール材340の連続形成の構成でも、MOS−FETアレイ回路311が剥離したり切断したりするなどの損傷を防止でき、製品の歩留まりを向上できる。
このため、第一実施形態と同様に、これら構成による同様の作用効果も奏する。
次に、本発明の第三実施形態を図11に基づいて説明する。
図11は、第三実施形態におけるシール材を設けた素子側マザー基板の一部を示す平面図である。
この第三実施形態は、第一実施形態における隣り合う延在部317B間に不連続部分317Dが設けられておらず、全体的に連続して形成している。この第三実施形態の構成では、第一実施形態と同様に閉じた環状に形成し、延在部317Bが位置する切断する位置にはシール材340を設けていない。
この第三実施形態についても、上述した第一実施形態および第二実施形態と同様に、切断時に引張力の作用による延在部317Bの剥離やMOS−FETアレイ回路311の剥離や切断などの損傷を防止でき、製品の歩留まりを向上できる。
次に、本発明の第四実施形態を図12に基づいて説明する。
図12は、第四実施形態におけるシール材を設けた素子側マザー基板の一部を示す平面図である。
この第四実施形態は、上述した図11に示す第三実施形態のような延在部317Bが連続する構成において、第二実施形態における一筆書き状にシール材340を連続して形成する構成を適用したものである。すなわち、第四実施形態では、切断工程での切断位置に不連続部分317Dを設け、この不連続部分317Dの位置にシール材340が位置するように設けたものである。
この第四実施形態についても、上述した各実施形態と同様に、切断時に引張力の作用による延在部317Bの剥離やMOS−FETアレイ回路311の剥離や切断などの損傷を防止でき、製品の歩留まりを向上できる。さらに、第四実施形態は、第二実施形態と同様に一筆書き状にシール材340を設けるため、効率よく製造できる。
次に、本発明の第五実施形態を図13に基づいて説明する。
図13は、第五実施形態におけるシール材を設けた素子側マザー基板の一部を示す平面図である。
この第五実施形態は、導通部319を設けず、延在部317Bをそれぞれ島状構造に形成したものである。
この第五実施形態では、導通部319のように、素子基板310の外周縁まで延設させて切断位置で接続させ、隣接するMOS−FETアレイ回路311同士を電気的に接続する構成を設けることが望ましい。この構成により、導通部319の場合と同様に、静電気放電によるMOS−FETアレイ回路311の損傷を防止できる。
そして、本発明は、この第五実施形態のように、素子基板310の外周縁の位置で、シール材340および延在部317Bの双方を設けない構成としてもよい。
なお、本発明は前述の実施形態に限定されるものではなく、本発明の目的を達成できる範囲での変形、改良等は本発明に含まれるものである。
すなわち、素子側マザー基板301および対向側マザー基板302の切断位置で、シール材340が延在部317Bおよび導通部319に重ならないように、表示素子部317を囲む環状にシール材340を形成する方法としては、上記各実施形態に限られるものではない。
また、第二実施形態および第四実施形態において、シール材340を連続して設ける配列方向として、図8および図9における左右方向、あるいは図12における左右方向としたが、例えば上下方向としてもよい。
例えば、シール材340とは別体のギャップスペーサーを用い、ギャップスペーサーを含有しないシール材340を用いてもよい。また、素子基板310と対向基板320との導通が得られる別構成を設け、シール材340には導電性の材料を含有しない構成としてもよい。
さらに、光硬化性のアクリル系樹脂および熱硬化性のエポキシ系樹脂を配合したものを用いる場合に限らず、光硬化のみあるいは熱硬化のみのものでもよい。
すなわち、対向側マザー基板302に、貼り合わされる素子側マザー基板301の表示素子部317に対応する対向位置を囲む位置に環状にシール材340を設ける。そして、このシール材340が設けられた対向側マザー基板302のシール材340に囲まれた対向位置内に、液晶330を滴下して素子側マザー基板301を貼り合わせてもよい。
例えば、シール材340の部分341に重なる直前で描画を停止、すなわちシール340の吐出を止め、その状態でディスペンサーを部分341に重なる位置で移動させ、第一形成工程S12の描画位置とずれる直前からシール材340の吐出を再開してもよい。
Claims (7)
- 一面に駆動回路および前記駆動回路に積層された金属膜を含む表示素子部が設けられた素子基板と、
前記素子基板の前記一面に対向配置され、前記素子基板の前記一面に対向する対向面に透明電極が形成された対向基板と、
前記素子基板と前記対向基板との間に、前記表示素子部を囲んで環状に設けられたシール材と、
前記シール材で囲まれた領域内に封入された前記液晶と、を備え、
前記素子基板の外周縁の位置においては、前記シール材が前記金属膜に積層されないことを特徴とする液晶装置。 - 請求項1に記載の液晶装置において、
前記金属膜の少なくとも一部は、前記素子基板の外周縁まで延設されていることを特徴とする液晶装置。 - 請求項1または請求項2に記載の液晶装置において、
前記駆動回路の少なくとも一部は、前記素子基板の外周縁まで延設されていることを特徴とする液晶装置。 - 請求項1から請求項3までのいずれか一項に記載の液晶装置において、
前記シール材は、前記素子基板の外周縁の位置には設けられていないことを特徴とする液晶装置。 - 請求項1から請求項4までのいずれか一項に記載の液晶装置において、
前記シール材は、導電性を有するギャップスペーサーを含有していることを特徴とする液晶装置。 - 請求項1から請求項5までのいずれか一項に記載の液晶装置を備えたことを特徴とする電子機器。
- 一面に駆動回路および前記駆動回路上に配置された金属膜を含む表示素子部が複数配列形成され、隣接する表示素子部間で前記金属膜の一部に不連続部分を有する素子側マザー基板と、前記素子側マザー基板の前記一面に対向配置され、前記素子側マザー基板の前記一面に対向する対向面に透明電極が設けられた対向側マザー基板と、を用い、
前記素子側マザー基板の前記各表示素子部をそれぞれ囲む領域、または、前記対向側マザー基板における前記各表示素子部に対応する対向位置をそれぞれ囲む領域に、シール材を環状に設けるシール材形成工程と、
このシール材形成工程で設けられたシール材で囲まれた領域内にそれぞれ液晶を配置する液晶配置工程と、
減圧下で前記素子側マザー基板と前記対向側マザー基板とを前記シール材を介して貼り合わせ、常圧下に復帰させて貼り合わせ体を製造する貼り合わせ工程と、
前記貼り合わせ体を前記各表示素子部毎に切断する切断工程と、を実施し、
前記シール形成工程は、
前記素子側マザー基板における各表示素子部をそれぞれ囲む領域の一部、または、前記対向側マザー基板における各表示素子部に対応する対向位置をそれぞれ囲む領域の一部に、各表示素子部の配列方向または各対向位置の配列方向に沿って連続して、前記シール材を設ける第一シール形成工程と、
前記素子側マザー基板における各表示素子部をそれぞれ囲む領域の残部、または、前記対向側マザー基板における各表示素子部に対応する対向位置をそれぞれ囲む領域の残部に、各表示素子部の配列方向または各対向位置の配列方向に沿って連続して、前記シール材を設ける第二シール形成工程と、を実施し、
前記第一シール形成工程および前記第二シール形成工程は、隣接する表示素子部間の切断位置で前記金属膜の不連続部分に前記シール材を設ける
ことを特徴とする液晶装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010084908A JP5655354B2 (ja) | 2010-04-01 | 2010-04-01 | 液晶装置、その製造方法、および、電子機器 |
US13/071,716 US8477281B2 (en) | 2010-04-01 | 2011-03-25 | Liquid crystal device, manufacturing method thereof, and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010084908A JP5655354B2 (ja) | 2010-04-01 | 2010-04-01 | 液晶装置、その製造方法、および、電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011215454A true JP2011215454A (ja) | 2011-10-27 |
JP5655354B2 JP5655354B2 (ja) | 2015-01-21 |
Family
ID=44709290
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010084908A Expired - Fee Related JP5655354B2 (ja) | 2010-04-01 | 2010-04-01 | 液晶装置、その製造方法、および、電子機器 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8477281B2 (ja) |
JP (1) | JP5655354B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11125834A (ja) * | 1997-10-24 | 1999-05-11 | Canon Inc | マトリクス基板及び液晶表示装置と投写型液晶表示装置 |
JP2001083541A (ja) * | 1999-09-08 | 2001-03-30 | Seiko Epson Corp | 液晶装置及びその製造方法 |
JP2003066485A (ja) * | 2001-08-30 | 2003-03-05 | Sanyo Electric Co Ltd | 液晶表示装置 |
JP2005156796A (ja) * | 2003-11-25 | 2005-06-16 | Miyota Kk | 液晶表示素子およびその製造方法 |
JP2009169152A (ja) * | 2008-01-17 | 2009-07-30 | Ips Alpha Technology Ltd | 液晶表示装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10301121A (ja) * | 1997-04-25 | 1998-11-13 | Sharp Corp | 液晶表示素子の製造方法 |
JP4342428B2 (ja) * | 2004-07-15 | 2009-10-14 | シャープ株式会社 | 液晶表示パネルおよびその製造方法 |
JP4196944B2 (ja) | 2004-12-27 | 2008-12-17 | セイコーエプソン株式会社 | 液晶装置の製造方法 |
JP4830296B2 (ja) | 2004-12-27 | 2011-12-07 | セイコーエプソン株式会社 | 液晶装置の製造方法、液晶装置、及び電子機器 |
JP4389780B2 (ja) | 2004-12-27 | 2009-12-24 | セイコーエプソン株式会社 | 液晶装置の製造方法、液晶装置、及び電子機器 |
JP4187015B2 (ja) * | 2006-06-15 | 2008-11-26 | エプソンイメージングデバイス株式会社 | 液晶表示パネル |
-
2010
- 2010-04-01 JP JP2010084908A patent/JP5655354B2/ja not_active Expired - Fee Related
-
2011
- 2011-03-25 US US13/071,716 patent/US8477281B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11125834A (ja) * | 1997-10-24 | 1999-05-11 | Canon Inc | マトリクス基板及び液晶表示装置と投写型液晶表示装置 |
JP2001083541A (ja) * | 1999-09-08 | 2001-03-30 | Seiko Epson Corp | 液晶装置及びその製造方法 |
JP2003066485A (ja) * | 2001-08-30 | 2003-03-05 | Sanyo Electric Co Ltd | 液晶表示装置 |
JP2005156796A (ja) * | 2003-11-25 | 2005-06-16 | Miyota Kk | 液晶表示素子およびその製造方法 |
JP2009169152A (ja) * | 2008-01-17 | 2009-07-30 | Ips Alpha Technology Ltd | 液晶表示装置 |
Also Published As
Publication number | Publication date |
---|---|
US8477281B2 (en) | 2013-07-02 |
US20110242475A1 (en) | 2011-10-06 |
JP5655354B2 (ja) | 2015-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009237410A (ja) | 液晶パネル、液晶表示装置及びその製造方法 | |
JP2013213899A (ja) | 電気光学装置及び電子機器 | |
Garner et al. | Cholesteric liquid crystal display with flexible glass substrates | |
JP4789337B2 (ja) | 液晶表示装置の作製方法 | |
WO2017022609A1 (ja) | 表示パネル | |
JP5304232B2 (ja) | 電気光学装置の製造方法 | |
JP2007047346A (ja) | 電気光学装置の製造方法、電気光学装置、及び電子機器 | |
JP5655354B2 (ja) | 液晶装置、その製造方法、および、電子機器 | |
JP3853636B2 (ja) | 液晶表示装置 | |
JP3876565B2 (ja) | 電気光学装置およびその製造方法 | |
JP2013235127A (ja) | 電気光学装置、電気光学装置の製造方法、及び電子機器 | |
JP6229295B2 (ja) | 液晶装置、液晶装置の製造方法、及び電子機器 | |
JP5549328B2 (ja) | 電気光学装置及び電子機器 | |
JP2020112603A (ja) | マイクロディスプレイ基板の製造方法 | |
JP2011215453A (ja) | 液晶装置の製造方法、液晶装置、および、液晶装置を備えた電子機器 | |
JP2014153593A (ja) | 電気光学パネルの製造方法 | |
JP2011215452A (ja) | 液晶装置の製造方法、液晶装置、および、液晶装置を備えた電子機器 | |
US20240131830A1 (en) | Method for manufacturing display device | |
JP2009271423A (ja) | 電気光学装置用基板の製造方法及び電気光学装置用基板、並びに電気光学装置及び電子機器 | |
JP2009047758A (ja) | 液晶表示パネル及び液晶表示パネルの製造方法 | |
JP2005221764A (ja) | 液晶表示装置の製造方法及び液晶表示装置用マザー基板 | |
JP2005099307A (ja) | 電気光学パネル、電気光学パネル用基板、電気光学装置の製造方法、液晶表示装置の製造方法、電気光学装置 | |
JP2006106602A (ja) | 液晶表示装置の製造方法 | |
JP5841932B2 (ja) | 液晶表示装置の製造方法 | |
JP2005221763A (ja) | 液晶表示装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130328 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130821 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130924 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140603 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140630 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141028 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141110 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5655354 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |