JPS59119379A

JPS59119379A - 薄型表示装置

Info

Publication number: JPS59119379A
Application number: JP57226716A
Authority: JP
Inventors: 幸治鈴木; 光志池田; 寿男青木
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1982-12-27
Filing date: 1982-12-27
Publication date: 1984-07-10
Also published as: JPH0155460B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の技術分野〕本発明は、トランジスタをマトリクスアレイに構成して
駆動回路として井いた薄型表示装置の改良に関する。

〔発明の技術的背景〕

近年スイッチングトランジスタをマトリクスアレイに構
成して駆動回路とした薄型表示装置はが注目されている
。この方法は、基板上に設けられたスイッチングトラン
ジスタマトリクスの各ドツトに画像情報を蓄積しておき
、これら画像情報をマトリクスアレイ上に設けられた液
晶層、ＥＬ層又はＥＣ層の各ドツトに対応した位置に表
示を行ない、所望の画ｆｔ’を得ようとするものであシ
、従来の表示装置の主流であったＣＲＴ　’ｉ用いた方
法に比べ、原理的にはるかに薄壓の表示装置が実現でき
る。又、ＣＲＴの表示原理がけい光物質に高エネルギー
の電子ビームを衝突させ発光させるため、全画面が常に
表示されているわけでなく、人間の目の残像現象を利用
したものとなっておシ、フリッカ−雑音等があり見易さ
に問題があった。これに対し、トランジスタマ）　ＩＪ
クスを用いた表示装置はほぼ全時間表示となシＣＲＴよ
りも自然な画面を得ることができる。更に、ＣＲＴに比
べ、平坦な画面が得られること、高圧電源を必要としな
いこと、真空領域が必要でなく、全固体装置であるため
小型軽量で十分な強度が得られること、などの特徴を有
する。

第１図はトランジスタマトリクスアレイの基、本構成を
示す概略図である。表示画面はたてｍ本・＋Ｒｎ本のマ
）　ＩＪクス状に分割され全部でｍ・ｎ個の単位画素に
分′割されている。各マｌ−ＩＪクスの父点Ｃ１１，Ｃ
１２・・・Ｃ１ｊ・・・Ｃｍｎはスイッチングトランジ
スタによるメモリ機能を持つ画素回路が構成されており
、ここに各画素の画像情報が蓄えられ、この情報に従っ
てマトリクスアレイ上に設けられた液晶、Ｆ、Ｌ又はＥ
ｂ層の各画素に対応した領域で表示が実現されるように
なっている。

具体的な画素回路は第２又又は第３（ス１に示されるよ
うな単純な構成のものが使用されている。

これは高精細な表示画面を得るためには、マトリクスの
大きさｍ’ｎが非常に大きくなり、高歩留りでマトリｚ
スアレイを作成するために＆ｊユニーシ単純な回路が望
まれるためである。第２図は、液晶駆動に用いられる画
素回路で実質的に直流、駆動で表示を行なう場合、第３
図はＥＬ辰示のときで、又流駆動表示を行なう場合によ
く用いられる回路である。第２図において２１はスイッ
チングトランジスタ、２２は液晶層、２３は画像信号を
蓄積する容量である。トランジスタ２１のダートは第１
番目のアドレスラインＸ。

に接続され、ソース電極は第ｊ釜目のデータラインＹｊ
に接続されている。アドレスラインＸｉ及びデータライ
ンＹｊはそれぞれｖ（ｘ、）　、　ｖ（ｙｊ）の電源が
接続されている。アドレスラインＸ、にトランジスタ２
１ｆＯＮ状態にする信号が入ったとき、トランジスタ２
ノのチャンネルが導通し、このときデータラインＹｊに
用意された画像信号が容量２３に蓄積され、ダート電圧
Ｖ（Ｘｉ）が零の間その信号はＣ８に記憶される。この
蓄積された画像信号に対応して、液晶２２が駆動される
。

なお、アドレスラインＸ、上の他のトランジスタも全て
同時にＯＮ状態となシ、それぞれ、そのときの各データ
ライン上に用意された画像信号Ｖ（Ｙｌ）　−Ｖ（Ｙ２
）　−Ｖ（Ｙ　）が各画素回路ｃ、　　、ｃ、　　・・
・ｎ　　　　　　　　　　　　　　　　　１１　　　１
２Ｃ１ｎに蓄積される。同様にしてＸｉ＋１．Ｘ、＋２
・・・というふうに各アドレスラインの順次駆動にょ９
画像信号が次々に蓄積されていき、全画面の信号が書き
込まれることになる。

第３図は２個のスイッチングトランジスタ３１ａ、３１
ｂを用いるもので、画像信号は第２図と同様な原理によ
り、トランジスタ３１ａのスイッチングにより容量３３
に蓄積される。

画素Ｃ，の動作タイミングは第２図の場合と同ｂＪ　Ｔ
ｉｃ　７　Ｆ’　ｖ　スラインＸ、及びデータラインＹ
ｊの電源Ｖ（Ｘ、）　、　Ｖ（Ｙ、）にょシ制御される
。第３図の場合、画像信号は２つ目のトランジスタ３１
ｂのスイッチングを制御１例えはＥ　Ｌ層などの表示層
３２の駆動を行なう。第３図では第２図と異なシ、表示
層３２の一端に与える電圧Ｖｃとして交流電圧を用いる
ことができるため、ＥＬ層駆動が可能となる。

以上が第１図に示すトランジスタマトリクスアレイを用
いた薄型表示装置の動作原理であるー第４図は従来のト
ランジスタマトリクスアレイを用いた液晶表示装置の断
面構造を示す図である。絶縁性基板４１上に、接地導体
膜４２を全面に設け、更に絶縁膜４３を形成してこの上
にトランジスタのダート電極螢兼ねるアドレスライン４
４　（４４１ｙ　４４２　　ｒ・・・）が設けられる。

更にこの上にダート絶縁膜となる絶縁膜４５を介して各
画素領域に半導体薄膜４６Ｃ４６１゜４６２　、・・・
）を形成し、それぞれにＹアドレスライン（図示せず）
に接続はれるソース電極４７（４７１１４７２ｍ・・・
）、ドレイン電極と蓄積容量電極を兼ねた表示電極４ｇ
（４ｓｌ　　。

４８２、・・・）が設けられる。またこの基板表面は表
示画素領域に孔があけられた絶縁膜４９でおおわれてい
る。蓄積容量は、前述のように表示電極３８を一方の端
子電極とし、接地導体膜４２を他方の端子電極として、
この間に挾まれた絶縁膜４３．４５を用いて構成されて
いる。

このように構成されたトランジスタマトリクス表示装置
が構成されている。

このようなトランジスタマトリクスアレイにおいては、
接地導体膜４２が基板上に一様に設けられるため工程は
比較的単純である。しかし、図示のように絶縁層のピン
ホール５３　ａ　、　５．３ｂ等を通じて、アドレスラ
イン４４１あるいは表示電極４８１が接地導体膜４２と
短絡することがしはしば生ずる。ピンホール５３ｂによ
る影響は・一つの画素欠陥を生ずるだけであるため、絶
縁層のピンホール密度に比例して、欠陥全改善できる。

ところがピンホール５３ｈによる欠陥は、そのアドレス
ライン４４１　によって駆動されるすべての画素回路が
動作しなくなるため、線欠陥となってあられれる。ピン
ホール密度を改善してもこのような致命的な線欠陥金全
くなくすむとは大規模なマトリクスアレイでは極めて困
難である。

第５図は、このようなピンホールによる欠陥を除くこと
ができるトランジスタマトリクスアレイを用いた例であ
る。第４図と異なる点は、接地導体膜４７？（４２１，
４２２、・・・）をアドレスライン４４と平行な線状パ
ターンとしてアドレスライン４４と同一平面上に配設し
たことである。接地導体膜４２は勿論、基板端部で全て
接地電位にバイアスされて使用される。

ところが、この構造では、アドレスライン４４により形
成することから、パターン形式のマスクの汚れ、露光エ
ツチング時のゴミの影響等で、これらが十分に所望の・
ぐターンに形成されず、電極材料が一部のこることが生
ずる。

このことは、マトリクスのセルサイズの高精細化により
、アドレスライン４４と接地導体膜４２の分離領域が狭
くなった場合に、確実な分離が難しくなること全意味す
る。

そして、アドレスライン４４と接地導体膜４２の短絡箇
所が１つでもあると、これは先のピンホール５３ａによ
る欠陥の場合と同様に線欠陥となって現われる。

以上のようなアドレスラインの接地電極との短絡は、大
画面の表示装置、大規模なマトリクスアレイ、高精細な
マトリクスアレイでは極めて宣い確率で生じうる。一方
、表示装置としては、このような致命的な線欠陥は一本
でも生ずることが許されないため、従来のトランジスタ
マ）　＋１クスアレイ構造では、大画面の高精細な表示
装置を実現することが困難であった。

〔発明の目的〕

本発明は上記の点にかんがみ、表示画面の線欠陥を生じ
ることのないトランジスタマトリクスアレイ構造を用い
た薄型表示装置を提供することを目的とする。

〔発明の概要〕

本発明の概要を第６図を参照して説明する。

同図（ａｌは本発明によるトランジスタマトリクスアレ
イのアドレスライン及び接地導体膜部分の構造を示す平
面図、同図（ｂ）はそのＡ−Ａ’断面図である。即ち本
発明においては、杷縁性基板６１上にまず接地導体膜６
２（６２１，６２２＋・・・）を帯状パターンに複数本
配設し、この上に絶縁膜６３を介して接地導体膜６２と
平行してこれと重ならないようにアドレスライン６４Ｃ
６４１゜６４２　、・・・）を配設する。

なお、パターニング位置の多少のズレ等は現実に起こ９
うるので接地導体膜６２とアドレスライン６４とがマス
ク合せずれがあってもＭならないように、予め間隙６７
を設けておくことが望ましい。間隙６７の大きさは、露
光装置によるパターン合わせの許容量程度を考えておけ
ばよい。例えば、第１図でアドレスラインｘ１からｘｍ
までの長さが１０ｃｒｎ程度以下の大きさであれば、前
記間隙６７は２μｍ程度、１０ｃｍ以上ではその長さの
約２×１０　倍（例えば２０ａｎでは４μｍ程度）位が
適当である。しかし、この値はもちろんその露光装置に
依存する。要は前記間隙６７が少しでも存在することが
本発明の効果を著しく増大させる。又、絶縁膜６３の接
地導体膜６２の７４ターニング端での完全な絶縁性を保
つためには、絶縁膜６３の厚みは接地導体膜６２の厚み
以上にすることが望ましい。

〔発明の効果〕

本発明においては、アドレスラインと接地導体膜の接触
はほぼ完全になくなシ、線欠陥のない薄型表示パネルを
高歩留シで実現することができる。本発明の構造でアド
レスラインと接地導体間の接触が生ずるのは、第６図に
示したように、絶縁膜６３のピンホール６５が、接地導
体膜６２の不完全パターニング領域６６に重なる場合で
ありて、このように両者の欠陥が同一箇所に生ずること
は最近のＩＣ製造工程においては極めて確率が低く、殆
んど問題にならない。

〔発明の実施例〕

第７図（ａ）　、　（ｂ）は本発明による一実施例の液
晶表示装置の投影平面図とそのＢ　−Ｂ’断面図である
。トランジスタマトリクスアレイの大きさはアドレスラ
イン数２２０、データライン数２４０、アドレスライン
のピッチは２００μｍ１データラインのピッチは２５０
μｍ１全体の表示部は４４Ｘ６０ｗｎで全部で５６４０
０個の画素回路からなる。第７図（ａ）　、　（ｂ）は
その一部を示すものである。

製造工程に従って説明すると、ガラス基板７１上に、ま
ず透明導電膜で複数本の接地導体ｊｌ’、４７２（７２
１＋　ｙ　ｚ２　　ｅ・・・）を・ぐターニングする。

次に、常圧ＣＶＤ法によシ約１５００Ｘの厚みのｓｌｏ
２ｍｙ　ｓ　を堆積させ、その上にアドレスライン７４
（７４１ｒ　７４２　　＋・・・）を厚さ９００ＸのＭ
ｏ膜で形成する。接地導体膜７２とアドレスライン７４
は平行でその間隙７５は５μｍとしである。しかる後、
ＣＶＤ法によＦ）’ｔ”−）酸化膜となるＳ　ｒ　０２
膜７６を約２５００１堆積し、次に厚さ２０００Ｘの透
明導電膜で表示電極７７　（７７１゜７７２　、・・・
）全形成し、アモルファスシリコン膜７８　（７８１ｍ
　７８２　＃・・・）を厚さ１５００Ｘ堆積してそれぞ
れ露光エツチング技術により所望の大きさにパターニン
グする。そして、厚さ５０００ＸのＡｔ膜によりソース
電極兼データライン７９（７９１，７９□　、・・・）
およびドレイン電極８０　（８（７１ｒ　８０２　　＋
・・・）１！！：形成する。そして厚さ６０００Ｘのス
パッタＳ　ｉＯ２膜８１を堆積させ表示電極７７上の５
ｉＯ７膜をエツチング除去してマトリクスアレイを完成
させる。表示ノやネル竹液晶８４を封入保護することにより全工程が終了する。

本実施例の効果を調べるために、第４図および第５図を
示す従来構造のトランジスタマトリクスアレイも試作し
た。それぞれの従来構造のプレイでは、各電極及び絶縁
膜の材料、厚み、Ａターンの大きさ及び形成条件は第７
図の実施例と同一としている。その結果、第４図に示す
構造では２２０本のアドレスラインのうち接地電極と短
絡して線欠陥となったのは約５％であった。又、第５図
のものでは約２０係あった。

これに対し本実施例の場合、このような短絡は全くなく
その効果が実証された。

なお本発明は上記実施例に限定されるものではない。例
えば、接地導体膜は透明導′亀膜に限らｆ、ＡＡ１Ｍｏ
等パター゛ニング可能ないかなる金属材料であってもよ
いし、アドレスラインもＭＯに限られない。又、絶縁膜
はＳ　ｒ　０２膜に限らず、その製造もＣＶＤの他、ス
パッタ、塗布法、陽極酸化法などを用い得、ム。又、薄
膜トランジスタはアモルファスＳｌ上用いたものに限ら
ず、多結晶Ｓｉ　、　ＣｄＳｅ　、　ＣｄＳ　、Ｔｅ等
十分なスイ、ツチング特性が得られるものならばなんで
もよい。表示材料も液晶に限らず、ＥＬ　、ＥＣ等でも
可能で、単位画素回路構成も例えば第３図に示すもので
あってもよい。

【図面の簡単な説明】第１図はトランジスタマトリクスアレイの構成を示す図
、第２図および第３図は画素回路の構成例を示す図、第
４図および第５図は従来のトランジスタマトリクスアレ
イを用いた液晶表示装置の断面図、第６図（ａ）　、　
（ｂ）は本発明におけるトランジスタマトリクスアレイ
の要部構成を示す平面図とそのＡ　−Ａ’断面図、第７
図（ａ）　、（ｂ）は本発明による一実施例の液晶表示
装置を示す投影平面図とそのＢ　−Ｂ’断面図でおる。６ノ・・・絶縁性基板、６２（６２１ｒ　６２２　　＋
・・・）・・・接地導体膜、６３・・・絶縁膜、６４（
６４１゜６４２　、・・・）・・・アドレスライン、７
１・・・ガラス基板、７２（７１１＃　７２２　　ｈ・
・・）・・・接地導体膜、７３・・・Ｓ　ｉＯ２膜、７
４　（７４１＊　７４２　　＋・・・）・・・アドレス
ライン、７６・・・Ｓ　ｉＯ２膜、７７　（７７１゜７
７２　、・・・）・・・表示電極、７Ｂ　（７Ｂ、、７
８２゜・・・）・・・アモルファスＳｔ膜、７９（７９
，，７９２゜・・・）・・・ソース電極兼データライン
、８０（８０１＃８θ２　、・・・）・・・ドレイン電
極、８１・−・５ＩＯ２膜、８２・・・透明電極、８３
・・・ガラス基板、８４・・・液晶Ｏ出願人代理人　　弁理士　鈴　江　武　彦第１図Ｖ＋　　Ｙ２−−−　Ｙｊ　　Ｙｊ＋＋　−−Ｙｎ第２
図第　４　図５０第６図（ａ）ｂ’／（ｂ）

Claims

【特許請求の範囲】

（１）　　絶縁性基板上に接地導体膜を介して絶縁膜を
形成し、この絶縁膜上に、互いに平行に配列された複数
本のアドレスラインと、これらのアドレスラインと直交
して互いに平行に配列された複数本のデータラインと、
これらデータラインとアドレスラインの各交点位置に配
置されソース、ダートがそれぞれデータライン、アドレ
スラインに接続された複数のスイッチングトランジスタ
と、これら各スイッチングトランジスタのドレインに一
端が接続され他端が前記接地導体膜に接続された蓄積容
量とを集積形成してなるトランジスタマトリクスアレイ
を用いて表示素子を駆動する薄型表示装置において、前
記接地導体膜を、前記アドレスラインと平行してかつア
ドレスラインと重ならないように複数本の帯状パターン
に配設したことを特徴とする薄型表示装置。
（２）　　前記表示素子が液晶であり、ｂｊＪ記スイス
イツチングトランジスタ膜トランジスタである特許請求
の範囲第１項記載の薄型表示装置。