JPS6041586Y2 - エレクトロルミネセンス表示パネル - Google Patents

Description

【考案の詳細な説明】 （ｉ） 考案の関連する技術分野 この考案は、慣用の陰極線表示管に代るエレクトロルミ
ネセンス表示パネルに関するものである。

（ｉｉ） 従来技術 陰極線表示管は、そのコストが安くて融通性に富むので
、情報表示用の主役をつとめて来た。

特定の用途には、ガス放電パネル、光バルブ表示器およ
び液晶表示器を含む種々の代用品が用いられている。

ソリッドステート平形パネル表示器が概念的には実施可
能であることはしばらく前から分っていた。

そこで、表示器にシリコン技術を利用しようとしたが、
シリコン・ウェハーはサイズに制限があり、そのために
大型の表示器は無理であった。

表示器用の薄膜トランジスタ技術が最近復活し、その一
例は米国特許第３８４０６９５号明細書に開示されてい
る。

すなわち、薄膜トランジスタは基板に真空デポジットさ
れ、そして表示パネルのサイズについての制限は真空デ
ポジット装置のサイズだけにすぎない。

薄膜トランジスタを用いてアドレス付けられかつ制御さ
れる表示パネルを設計する際の問題は、薄膜回路装置お
よび表示媒体の高密度を遠戚する反面、電気的接続部を
作りかつ薄膜回路装置の諸部分と表示媒体との間に電気
的絶縁を行う必要があることである。

（ｉｉｉ） 考案の開示 この考案によれば、平らな基板の上に配置され互に間隔
を置いて形成された薄膜トランジスタ制御回路装置のア
レイと、薄膜トランジスタ制御回路装置を個別に含む各
単位表示セルのアレイを規定すると共に相互接続された
スイッチング信号母線、情報信号母線および電力母線の
行、列から成る直交マトリクスと、各単位表示セルの一
部として基板上に配置されかつ薄膜トランジスタ制御回
路装置と相互接続されたエレクトロルミネセンス電極と
を備えたエレクトロルミネセンス表示パネルにおいて、
所定の場所に積層されて重合化された比較的厚いホトレ
ジスト絶縁層が薄膜トランジスタ制御回路装置および相
互接続母線上に配置されるがエレクトロルミネセンス電
極上に配置されず、エレクトロルミネセンス層が絶縁層
上の表示パネル全面に亘って配置されかつ個々のエレク
トロルミネセンス電極とよく接触すると共に平らで滑ら
かな頂面を有し、透光性の共通電極がエレクトロルミネ
センス層上にデポジットされかつこのエレクトロルミネ
センス層とよく接触することを特徴とするエレクトロル
ミネセンス表示パネル、が提供される。

薄膜トランジスタを用いてアドレス付けかつ制御される
回路装置が内部で表示媒体に接続されるが、外来励起を
防ぐために非コンタクト部分で電気的に絶縁される大面
積の平形ソリッドステート表示パネルはこのようにして
提供される。

薄膜トランジスタ制御回路装置の互に間隔を置いて相互
接続された行と列から戊るアレイは基板上に配置される
。

薄膜トランジスタ制御回路装置の相互接続はスイッチン
グ信号母線、情報信号母線および電力母線によって行わ
れ、こられの線はその交差点に単位表示セルを規定する
。

単位表示セルは表示パネル全面に構成される。

個別のエレクトロルミネセンス電極は、各単位表示セル
の一部として基板上に配置され、かつ各単位表示セルの
一部として接続される。

比較的厚い積層された重合体のホトレジスト絶縁層は、
薄膜トランジスタ回路装置上にデポジットされ、かつ諸
母線を相互接続する。

エレクトロルミネセンス材料の層は表示パネル全面上に
配置され、そして共通のエレクトロルミネセンス電極は
エレクトルミネセンス材料の層上に配置される。

（ｉＶ） 考案の実施例 この考案をもつと明確に理解できるようにするために、
その実施例を添付図面について以下詳しく説明する。

エレクトロルミネセンス表示パネルすなわチ薄膜トラン
ジスタ制御表示パネル１０は、第１図および第２図に示
されている。

この薄膜トランジスタ制御形表示パネル１０は、こ）で
は平らなガラス板である絶縁基板１２上に作られる。

単位表示セルすなわち表示素子１４（第３図）の行およ
び列から成るマトリクスは、絶縁基板上に配置される。

表示素子１４は、後で第３図および第４図について、詳
しく説明する。

各表示素子１４は、個別のビデオ情報点を形成する。

薄膜トランジスタ制御形表示パネルのサイズまは面積は
、薄膜トランジスタ制御形表示パネルの構造に特有の特
性よりもむしろ製造装置すなわち真空デポジット装置の
関数である。

こ）に示される薄膜トランジスタ制御形表示パネルは約
１５ｃｍ（６インチ）Ｘ１５ｃｍのサイズのものとして
製造され、そして表示素子１４のサイズは約８走査線／
ｃｍ （２に査線／インチ）の解像度を提供するような
ものである。

表示素子１４は、平行な情報信号母線１６とスイッチン
グ信号母線２０の交差点間に配置される。

情報信号母線１６は互に間隔が置かれかつ平行な導体か
ら戒り、各情報信号母線は表示素子の各列毎に設けられ
る。

電力母線１８も平行で間隔が置かれた導体から戒り、情
報信号母線１６に対して平行に配置されると共に表示素
子の各列毎に１本設けられる。

スイッチング信号母線２０は平行で間隔が置かれた導体
から戒り、情報信号母線１６および電力母線１８と直角
に配置されると共に表示素子の各行毎に１本設けられる
。

情報信号母線１６は、図示のように薄膜トランジスタ制
御形表示パネル１０の上辺から情報信号が入力され、そ
して個々の母線コネクタを介してビデオ信号入力手段２
２へ接続される。

このビデオ信号入力手段２２は、こ）ではアナログ・ビ
デオ信号レジスタ２４および走査線書込み走査手段２６
として示される。

この走査線書込み走査手段２６へはビデオ情報信号が供
給される。

ビデオ信号入力手段２２は、ビデオ信号次第ではもつと
複雑なものに変えることができる。

個々の表示素子をオン・オフ動作させるだけにすぎない
アルファベット−数字情報ではビデオ信号入力手段２２
は比較的簡単なものでよいが、テレビジョン走査線速度
のグレイスケール・ビデオ情報ではビデオ信号入力手段
２２は慣用の部品よりも複雑である。

電力母線１８は、薄膜トランジスタ制御形表示パネルの
下辺から取り出され、接地される。

スイッチング信号母線２０は、薄膜トランジスタ制御形
表示パネルの右辺から取り出され、垂直走査制御手段３
０へ接続される。

薄膜トランジスタ制御形表示パネル１０の構造は、第２
図ないし第４図を参照することによってもつと簡単に理
解できる。

アドレス選択用薄膜回路装置３２は、半導体材料の薄層
と、導電性のドレイン電極、ソース電極およびゲート電
極と、絶縁材料の薄膜と、導電性のコンデンサ部材と、
エレクトルミネセンス（ＥＬ）電極とを選択した順序で
真空デポジットすることにより、絶縁基板１２上の各表
示素子にデポジットされる。

デポジットの順序およびデポジット物の配置は、第３図
および４図から明らかなように、反復性像素回路構成（
ｌａｙｏｕｔ）を形成するようなものである。

そして電気的素子は互にかつ諸母線へ接続される。

母線は、実際には、隣接する像素回路の丁度型なった導
電層である。

情報信号母線１６、電力母線１８およびスイッチング信
号母線２０の交差点によって規定された各単位表示セル
で囲まれた区域内の基板上には導電性の電極３４がデポ
ジットされる。

絶縁層３６は各表示素子のある各薄膜回路装置上に配置
され、電極３４上方の絶縁層３６には孔があけられる。

比較的厚いＥＬ蛍光体層３８は、電極３４および絶縁層
３６上の全表示パネル区域を覆う。

ＥＬ蛍光体層３８の頂面ば平らであり、そして薄くて半
透明の導電性共通電極４０はＥＬ蛍光体層のための共通
前面電極として役立つためにＥＬ蛍光体層上に配置され
る。

ガラスで作られた透光性絶縁フェイスプレート４２は、
保護のためにかつ薄膜トランジスタ制御形表示パネルと
その周辺縁におてハーメチックシールするために、共通
前面電極上に設けることができる。

このフェイスプレート４２は絶縁基板１２ヘシールされ
る。

ＥＬ蛍光体層３８はその代表的な例では約０．０１７８
ｒＩＩＭ（０，７ミル）の厚さでよく、このＥＬ蛍光体
層３８に噴霧形成された薄いすなわち約０．００５ｈｙ
ｏ＋ｔ （０，２ミル）の厚さのメチルメタクリレート
・フィルムは上側の電極４０のデポジットのための滑ら
かな頂面を確保する。

像素薄膜回路は第３図および第４図に詳しく示されてい
る。

薄膜スイッチング・トランジスタＴ□は、そのソース電
極が特定の表示素子のための情報信号母線１６の列Ｘ、
へ接続される。

Ｔ１のゲート電極は、上述した特定の表示素子のための
スイッチング信号母線２０の行ＹＪへ接続される。

Ｔ１のドレイン電極は、コンデンサＣｓの一端へ接続さ
れ、かつまたパワー・トランジスタＴ２のゲート電極へ
接続される。

コデンサＣｓの他端は電力母線１８へ接続される。

Ｔ２のソース電極も電力母線１８へ接続される。

Ｔ２のドレイン電極はＥＬ蛍光体層の下側の電極３４へ
接続される。

上側の電極４０は高周波電源２８へ接続される。

薄膜トランジスタＴ□およびＴ２は、各々特願昭５１−
１０１７２８号明細書（特開昭５２−３５５８５号公報
）にもつと詳しく説明したように、セレン化カドミウム
の薄い半導体層並びにインジウムと銅から成る導電性の
ソース・コンタクトおよびドレイン・コンタクトを備え
る。

諸母線および両ゲート電極並びにコンデンサの導電部材
およびＥＬ蛍光体層の下側の電極は全部アルミニウムで
作られる。

このアルミニウムの厚さは導体の機能に依存しその代表
的な例では小電流用で厚さ約６００Ａであり、母線は全
部その幅が約０．０７６ｍｍ （３ミル）である。

電力母線用のアルミニウムの厚さは約１０００Ａである
。

コンデンサの導電部材およびＥＬ蛍光体層の下側の電極
の厚さは約６００Ａである。

ＥＬ蛍光体層の上側の電極は酸化鉛−金の混合物である
。

ＥＬ蛍光体層は、まず有機物の表面塗料で滑らかにされ
、次に約３０ＯＡの厚さの酸化鉛で覆われ、最後に約５
ＯＡの厚さの金で酸化鉛を覆う。

ＥＬ蛍光体層がこの目的のために設けられた電極だけに
よって励起されることは、薄膜トランジスタ制御形表示
パネルを正確に動作させるには重要である。

上側の電極は共通電極であり、そして励起信号はの上側
の電極と下側の電極（これはパワー・トランジスタＴ２
のドレイン電極へ接続される）との間に印加される。

全薄膜回路装置および母線は、ＥＬ蛍光体層の望ましく
ない励起を防ぐために、ＥＬ蛍光体層からよく絶縁され
ることが重要である。

薄膜回路装置を絶縁する独特のやり方が考案され、この
やり方によれば表示パネルは製造し易くなる。

この製造段階における薄膜トランジスタ制御形表示パネ
ルは第４図に示されるとおりであって、薄膜回路素子Ｔ
１．Ｔ２およびＣ８が情報信号母線１６、電力母線１８
およびスイッチング信号母線２０で相互接続される。

各表示素子の下側の電極３４はガラスの絶縁基板に直接
デポジットされるが、薄膜回路素子Ｔ１．Ｔ２およびＣ
３並びに諸母線の一部は次々に形成される層であるので
基板から成る距離だけ離して作られる。

その際の問題は、今デポジットしなければならないＥＬ
蛍光体層から電気的部品を効果的に絶縁すること、およ
びＥＬ蛍光体層と下側の電極３４との良好な接触を確保
することである。

薄膜回路装置３２および下側の電極３４が絶縁基板１２
にデポジットされた後、部分的に完成された薄膜トラン
ジスタ制御形表示パネルは上述した薄膜回路装置および
下側の電極に圧着された積層ホトレジスト層を有する。

積層されたホトレジストの一例は６６リストン（Ｒｉｓ
ｔｏｎ）”（デュポン社の商標名）である。

積層されたホトレジストは３層構造であって、厚さ０．
０２５４７７！ＩＩ （１ミル）のポリエステル・フィ
ルムの支持シートと、厚さ０．０１２７ｗＲ〜０．１２
７ｍ（０，５ミル〜５ミル）のホトレジストの層と、厚
さ０．０２５４ｍｍのポリオレフィンの被覆層とから威
る。

非露光のホトレジストは軟くそして弾力性に富んでいる
ので薄膜回路装置によって呈された平らでない表面に容
易に変形される。

ポリオレフィンの被覆層ははがされ、そしてホトレジス
トは表示パネル全面に圧接される。

この操作を容易にするのが平らな支持シートである。

ホトレジストは約１０４℃（２２０’Ｆ）まで加熱する
ことにより加圧下で積層される。

ホトマスクを使い、薄膜回路装置の上方にあるホトレジ
ストだけを露光させる。

ホトレジストは負動作形のものであり、従って数分の露
光時間で紫外線にあてられて重合する。

露光後保護用のポリエステル支持シートは除去される。

下側の電極３４の上方の非露光区域は、１，１゜１−）
リクロロエタン浴中で数分間薄膜トランジスタ制御形表
示パネルを現象することにより、除去される。

これは、その場に、厚い絶縁層としての重合されたホト
レジストを残す。

この絶縁層は薄膜回路装置を被覆しかつそのような薄膜
回路装置の凸凹した表面を一致させる。

次に、薄膜トランジスタ制御形表示パネルの動作を以下
に説明する。

Ｘ−Ｙアドレス付は可能なＴＰＴ−ＥＬマトリクス回路
の一部が第３図に示されている。

薄膜スイッチング・トランジスタＴ１は電圧制御形“ス
イッチ゛として働き、この°°スイッチ”のオン時のイ
ンピーダンスは行Ｙ１のスイッチング信号母線２０へ印
加された電圧によって制御される。

Ｔ１のドレイン電極は列Ｘｌの情報信号母線１６へ接続
される。

表示素子は、正電圧がゲート電極へ印加される時Ｔ１が
導通するようにバイアスされる。

Ｘ＋に現われるビデオ情報は、Ｔ□導通時に（ｘ＋、
ＹＪ）に在る蓄積コンデンサＣ３へ転送される。

薄膜パワー・トランジスタＴ２は、そのインピーダンス
がコンデンサＣｓに蓄積された電荷による電圧で決まる
点で、電圧制御形°°抵抗パとして働＜。

このインピーダンスの値は、エレクトロルミネセンス素
子のＣＥＬの両端間に現われる交流励振レベルを決定す
る。

像素回路の構成は第４図に示す。

蓄積コンデンサ、金属の相互接続部および母線と共に、
半導体としてＣｄＳｅを利用する薄膜トランジスタは真
空デポジットされる。

エレクトロルミネセンス層はＴＰＴマトリクス回路の完
成後接着される。

各能動絵素は、中心から中心までの長さが１．２７ｍ
（５０ミル）でありそして約１．０２ｍｍ （４０ミル
） Ｘｌ、０２ｍｍの面積を占める。

１５ｃｍ（６インチ）×１瞳の大きさの薄膜トランジス
タ制御形表示パネルは約１００×１０嘲以上の表示素子
を含む。

図示のアドレス付は装置は一度に１本の走査線づつ処理
する装置である。

表示フィードル中の各表示素子がメガヘルツ周波数で順
次走査される通常の“°ラスタ”形アドレス付けとは対
照的に、一度に１本の走査線づつアドレス付ける仕方は
、費用のテレビジョン走査線速度でビデオ情報を表示す
るが、適度の性能を発揮する要件だけがＴＰＴに課せら
れる。

この方法では、１線全部の表示素子のためのビデオ信号
（グレイスケール）は、アナログ・ビデオ信号レジスタ
の中へ順次まず記憶される。

このアナログ・ビデオ信号レジスタの出力は、選択され
た列（Ｘ、）の情報信号母線を通じて薄膜トランジスタ
制御形表示パネルへ供給され、かつ選択された行（Ｙ、
）のスイッチング信号母線のスイッチング・パルスがこ
の母線につながる全部の表示素子を作動させる時対応す
る表示素子の蓄積コンデンサ全部に一度に転送される。

中間に信号レジスタを導入することは、１表示線中の表
示素子の数にはＳ゛等しい係数（ｔａｃｔｏｒ）だけ、
情報信号母線および表示素子の信号ゲートの帯域幅を軽
減する。

垂直走査周波数は６０ヘルツでよく、従って各水平走査
線は１６．７ミｌＪ秒毎に更新され、これは通常のテレ
ビジョン・フォーマットにおけるフィールド走査時間に
相当する。

アナログ・ビデオ信号レジスタの循環周期は１２７マイ
クロ秒であり、この周期の半分がサンプリングしたビデ
オ情報をアナログ・ビデオ信号レジスタへ入れるのに割
当てられ、かつ残りの半分の周期がビデオ・レベルを薄
膜トランジスタ制御形表示パネルの所定の母線につなが
れた蓄積コンデンサへ転送するために割当てられる。

下記の事象シーケンスは、一度に１走査線づつアドレス
付ける完全なプロセスを述べるものである。

（１）輝度情報を２メガヘルツの周波数で６０マイクロ
秒の間サンプリングし、かつ全部で１２賊のアナログ・
ビデオ信号レジスタに入れる。

（２）サンプリング回路の動作を停止させかつ６０マイ
クロ秒のスイッチング・パルスを対応する行（ＹＪ）の
スイッチング信号母線に印加する。

これは、蓄積された電位レベルを情報信号母線Ｘ１から
表示素子の蓄積コンデンサＣｂＪに転送させる。

（３１次の水平走査線のための輝度情報をサンプリング
し、かつ全フィールドが蓄積されるまでシーケンスを継
続する。

各絵素“点°′に関連した回路構成（第３図）に説明を
戻せば、蓄積コンデンサＣｓは、Ｔ２のゲート電極とソ
ース電極の間に接続され、２０ピコフアラツドのキャパ
シタンスを有する。

１０キロヘルツの励振周波数では、エレクトロルミネセ
ンス素子（Ｃ，Ｌ）は８ピコフアラツドの純粋なキャパ
シタンスとして設計されることができる。

ゲート・オーバラップなどによりドレイン回路中に現わ
れる寄生キャパシタンスＣｐは約０．１ピコフアラツド
である。

電力母線は、１０キロヘルツ、ピークピーク値１５０ボ
ルトの交流信号を薄膜トランジスタ制御形表示パネルへ
供給する。

エレクトロルミネセンス蛍光体は増加した印加電圧で増
加した輝度を呈する。

一番簡単な条件では、Ｔ１の機能は、ゲート電位■、が
正である時にはいつでも、ドレイン電極に現われる電圧
ｖｘを蓄積コンデンサＣ３へ転送することである。

ＣＳはか）る電圧ｖｓはその際Ｔ２の導通レベルを制御
し、これは次いでエレクトロルミネセンス層の両端間に
現われる実効交流電圧を変調する。

エレクトロルミネセンス層の両端間に現われる交流用は
複雑な関数である。

グレイスケールは主としてＴ２の実効抵抗の関数だけに
すぎないが、オン・オフコントラスト比はＴ２の抵抗と
漏れ電流の両方に依存することが分った。

薄膜トランジスタ制御形表示パネルおよびその動作は、
“アイイーイーイー・トランザクションズ・オン・エレ
クトロン・デバイセス（ＩＥＥＥＴｒａｎｓａｃｔｉｏ
ｎｓ ｏｎ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ ）”
ＤＥ −２２巻、第９月（１９７坪９月号）に掲載さ
れた論文“６Ｘ ５−ｉｎ、 ２０１ｐｉ工レクトロル
ミネセンス表示パネル゛にもつと詳しく述べられている
。

アルファベット−数字式表示器としての表示パネルの動
作は上述した雑誌に詳しく述べられている。

（ｖ） 考案の効果 この考案では、（ａ）所定の場所に積層されて重合化さ
れた比較的厚いホトレジスト絶縁層が薄膜トランジスタ
制御回路装置および相互接続母線上に配置すれるがエレ
クトロルミネセンス電極上には配置されず、（ｂ）エレ
クトロルミネセンス層が絶縁層上の表示パネル全面に亘
って配置されかつ個々のエレクトロルミネセンス電極と
よく接触するので表示面積の増大に伴って高輝度領域と
なる反面、所定の場所でホトレジスト絶縁層を重合化す
ることで表示パネルの製作が容易になると云う効果があ
る。

【図面の簡単な説明】

第１図は薄膜トランジスタ制御形表示パネルおよびドラ
イブ装置の略図、第２図は第１図に示した薄膜トランジ
スタ制御形表示パネルの断面図、第３図は反復性回路構
成を示す薄膜トランジスタ制御形表示パネルの小部分の
回路図、第４図は薄膜トランジスタ制御形表示パネルの
唯一の像素回路の構成を示す斜視図である。 １０は薄膜トランジスタ制御形表示パネルとしてのエレ
クトロルミネセンス表示パネル、１２は絶縁基板として
の基板、１４は単位表示セルとしわの表示素子、１６は
情報信号母線、１８は電力母線、２０はスイッチング信
号母線、３２は薄膜回路装置としての薄膜トランジスタ
制御回路装置、３４は下側の電極としてのエレクトロル
ミネセンス電極、３６は絶縁層、３８はＥＬ蛍光体層と
してのエレクトロルミネセンス層、４０は上側の電極と
しての共通電極、４２はフェイスプレートである。

Claims (1)

1. 【実用新案登録請求の範囲】 １ 平らな基板の上に配置され互に間隔を置で形成され
   た薄膜トランジスタ制御回路装置のアレイと、薄膜トラ
   ンジスタ制御回路装置を個別に含む各単位表示セルのア
   レイを規定すると共に相互接続されたスイッチング信号
   母線、情報信号母線および重力母線の行、列から戒る直
   交マトリックスと、各単位表示セルの一部として基板上
   に配置されかつ薄膜トランジスタ制御回路装置と相互接
   続されたエレクトロルミネセンス電極とを備えたエレク
   トロルミネセンス表示パネルにおいて、所定の場所に積
   層されて重合化された比較的厚いホトレジスト絶縁層が
   薄膜トランジスタ制御回路装置および相互接続母線上に
   配置されるがエレクトロルミネセンス電極上には配置さ
   れず、エレクトロルミネセンス層が絶縁層上の表示パネ
   ル全面に亘って配置されかつ個々のエレクトロルミネセ
   ンス電極とよく接触すると共に平らで滑らかな頂面を有
   し、透光性の共通電極がエレクトロルミネセンス層上に
   デポジットされかつこのエレクトロルミネセンス層とよ
   く接触するとを特徴とするエレクトロルミネセンス表示
   パネル。 ２ 透光性の共通電極の上に透光性のフェイスプレート
   を設けたことを特徴とする実用新案登録請求の範囲第１
   項記載のエレクトロルミネセンス表示パネル。 ３ フェイスプレートの周辺が平らな基板ヘハーメチツ
   ゛クシールされたことを特徴とする実用新案登録請求の
   範囲第２項記載のエレクトロルミネセンス表示パネル。 ４ 絶縁層が実質的には光重合されたアクリレートであ
   って、その厚さが０．０１２７＋ａ〜０．１２７＋ａ（
   ０，５ミル〜５ミル）であることを特徴とする実用新案
   登録請求の範囲第１項ないし第３項のいずれかに記載の
   エレクトロルミネセンス表示パネル。