JPS6113228A - 液晶画像表示装置 - Google Patents
液晶画像表示装置Info
- Publication number
- JPS6113228A JPS6113228A JP59134244A JP13424484A JPS6113228A JP S6113228 A JPS6113228 A JP S6113228A JP 59134244 A JP59134244 A JP 59134244A JP 13424484 A JP13424484 A JP 13424484A JP S6113228 A JPS6113228 A JP S6113228A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- liquid crystal
- electrode
- transparent conductive
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/136213—Storage capacitors associated with the pixel electrode
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Liquid Crystal (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明に各絵素毎に例えばＭＩＩＳ （絶縁ゲート）ト
ランジスタを用いたいわゆるアクティブマトリクスアド
レス方式の液晶画像素子装置に関するもので、画像の輝
度むらの低減と駆動回路の低消費電力化を達成するもの
でるる。
ランジスタを用いたいわゆるアクティブマトリクスアド
レス方式の液晶画像素子装置に関するもので、画像の輝
度むらの低減と駆動回路の低消費電力化を達成するもの
でるる。
従来例の構成とその問題点
液晶画像表示装置を実現する一方法にアクティブマトリ
クスアドレス方式かめる。第１図にその等価回路を示す
。第１図において、１にＭＩＳ）ランジスタ、２に液晶
セル、３に走査電極、４は信号電極、５は保持コンデン
サでるる。走査電極３には順次Ｍ工Ｓトランジスタ１を
導通させるようパルス信号を加え、同時に信号電極４に
映像信号に対応する信号を加えると、液晶セル２と保持
コンデンサ６に映像信号に対応する信号電圧が印加され
る。次に走査電極３の信号によυＭＩＳトランジスタ１
が遮断すると保持コンデンサ６と液晶セル２に印加され
た信号電圧は、一定時間後ＭＩＳトランジスタ１が導通
するまで保持される。
クスアドレス方式かめる。第１図にその等価回路を示す
。第１図において、１にＭＩＳ）ランジスタ、２に液晶
セル、３に走査電極、４は信号電極、５は保持コンデン
サでるる。走査電極３には順次Ｍ工Ｓトランジスタ１を
導通させるようパルス信号を加え、同時に信号電極４に
映像信号に対応する信号を加えると、液晶セル２と保持
コンデンサ６に映像信号に対応する信号電圧が印加され
る。次に走査電極３の信号によυＭＩＳトランジスタ１
が遮断すると保持コンデンサ６と液晶セル２に印加され
た信号電圧は、一定時間後ＭＩＳトランジスタ１が導通
するまで保持される。
この動作を繰シ返すことにより、クロストークのないコ
ントラスト比の大きな画像を表示するのでるる。保持コ
ンデンサ６は液晶セル２の容量が小さく信号電圧が保持
しにくい点を補うためのものであり、通常に一端を全て
グランド電位に固定される。
ントラスト比の大きな画像を表示するのでるる。保持コ
ンデンサ６は液晶セル２の容量が小さく信号電圧が保持
しにくい点を補うためのものであり、通常に一端を全て
グランド電位に固定される。
第２図は１絵素分の平面構成図である。第２図において
、３は走査電極、４は信号電極、６にチャンネルを形成
する半導体層でるる。半導体層６と走査電極３の間に絶
縁膜を設けてＭＩＳ）ランジスタ１を形成している。そ
して７Ｉｒｉ絵素電極、８ｔｒｉ絵素電極７と半導体層
６とを接続する金属（以後コンタクト金属と呼ぶ）、９
はそのコンタクトホールでるる。
、３は走査電極、４は信号電極、６にチャンネルを形成
する半導体層でるる。半導体層６と走査電極３の間に絶
縁膜を設けてＭＩＳ）ランジスタ１を形成している。そ
して７Ｉｒｉ絵素電極、８ｔｒｉ絵素電極７と半導体層
６とを接続する金属（以後コンタクト金属と呼ぶ）、９
はそのコンタクトホールでるる。
最近、基板として絶縁性透明基板を用い、その上の半導
体層６として非晶質半導体（例えば非晶質シリコン、非
晶質テルル等）を用いた液晶画像表示の実用化が進んで
いる。この場合、前述の保持コンデンサ６ぽ、絶縁性透
明基板上に透明導電Ｍ（例えばＩＴＯ）を一様に付着し
て一電極とし、この透明導電膜上に絶縁膜（例えば酸化
シリコン又は窒化シリコン）を付着して、その上に第２
図における絵素電極７を付着させて形成する“。
体層６として非晶質半導体（例えば非晶質シリコン、非
晶質テルル等）を用いた液晶画像表示の実用化が進んで
いる。この場合、前述の保持コンデンサ６ぽ、絶縁性透
明基板上に透明導電Ｍ（例えばＩＴＯ）を一様に付着し
て一電極とし、この透明導電膜上に絶縁膜（例えば酸化
シリコン又は窒化シリコン）を付着して、その上に第２
図における絵素電極７を付着させて形成する“。
第３図は第２図のムーム′線に沿４た断面図である。第
３図において、、１０Ｈ絶縁性透明基板、１１に前述し
た一様に付着した透明導電膜、１２は絶縁膜、１３σゲ
ート絶縁膜でるる。そして第２図と同様に３に走査電極
、４は信号電極、６に非晶質半導体層、７げ絵素電極、
８にコンタクト金属でるる。
３図において、、１０Ｈ絶縁性透明基板、１１に前述し
た一様に付着した透明導電膜、１２は絶縁膜、１３σゲ
ート絶縁膜でるる。そして第２図と同様に３に走査電極
、４は信号電極、６に非晶質半導体層、７げ絵素電極、
８にコンタクト金属でるる。
しかしながら、第２図および第３図の構造の装置には透
明導電膜１１のために、信号電極の対グランド容量が増
大し、信号電極の駆動回路の消費電力が増大するという
欠点がめった。この欠点にテレビジョン信号を映出する
場合、信号電極を駆動するのに許容される時間が数μｓ
程度に限定嘔れるため、充電電流を多くするよう駆動回
路を設計せざるを得なくなり、画像表示装置の消費電力
の大半は駆動回路に費やされる。このため、信号電極の
対グランド間容量を極力小さくする必要がめる。
明導電膜１１のために、信号電極の対グランド容量が増
大し、信号電極の駆動回路の消費電力が増大するという
欠点がめった。この欠点にテレビジョン信号を映出する
場合、信号電極を駆動するのに許容される時間が数μｓ
程度に限定嘔れるため、充電電流を多くするよう駆動回
路を設計せざるを得なくなり、画像表示装置の消費電力
の大半は駆動回路に費やされる。このため、信号電極の
対グランド間容量を極力小さくする必要がめる。
信号電極の対グランド容量を減らすために、透明導電膜
１１を選択的に形成する手段が考えられる。しかし、こ
の構造を用いると、透明導電膜１１の抵抗値が高いため
ＭＩＳトランジスタの導通が妨げられ、画像の輝度むら
となる現象を見い出した。この現象を第４図を用いて説
明する。第４図に走査電極１本当たりの等何回路である
。第４図において、１４に走査パルス源、τ、〜ＴｎＵ
それぞれＭＩＳトランジスタを示す。■１〜ｖｎは信号
電極駆動源、Ｃ１〜ＣｎＵ保持コンデンサｓＲ１〜Ｒｎ
ニ透明導電膜の横方向つまシ走査電極にそった方向の１
絵素当たシの抵抗値でるる。ここで液晶セルの容量に保
持コンデンサ０１〜Ｏｎの容量に比較して無視できるほ
ど小さいと仮定している。
１１を選択的に形成する手段が考えられる。しかし、こ
の構造を用いると、透明導電膜１１の抵抗値が高いため
ＭＩＳトランジスタの導通が妨げられ、画像の輝度むら
となる現象を見い出した。この現象を第４図を用いて説
明する。第４図に走査電極１本当たりの等何回路である
。第４図において、１４に走査パルス源、τ、〜ＴｎＵ
それぞれＭＩＳトランジスタを示す。■１〜ｖｎは信号
電極駆動源、Ｃ１〜ＣｎＵ保持コンデンサｓＲ１〜Ｒｎ
ニ透明導電膜の横方向つまシ走査電極にそった方向の１
絵素当たシの抵抗値でるる。ここで液晶セルの容量に保
持コンデンサ０１〜Ｏｎの容量に比較して無視できるほ
ど小さいと仮定している。
パルス発生源１ｏにより走査パルスが発生するとＴ１〜
ＴｎのＭＩＳトランジスタは一斉に導通し、信号電極駆
動源ｖ１〜ｖｎから電流ｉ１〜ｉｎが流れる。電流１１
〜ｉｎと透明導電膜Ｒ１〜Ｒｎの電圧降下分のため、走
査パルスが加わっている時間（テレビジョン映像信号で
［６３，４μｓ ）内に保持コンデンサＣ１〜Ｃｎの充
電ないし放電が終了せず、液晶セルに充分な電圧が加わ
らないという現象が発生する。ここで一様な画面つまり
Ｖ１＝： Ｖ２＝＝・・・・・・＝ｖｎ とすると各
々の電流に全て同じ値となシ、これをｉとする。そして
一般的にＲ，＝Ｒ２＝・・・・・・＝Ｒｎでめるのでこ
れをＲとおくと透明導電膜の接地点に一番近い抵抗Ｒ１
ににｎ−ｉなる電流が流れるのでその電圧降下分［Ｒ１
・ｎ−１でるる。
ＴｎのＭＩＳトランジスタは一斉に導通し、信号電極駆
動源ｖ１〜ｖｎから電流ｉ１〜ｉｎが流れる。電流１１
〜ｉｎと透明導電膜Ｒ１〜Ｒｎの電圧降下分のため、走
査パルスが加わっている時間（テレビジョン映像信号で
［６３，４μｓ ）内に保持コンデンサＣ１〜Ｃｎの充
電ないし放電が終了せず、液晶セルに充分な電圧が加わ
らないという現象が発生する。ここで一様な画面つまり
Ｖ１＝： Ｖ２＝＝・・・・・・＝ｖｎ とすると各
々の電流に全て同じ値となシ、これをｉとする。そして
一般的にＲ，＝Ｒ２＝・・・・・・＝Ｒｎでめるのでこ
れをＲとおくと透明導電膜の接地点に一番近い抵抗Ｒ１
ににｎ−ｉなる電流が流れるのでその電圧降下分［Ｒ１
・ｎ−１でるる。
次の抵抗Ｒ１の電圧降下分ｔａＲ２ｏ（１１−１）・ｉ
でるる。そして接地点からの電圧降下は、Ｒ４ｎ −ｉ
＋Ｒ２Ｃｎ−１） １＝Ｒｉ （ｎ＋ （ｎ−１））と
なる。同様に接地点かな一番遠いＲｎ に関しては、。
でるる。そして接地点からの電圧降下は、Ｒ４ｎ −ｉ
＋Ｒ２Ｃｎ−１） １＝Ｒｉ （ｎ＋ （ｎ−１））と
なる。同様に接地点かな一番遠いＲｎ に関しては、。
Ｒｅ１（ｎ＋（ｎ−１）＋（ｎ−２）＋・−・−＋１）
＝でＭＩＳ）ランジスタＴｎ ｕ接地点に近いｙ工ｓト
ランジスタＴ１ に比べて導通時の充電ないし放電が
しにくく、液晶セルに十分に電圧が印加できないため輝
度むらとなる。特にこの現象に、ＭＩＳトランジスタに
非晶質シリコンなどのように電子の移動度が小さい材料
を用いた場合に、十分な電流を流すことができないため
大きな輝度むらとなる。
＝でＭＩＳ）ランジスタＴｎ ｕ接地点に近いｙ工ｓト
ランジスタＴ１ に比べて導通時の充電ないし放電が
しにくく、液晶セルに十分に電圧が印加できないため輝
度むらとなる。特にこの現象に、ＭＩＳトランジスタに
非晶質シリコンなどのように電子の移動度が小さい材料
を用いた場合に、十分な電流を流すことができないため
大きな輝度むらとなる。
発明の目的
本発明に信号電極の対グランド間容量を増大さすことな
く、上記輝度むらを解消することを目的とする。
く、上記輝度むらを解消することを目的とする。
発明の構成
本発明は、保持コンデンサに接続された透明導電膜を、
信号電極直下を除いて帯状に形成し、これらの帯状の部
分を共通接続し、信号電極の対グランド容量の増大を防
ぎ、各絵−〇スイッチング素子の動作の均一化を可能と
するものでるる。
信号電極直下を除いて帯状に形成し、これらの帯状の部
分を共通接続し、信号電極の対グランド容量の増大を防
ぎ、各絵−〇スイッチング素子の動作の均一化を可能と
するものでるる。
実施例の説明
次に本発明の一実施例を第６図、第６図に示す。
第６図は、信号電極と透明導電膜の平面位置関係を示す
もので、’１０［絶縁性透明基板、１６は画像表示部、
１７げ第３図の１１に相当する透明導電膜、４は信号電
極を示す。本発明は透明導電膜１７を選択的に被着し、
信号電極４と重ならないにして信号電極４０対グランド
容量の増大を防ぐものでめる。
もので、’１０［絶縁性透明基板、１６は画像表示部、
１７げ第３図の１１に相当する透明導電膜、４は信号電
極を示す。本発明は透明導電膜１７を選択的に被着し、
信号電極４と重ならないにして信号電極４０対グランド
容量の増大を防ぐものでめる。
次に第６図に一絵素めたりの断面図を示す。第６図に本
発明の液晶表示装置の第２図のムーＡ′線に沿った断面
図である。第３図と同一機能のものに同一番号で示し説
明は省略する。第６図において透明導電膜１７ば、まず
一様に被着した後、フォトレゾグラフィー等の技術によ
りエツチングされ選択的に形成される。
発明の液晶表示装置の第２図のムーＡ′線に沿った断面
図である。第３図と同一機能のものに同一番号で示し説
明は省略する。第６図において透明導電膜１７ば、まず
一様に被着した後、フォトレゾグラフィー等の技術によ
りエツチングされ選択的に形成される。
本発明に前述した透明導電膜の抵抗に起因する輝度むら
を、十分に抵抗の低い幅広構造が可能な帯状の透明導電
膜１７で防ぐものである。ただしこの抵抗値は走査電極
−°本当たシの電流に対して十分低ければ良い。これは
普通状態のＭＩ８ト７ンジスタげ同一の走査電極一部分
しかないため°である。その上、信号電極４にそって流
れる電流は（第５図では縦方向）、一本の信号電極４に
つき一個の保持コンデンサの充電電流しかないので、縦
方向の透明導電膜１７の抵抗は高くともほとんど問題と
ならない。つまシ、第６図における横方向の接続に基本
的にはどの場所でも良いのでるる○第６図でに画像表示
部１６の外の上部１７＆で各透明帯状電極１７を共通接
続しているが、さらに下部で共通接続しても良い。なお
、画像表示部内１６の内でに横方向のパターンが見える
点と、画像表示部１６の外では信号電極と透明導電膜の
重なる部分を信号電極の幅を狭くして対グランド容量を
減少させることが可能となる点から、画像表示部外で共
通接続する方が好ましい。
を、十分に抵抗の低い幅広構造が可能な帯状の透明導電
膜１７で防ぐものである。ただしこの抵抗値は走査電極
−°本当たシの電流に対して十分低ければ良い。これは
普通状態のＭＩ８ト７ンジスタげ同一の走査電極一部分
しかないため°である。その上、信号電極４にそって流
れる電流は（第５図では縦方向）、一本の信号電極４に
つき一個の保持コンデンサの充電電流しかないので、縦
方向の透明導電膜１７の抵抗は高くともほとんど問題と
ならない。つまシ、第６図における横方向の接続に基本
的にはどの場所でも良いのでるる○第６図でに画像表示
部１６の外の上部１７＆で各透明帯状電極１７を共通接
続しているが、さらに下部で共通接続しても良い。なお
、画像表示部内１６の内でに横方向のパターンが見える
点と、画像表示部１６の外では信号電極と透明導電膜の
重なる部分を信号電極の幅を狭くして対グランド容量を
減少させることが可能となる点から、画像表示部外で共
通接続する方が好ましい。
本発明の別な実施例を第７図に示す。第７図に於いて第
６図と同一機能のものは同一番号で示し説明を省略する
。第７図において、１８ｒｉ金属膜のパターンでるり、
１９は金属膜１８と透明導電膜１７とのコンタクトホー
ルでめる。つまシ第７図の実施例では透明導電膜１７の
横方向接続に抵抗の低い金属膜１８を用いたものである
。この金属膜１８は走査電極を形成する時に形成すれば
工程上の問題にほとんどない。ただしこの実施例では画
像表示部１６の外での接続が必須条件でめる。
６図と同一機能のものは同一番号で示し説明を省略する
。第７図において、１８ｒｉ金属膜のパターンでるり、
１９は金属膜１８と透明導電膜１７とのコンタクトホー
ルでめる。つまシ第７図の実施例では透明導電膜１７の
横方向接続に抵抗の低い金属膜１８を用いたものである
。この金属膜１８は走査電極を形成する時に形成すれば
工程上の問題にほとんどない。ただしこの実施例では画
像表示部１６の外での接続が必須条件でめる。
この第７図の実施例では抵抗の低い金属膜１８を使用す
るのでその幅は極めて細くすることが可能でるり、信号
電極の対グランド間容量をより減少することが可能とな
る。
るのでその幅は極めて細くすることが可能でるり、信号
電極の対グランド間容量をより減少することが可能とな
る。
発明の詳細
な説明したように、本発明によれば信号電極の対グラン
ド容量を増大させることなく、各絵素のスイッチング素
子の動作を均一にすることが可能となる。これによシ、
低消費電力でかつ輝度むらのない液晶画像表示装置を実
現することができる０
ド容量を増大させることなく、各絵素のスイッチング素
子の動作を均一にすることが可能となる。これによシ、
低消費電力でかつ輝度むらのない液晶画像表示装置を実
現することができる０
第１図は液晶画像表示装置の等価回路図、第２図は同表
示装置の１絵素の概略平面図、第３図は第２図のムーＡ
′線断面図、第４図は輝度むらの現象を説明する１走査
電極分の等価回路図、第６図に本発明の一実施例の装置
における信号電極と透明導電膜の平面配置図、第６図は
同実施例の装置の一絵素部の断面図、第７図ぼ本発明の
他の実施例の装置の信号電極と透明導電膜の平面配置図
でるる。 １・・・・・・ＭＩＳトランジスタ、２・・・・・・液
晶セル、３・・・・・・走査電極、４・・・・・・信号
電極、６・・・・・・保持コンデンサ、１ｏ・・・・・
・透明基板、１２・・・・・・絶縁膜、１７・・・・・
・透明導電膜、１７＆・・・・・・共通接続部、１８・
・・・・・金属膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図 第４図 第６図 第７図
示装置の１絵素の概略平面図、第３図は第２図のムーＡ
′線断面図、第４図は輝度むらの現象を説明する１走査
電極分の等価回路図、第６図に本発明の一実施例の装置
における信号電極と透明導電膜の平面配置図、第６図は
同実施例の装置の一絵素部の断面図、第７図ぼ本発明の
他の実施例の装置の信号電極と透明導電膜の平面配置図
でるる。 １・・・・・・ＭＩＳトランジスタ、２・・・・・・液
晶セル、３・・・・・・走査電極、４・・・・・・信号
電極、６・・・・・・保持コンデンサ、１ｏ・・・・・
・透明基板、１２・・・・・・絶縁膜、１７・・・・・
・透明導電膜、１７＆・・・・・・共通接続部、１８・
・・・・・金属膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図 第４図 第６図 第７図
Claims (4)
- （１）絶縁性基板上に複数の信号電極と複数の走査電極
を交差状に配置し、前記信号電極と前記走査電極の交点
付近に、前記信号電極、前記走査電極、絵素電極に接続
されたスイッチング素子群と、前記スイッチング素子毎
に一端を前記絵素電極に接続し、他端を透明導電膜にて
共通接続した保持コンデンサ群を設け、前記絶縁性基板
と透明導電膜を被着した対向基板の間に液晶層を封入し
、前記保持コンデンサに接続された透明導電膜を前記信
号電極の直下は抜いて帯状に形成し、前記帯状の透明導
電膜を共通接続してなることを特徴とする液晶画像表示
装置。 - （２）スイッチング素子が非晶質半導体を用いたＭＩＳ
トランジスタであることを特徴とする特許請求の範囲第
１項に記載の液晶画像表示装置。 - （３）透明導電膜の共通接続に金属膜を用いたことを特
徴とする特許請求の範囲第１項に記載の液晶画像表示装
置。 - （４）透明導電膜の共通接続を画像表示部外で行うこと
を特徴とする特許請求の範囲第１項に記載の液晶画像表
示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59134244A JPS6113228A (ja) | 1984-06-28 | 1984-06-28 | 液晶画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59134244A JPS6113228A (ja) | 1984-06-28 | 1984-06-28 | 液晶画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6113228A true JPS6113228A (ja) | 1986-01-21 |
Family
ID=15123767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59134244A Pending JPS6113228A (ja) | 1984-06-28 | 1984-06-28 | 液晶画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6113228A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01255831A (ja) * | 1988-04-06 | 1989-10-12 | Hitachi Ltd | 平面デイスプレイ |
| FR2682492A1 (fr) * | 1991-10-11 | 1993-04-16 | Thomson Lcd | Afficheur a matrice active utilisant un plan de masse enterre. |
| EP0537917A1 (en) * | 1991-10-15 | 1993-04-21 | General Electric Company | Active matrix LCD with buried ground plane |
| US5208690A (en) * | 1990-03-24 | 1993-05-04 | Sony Corporation | Liquid crystal display having a plurality of pixels with switching transistors |
| US5283566A (en) * | 1988-04-06 | 1994-02-01 | Hitachi, Ltd. | Plane display |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5688172A (en) * | 1979-12-20 | 1981-07-17 | Seiko Instr & Electronics | Display panel |
| JPS5742075A (en) * | 1980-08-27 | 1982-03-09 | Seiko Instr & Electronics | Liquid crystal display panel |
-
1984
- 1984-06-28 JP JP59134244A patent/JPS6113228A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5688172A (en) * | 1979-12-20 | 1981-07-17 | Seiko Instr & Electronics | Display panel |
| JPS5742075A (en) * | 1980-08-27 | 1982-03-09 | Seiko Instr & Electronics | Liquid crystal display panel |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01255831A (ja) * | 1988-04-06 | 1989-10-12 | Hitachi Ltd | 平面デイスプレイ |
| US5283566A (en) * | 1988-04-06 | 1994-02-01 | Hitachi, Ltd. | Plane display |
| US5208690A (en) * | 1990-03-24 | 1993-05-04 | Sony Corporation | Liquid crystal display having a plurality of pixels with switching transistors |
| FR2682492A1 (fr) * | 1991-10-11 | 1993-04-16 | Thomson Lcd | Afficheur a matrice active utilisant un plan de masse enterre. |
| EP0537917A1 (en) * | 1991-10-15 | 1993-04-21 | General Electric Company | Active matrix LCD with buried ground plane |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5504348A (en) | Thin-film transistor array and liquid crystal display device using the thin-film transistor array | |
| JPS6041586Y2 (ja) | エレクトロルミネセンス表示パネル | |
| US4928095A (en) | Active matrix-addressed picture display device | |
| US5159477A (en) | Active matrix display device having additional capacitors connected to switching elements and additional capacitor common line | |
| JPS59501562A (ja) | 薄膜トランジスタとコンデンサとを用いた表示スクリーンの製造方法 | |
| EP0279171B1 (en) | Active matrix liquid crystal display device | |
| KR960014824B1 (ko) | 박막 트랜지스터와 액정셀을 갖는 대향형 액티브 매트릭스 액정표시장치 | |
| US6304305B1 (en) | Active matrix liquid crystal display | |
| JPH07311392A (ja) | 液晶表示装置 | |
| KR100506006B1 (ko) | 액정표시장치의 전계효과트랜지스터에 대한 오프-스테이트스트레스 인가용 패널구조 | |
| JP3869463B2 (ja) | アクティブ・マトリックス液晶ディスプレイ用の大口径比アレイ・アーキテクチャ | |
| JPH0577073B2 (ja) | ||
| JPH0451120A (ja) | 薄膜電界効果型トランジスタ駆動液晶表示素子アレイ | |
| JPS6113228A (ja) | 液晶画像表示装置 | |
| JP2660528B2 (ja) | 液晶表示装置の駆動方法 | |
| EP0504792B1 (en) | Liquid crystal display device | |
| EP0554061A1 (en) | Liquid crystal display | |
| JPH0473929B2 (ja) | ||
| US5923389A (en) | Plasma addressed electro-optical display | |
| US6018377A (en) | Storage capacitor with dielectric layer comprising particular materials | |
| KR100381053B1 (ko) | 액정표시장치 | |
| JPH0915646A (ja) | アクティブマトリクス液晶表示素子 | |
| JP2509017B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH04280228A (ja) | 薄膜電界効果型トランジスタ駆動液晶表示素子アレイ及び駆動方法 | |
| JP3051549B2 (ja) | アクティブマトリクス形表示装置 |