JP2881030B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2881030B2 JP2881030B2 JP40440890A JP40440890A JP2881030B2 JP 2881030 B2 JP2881030 B2 JP 2881030B2 JP 40440890 A JP40440890 A JP 40440890A JP 40440890 A JP40440890 A JP 40440890A JP 2881030 B2 JP2881030 B2 JP 2881030B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- bus line
- crystal display
- display device
- reference potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置に係り、
詳しくは、フラットパネルディスプレイの分野に用いて
好適な、画素単位に液晶セルに電圧の書き込みと保持動
作とを行なうアクティブマトリクス型の液晶表示装置に
関する。
詳しくは、フラットパネルディスプレイの分野に用いて
好適な、画素単位に液晶セルに電圧の書き込みと保持動
作とを行なうアクティブマトリクス型の液晶表示装置に
関する。
【０００２】近年、薄形のフラットパネルディスプレイ
としてアクティブマトリクス型の液晶表示装置が数多く
開発されている。
としてアクティブマトリクス型の液晶表示装置が数多く
開発されている。
【０００３】このアクティブマトリクス型の液晶表示装
置は、単純マトリクス型の表示装置と共に、小型・軽量
の情報端末用の表示装置、例えば、ラップトップやノー
ト型のパソコン，ワープロ等の表示媒体として多用され
ている。ここで、アクティブマトリクス型の液晶表示装
置の特性を説明すると、アクティブマトリクス型の液晶
表示装置は、複数の画素をそれぞれ単独に駆動するのと
同様の動作をさせることができ、表示容量の増大に伴っ
て表示するライン数が増加しても単純マトリクス型のよ
うに駆動のデューティ比が低下し、コントラストの低下
や視野角の減少をきたすなどの問題が生じないという利
点があり、このため、アクティブマトリクス型の液晶表
示装置は陰極線管（ＣＲＴ）並のきめ細かい中間調の制
御が可能であり、薄型のフラットパネルディスプレイと
して用途を拡げつつある。
置は、単純マトリクス型の表示装置と共に、小型・軽量
の情報端末用の表示装置、例えば、ラップトップやノー
ト型のパソコン，ワープロ等の表示媒体として多用され
ている。ここで、アクティブマトリクス型の液晶表示装
置の特性を説明すると、アクティブマトリクス型の液晶
表示装置は、複数の画素をそれぞれ単独に駆動するのと
同様の動作をさせることができ、表示容量の増大に伴っ
て表示するライン数が増加しても単純マトリクス型のよ
うに駆動のデューティ比が低下し、コントラストの低下
や視野角の減少をきたすなどの問題が生じないという利
点があり、このため、アクティブマトリクス型の液晶表
示装置は陰極線管（ＣＲＴ）並のきめ細かい中間調の制
御が可能であり、薄型のフラットパネルディスプレイと
して用途を拡げつつある。
【０００４】しかし、アクティブマトリクス型の液晶表
示装置では各画素毎にスイッチング素子を形成する必要
があり、構造、および製造プロセスが複雑なため、大画
面の表示装置を製造する場合、大型の製造装置が必要と
なるため設備費が高額となるとともに、製造歩留まりが
低下し、コストが高くなる。すなわち、現在実用化され
ているものは、比較的小さな画面サイズのものに限られ
ている。
示装置では各画素毎にスイッチング素子を形成する必要
があり、構造、および製造プロセスが複雑なため、大画
面の表示装置を製造する場合、大型の製造装置が必要と
なるため設備費が高額となるとともに、製造歩留まりが
低下し、コストが高くなる。すなわち、現在実用化され
ているものは、比較的小さな画面サイズのものに限られ
ている。
【０００５】そこで、大画面でも高い製造歩留まりを実
現し、低コストのアクティブマトリクス型の液晶表示装
置が要求される。
現し、低コストのアクティブマトリクス型の液晶表示装
置が要求される。
【０００６】
【従来の技術】従来のこの種の液晶表示装置としては、
例えば、図９に示すようなものがある。
例えば、図９に示すようなものがある。
【０００７】これは、従来のアクティブマトリクス型の
液晶表示装置の等価回路を示すものであり、各画素毎に
スイッチング素子である薄膜トランジスタ（以下、ＴＦ
Ｔ：thin film transistorという）１が設けられてお
り、その一端は画素を構成する液晶素子２に接続されて
いる。すなわち、スキャンバスラインＳi とデータバス
ラインＤj とが直角に交差するように同一基板上に形成
されており、スキャンバスラインＳi は各ＴＦＴ１のド
レイン電極Ｄに回路接続されている。また、ＴＦＴ１の
ソース電極Ｓは液晶素子２の表示電極Ｐijに回路接続さ
れており、表示電極Ｐijに対向する透明電極は共通に接
続されて接地されている。
液晶表示装置の等価回路を示すものであり、各画素毎に
スイッチング素子である薄膜トランジスタ（以下、ＴＦ
Ｔ：thin film transistorという）１が設けられてお
り、その一端は画素を構成する液晶素子２に接続されて
いる。すなわち、スキャンバスラインＳi とデータバス
ラインＤj とが直角に交差するように同一基板上に形成
されており、スキャンバスラインＳi は各ＴＦＴ１のド
レイン電極Ｄに回路接続されている。また、ＴＦＴ１の
ソース電極Ｓは液晶素子２の表示電極Ｐijに回路接続さ
れており、表示電極Ｐijに対向する透明電極は共通に接
続されて接地されている。
【０００８】しかし、このような液晶表示装置では、Ｔ
ＦＴ１が設けられている基板上にスキャンバスラインＳ
i とデータバスラインＤj との交差部が存在するという
構成となっていたため、この部分にショートが発生して
欠陥が生じ易く、このため、下層に形成されるバスライ
ンの膜厚が制限され、バスライン抵抗を満足ためには材
料が限定されるという問題があった。
ＦＴ１が設けられている基板上にスキャンバスラインＳ
i とデータバスラインＤj との交差部が存在するという
構成となっていたため、この部分にショートが発生して
欠陥が生じ易く、このため、下層に形成されるバスライ
ンの膜厚が制限され、バスライン抵抗を満足ためには材
料が限定されるという問題があった。
【０００９】そこで、図10に示すように、基板上にスキ
ャンバスラインＳi とデータバスラインＤj との交差部
が存在しない対向マトリクス方式の液晶表示装置が提案
されている。
ャンバスラインＳi とデータバスラインＤj との交差部
が存在しない対向マトリクス方式の液晶表示装置が提案
されている。
【００１０】これは、図11に示すように、ＴＦＴ１の存
在するＴＦＴ基板B1側にスキャンバスラインＳi と基準
電位供給（接地）バスラインＲi 、他方の対向基板B2側
にデータバスラインＤj を設けることにより、ＴＦＴ基
板B1上にデータバスラインＤ j の交差部が無い方式とな
っている。この方式では、各ＴＦＴ１のゲートＧはスキ
ャンバスラインＳi に接続され、ドレインＤ、あるいは
ソースＳは基準電位供給バスラインＲi に接続され、他
方のソースＳ、あるいはドレインＤは表示電極Ｐijに接
続されている。
在するＴＦＴ基板B1側にスキャンバスラインＳi と基準
電位供給（接地）バスラインＲi 、他方の対向基板B2側
にデータバスラインＤj を設けることにより、ＴＦＴ基
板B1上にデータバスラインＤ j の交差部が無い方式とな
っている。この方式では、各ＴＦＴ１のゲートＧはスキ
ャンバスラインＳi に接続され、ドレインＤ、あるいは
ソースＳは基準電位供給バスラインＲi に接続され、他
方のソースＳ、あるいはドレインＤは表示電極Ｐijに接
続されている。
【００１１】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の対向マトリクス方式の液晶表示装置にあって
は、各ＴＦＴ１のゲートＧはスキャンバスラインＳi に
接続され、ドレインＤ、あるいはソースＳは基準電位供
給バスラインＲi に接続され、他方のソースＳ、あるい
はドレインＤは表示電極Ｐijに接続されるという構成と
なっていたため、図９の破線で示すように、蓄積容量Ｃ
を付加することがむずかしく、図９に示すような従来方
式の液晶表示装置と比較して、ＴＦＴ１のゲートＧを選
択終了直後のＤＣレべルシフトが大きくなってしまって
いた。このＤＣレベルシフトが大きくなると、交流駆動
を行っても液晶素子２に印加される電圧に直流成分が残
り、その結果、静止画像が焼き付いてしまうという問題
点があった。
うな従来の対向マトリクス方式の液晶表示装置にあって
は、各ＴＦＴ１のゲートＧはスキャンバスラインＳi に
接続され、ドレインＤ、あるいはソースＳは基準電位供
給バスラインＲi に接続され、他方のソースＳ、あるい
はドレインＤは表示電極Ｐijに接続されるという構成と
なっていたため、図９の破線で示すように、蓄積容量Ｃ
を付加することがむずかしく、図９に示すような従来方
式の液晶表示装置と比較して、ＴＦＴ１のゲートＧを選
択終了直後のＤＣレべルシフトが大きくなってしまって
いた。このＤＣレベルシフトが大きくなると、交流駆動
を行っても液晶素子２に印加される電圧に直流成分が残
り、その結果、静止画像が焼き付いてしまうという問題
点があった。
【００１２】［目的］そこで本発明は、ＤＣレベルシフ
トを防止した対向マトリクス方式の液晶表示装置を提供
することを目的としている。
トを防止した対向マトリクス方式の液晶表示装置を提供
することを目的としている。
【００１３】
【課題を解決するための手段】本発明による液晶表示装
置は上記目的達成のため、その原理図を図１に示すよう
に、ゲートＧをスキャンバスラインＳi に接続し、ドレ
インＤ、あるいはソースＳのいずれか一方を基準電位供
給バスラインＲi に接続するとともに、他方のソース
Ｓ、あるいはドレインＤを液晶の表示電極Ｐijに接続す
る薄膜トランジスタ１を有する第１の基板B1と、データ
バスラインＤj を有し、該第１の基板B1と液晶を挟んで
設けられる第２の基板B2とを備え、前記データバスライ
ンＤj と前記表示電極Ｐijとの間に印加する電圧を制御
することにより表示を行なう液晶表示装置であって、前
記基準電位供給バスラインＲi と表示電極Ｐi-1,j との
間に容量Ｃを設けるように構成している。
置は上記目的達成のため、その原理図を図１に示すよう
に、ゲートＧをスキャンバスラインＳi に接続し、ドレ
インＤ、あるいはソースＳのいずれか一方を基準電位供
給バスラインＲi に接続するとともに、他方のソース
Ｓ、あるいはドレインＤを液晶の表示電極Ｐijに接続す
る薄膜トランジスタ１を有する第１の基板B1と、データ
バスラインＤj を有し、該第１の基板B1と液晶を挟んで
設けられる第２の基板B2とを備え、前記データバスライ
ンＤj と前記表示電極Ｐijとの間に印加する電圧を制御
することにより表示を行なう液晶表示装置であって、前
記基準電位供給バスラインＲi と表示電極Ｐi-1,j との
間に容量Ｃを設けるように構成している。
【００１４】この場合、前記スキャンバスラインＳi-1
の選択時に基準電位供給バスラインＲi の電圧を、続く
スキャンバスラインＳi の選択時に薄膜トランジスタ１
を介して表示電極Ｐijに印加する基準電位より負方向に
所定の電圧だけシフトし、ＤＣレベルシフトを補償する
ようにすることは有効である。
の選択時に基準電位供給バスラインＲi の電圧を、続く
スキャンバスラインＳi の選択時に薄膜トランジスタ１
を介して表示電極Ｐijに印加する基準電位より負方向に
所定の電圧だけシフトし、ＤＣレベルシフトを補償する
ようにすることは有効である。
【００１５】
【作用】本発明では、基準電位供給バスラインＲi と表
示電極Ｐi-1,j との間に容量が設けられることにより、
この容量によって、ＴＦＴのゲート選択終了直後に生じ
るＤＣレベルシフトに対して大きさが同じで、かつ、符
号が反対の電位シフトがなされる。
示電極Ｐi-1,j との間に容量が設けられることにより、
この容量によって、ＴＦＴのゲート選択終了直後に生じ
るＤＣレベルシフトに対して大きさが同じで、かつ、符
号が反対の電位シフトがなされる。
【００１６】すなわち、本来のＤＣレベルシフトと大き
さが同じで符号が反対の電位のシフトが補償用に印加さ
れ、ＴＦＴのゲート選択終了時に生じる電位のシフトが
防止される。
さが同じで符号が反対の電位のシフトが補償用に印加さ
れ、ＴＦＴのゲート選択終了時に生じる電位のシフトが
防止される。
【００１７】
【実施例】以下、本発明を図面に基づいて説明する。図
２〜８は本発明に係る液晶表示装置の一実施例を示す図
であり、その構成は図10，11、および図１に示す対向マ
トリクス方式のアクティブ型液晶表示装置と同一であ
る。
２〜８は本発明に係る液晶表示装置の一実施例を示す図
であり、その構成は図10，11、および図１に示す対向マ
トリクス方式のアクティブ型液晶表示装置と同一であ
る。
【００１８】すなわち、本実施例では、所定ラインの表
示電極Ｐijとこの所定ラインの次ラインの表示電極Ｐ
i+1,j とに基準電位を供給する基準電位供給バスライン
を絶縁膜を介して重ね合わせるなどをして、両者の間に
容量を設けるものである。
示電極Ｐijとこの所定ラインの次ラインの表示電極Ｐ
i+1,j とに基準電位を供給する基準電位供給バスライン
を絶縁膜を介して重ね合わせるなどをして、両者の間に
容量を設けるものである。
【００１９】次に作用を説明する。まず、図１に示すア
クティブマトリクス型の液晶表示装置において、スキャ
ンバスラインＳi 、データバスラインＤi によって選択
される表示電極をＰij、表示電極Ｐijとスキャンバスラ
インＳi ，表示電極Ｐijと基準電位供給バスラインＲ
i+1 との結合容量の大きさをそれぞれＣPijSi，Ｃ
PijRi+1 とし、スキャンバスラインＳi を電圧Ｖg で選
択する場合を考えると、ＴＦＴ１のゲート選択終了直後
のＤＣレベルシフトは、 Ｖg ×ＣPijSi ／（ＣLC＋ＣPijSi ＋ＣPijRi+1 ） …… （１） で表される。なお、ＣLCは表示電極Ｐijに対向した液晶
容量である。
クティブマトリクス型の液晶表示装置において、スキャ
ンバスラインＳi 、データバスラインＤi によって選択
される表示電極をＰij、表示電極Ｐijとスキャンバスラ
インＳi ，表示電極Ｐijと基準電位供給バスラインＲ
i+1 との結合容量の大きさをそれぞれＣPijSi，Ｃ
PijRi+1 とし、スキャンバスラインＳi を電圧Ｖg で選
択する場合を考えると、ＴＦＴ１のゲート選択終了直後
のＤＣレベルシフトは、 Ｖg ×ＣPijSi ／（ＣLC＋ＣPijSi ＋ＣPijRi+1 ） …… （１） で表される。なお、ＣLCは表示電極Ｐijに対向した液晶
容量である。
【００２０】本実施例では、このＤＣレベルシフトと大
きさは同じで、符号が反対の電位シフトを、表示電極Ｐ
ijと次ラインの基準電位供給バスラインＲi+1 間に設け
られた容量によって生じさせることにより、本来のＤＣ
レベルシフトを補償するようにしたものである。
きさは同じで、符号が反対の電位シフトを、表示電極Ｐ
ijと次ラインの基準電位供給バスラインＲi+1 間に設け
られた容量によって生じさせることにより、本来のＤＣ
レベルシフトを補償するようにしたものである。
【００２１】すなわち、図２に示すように、基準電位供
給バスラインＲi+1 は液晶素子２に印加される電圧の正
負に対応した２つの基準電位、およびＤＣレベルシフト
補償用の２つの補償電位の合わせて４つの電位をとる。
給バスラインＲi+1 は液晶素子２に印加される電圧の正
負に対応した２つの基準電位、およびＤＣレベルシフト
補償用の２つの補償電位の合わせて４つの電位をとる。
【００２２】液晶素子２に印加される電圧の正負に対応
した２つの基準電位の電位差は、データバスラインＤi
に印加される電圧の振幅を制御するために、最も明るい
表示が実現される場合の液晶素子２に印加される電圧を
Ｖbr、最も暗い表示が実現される場合の液晶素子２に印
加される電圧をＶdkとする時、Ｖbr＋Ｖdkとなってい
る。
した２つの基準電位の電位差は、データバスラインＤi
に印加される電圧の振幅を制御するために、最も明るい
表示が実現される場合の液晶素子２に印加される電圧を
Ｖbr、最も暗い表示が実現される場合の液晶素子２に印
加される電圧をＶdkとする時、Ｖbr＋Ｖdkとなってい
る。
【００２３】基準電位供給バスラインＲi はスキャンバ
スラインＳi が選択された時、フレーム毎に交互に２つ
の基準電位をとり、また、スキャンバスラインＳi-1 が
選択された時、表示電極Ｐi-1jのＤＣレベルシフトを補
償するために、続くスキャンバスラインＳiの選択時に
とる基準電位より、所定の電圧Ｖc 、すなわち、前述の
（１）式に示す約Ｖg ×ＣPijSi ／（ＣLC＋ＣPijSi ＋
ＣPijRi+1 ）だけ低い電位がとられる。
スラインＳi が選択された時、フレーム毎に交互に２つ
の基準電位をとり、また、スキャンバスラインＳi-1 が
選択された時、表示電極Ｐi-1jのＤＣレベルシフトを補
償するために、続くスキャンバスラインＳiの選択時に
とる基準電位より、所定の電圧Ｖc 、すなわち、前述の
（１）式に示す約Ｖg ×ＣPijSi ／（ＣLC＋ＣPijSi ＋
ＣPijRi+1 ）だけ低い電位がとられる。
【００２４】本実施例の液晶表示装置は、まず、図３，
４に示すように、ガラス基板上に透明電極としてＩＴＯ
をスパッタ法により形成し、オーミックコンタクト層と
してｎ+a-SiをプラズマＣＶＤ法により形成した後、ソ
ース・ドレイン電極表示電極のパターニングを行なう。
４に示すように、ガラス基板上に透明電極としてＩＴＯ
をスパッタ法により形成し、オーミックコンタクト層と
してｎ+a-SiをプラズマＣＶＤ法により形成した後、ソ
ース・ドレイン電極表示電極のパターニングを行なう。
【００２５】次に、図５，６に示すように、半導体層と
してa-Siを、ゲート絶縁膜としてSiN をプラズマＣＶＤ
法により形成した後、素子分離のパターニングを行な
う。
してa-Siを、ゲート絶縁膜としてSiN をプラズマＣＶＤ
法により形成した後、素子分離のパターニングを行な
う。
【００２６】続いて、図７，８に示すように、Alを蒸着
法により形成した後、スキャンバスラインＳi 、および
基準電位供給バスラインＲi のパターニングを行なう。
基準電位供給バスラインＲi の一部は、a-Si／SiN 層を
介して前ラインの表示電極Ｐijと重なっており、容量Ｃ
を構成することになる。
法により形成した後、スキャンバスラインＳi 、および
基準電位供給バスラインＲi のパターニングを行なう。
基準電位供給バスラインＲi の一部は、a-Si／SiN 層を
介して前ラインの表示電極Ｐijと重なっており、容量Ｃ
を構成することになる。
【００２７】このように本実施例では、ＤＣレベルシフ
トと大きさが同じで符号が反対の電位のシフトを補償用
に印加することによって、ＴＦＴのゲート選択終了時に
生じる電位のシフトを防止でき、ＤＣレベルシフトの補
償が実現できる。
トと大きさが同じで符号が反対の電位のシフトを補償用
に印加することによって、ＴＦＴのゲート選択終了時に
生じる電位のシフトを防止でき、ＤＣレベルシフトの補
償が実現できる。
【００２８】すなわち、ＴＦＴ基板上にバスラインの交
差部がない対向マトリクス方式の液晶表示装置の実用化
ができ、表示品位の高いＴＦＴ液晶表示装置で大画面で
も高い製造歩留まりを実現することができる。
差部がない対向マトリクス方式の液晶表示装置の実用化
ができ、表示品位の高いＴＦＴ液晶表示装置で大画面で
も高い製造歩留まりを実現することができる。
【００２９】したがって、低コストで高品位な液晶表示
装置を提供することができる。なお、上記実施例の液晶
表示装置の容量付加方法は一例であり、容量の付加方法
はこれに限らるものではない。
装置を提供することができる。なお、上記実施例の液晶
表示装置の容量付加方法は一例であり、容量の付加方法
はこれに限らるものではない。
【００３０】
【発明の効果】本発明では、ＤＣレベルシフトと大きさ
が同じで符号が反対の電位のシフトを補償用に印加する
ことにより、ＴＦＴのゲート選択終了時に生じる電位の
シフトを防止でき、ＤＣレベルシフトの補償が実現でき
る。
が同じで符号が反対の電位のシフトを補償用に印加する
ことにより、ＴＦＴのゲート選択終了時に生じる電位の
シフトを防止でき、ＤＣレベルシフトの補償が実現でき
る。
【００３１】したがって、大画面でも高い製造歩留まり
を実現することができ、低コストの液晶表示装置を提供
することができる。
を実現することができ、低コストの液晶表示装置を提供
することができる。
【図１】本発明の液晶表示装置の原理説明図である。
【図２】本発明一実施例の液晶表示装置の駆動波形図で
ある。
ある。
【図３】本発明一実施例の液晶表示装置の平面図であ
る。
る。
【図４】図３のＡ−Ａ線断面図である。
【図５】本発明一実施例の液晶表示装置の平面図であ
る。
る。
【図６】図５のＢ−Ｂ線断面図である。
【図７】本発明一実施例の液晶表示装置の平面図であ
る。
る。
【図８】図７のＣ−Ｃ線断面図である。
【図９】従来のアクティブマトリクス型表示装置の等価
回路図である。
回路図である。
【図10】対向方式のマトリクス型表示装置の等価回路図
である。
である。
【図11】対向方式のマトリクス型表示装置の分解斜視図
である。
である。
１ 薄膜トランジスタ（ＴＦＴ） ２ 液晶素子 Ｓi スキャンバスライン Ｒi 基準電位供給バスライン Ｄi データバスライン Ｐij 表示電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 三島 康由 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭58−147791（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G02F 1/136 500 G02F 1/133 550
Claims (2)
- 【請求項１】 ゲートをスキャンバスラインに接続し、
ドレイン、あるいはソースのいずれか一方を基準電位供
給バスラインに接続するとともに、他方のソース、ある
いはドレインを液晶の表示電極に接続する薄膜トランジ
スタを有する第１の基板と、データバスラインＤj を有
し、該第１の基板と液晶を挟んで設けられる第２の基板
とを備え、前記データバスラインＤj と前記表示電極と
の間に印加する電圧を制御することにより表示を行なう
液晶表示装置であって、前記基準電位供給バスラインＲ
i と前記表示電極Ｐi-1,j との間に容量を設けたことを
特徴とする液晶表示装置。 - 【請求項２】 スキャンバスラインＳi-1 の選択時に基
準電位供給バスラインＲi の電圧を、続くスキャンバス
ラインＳi の選択時に薄膜トランジスタ１を介して表示
電極Ｐijに印加する基準電位より負方向に所定の電圧だ
けシフトし、ＤＣレベルシフトを補償することを特徴と
する請求項１の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40440890A JP2881030B2 (ja) | 1990-12-20 | 1990-12-20 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP40440890A JP2881030B2 (ja) | 1990-12-20 | 1990-12-20 | 液晶表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04219735A JPH04219735A (ja) | 1992-08-10 |
| JP2881030B2 true JP2881030B2 (ja) | 1999-04-12 |
Family
ID=18514086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP40440890A Expired - Lifetime JP2881030B2 (ja) | 1990-12-20 | 1990-12-20 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2881030B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3699850B2 (ja) | 1999-01-29 | 2005-09-28 | シャープ株式会社 | 表示装置および液晶表示装置 |
| JP4245292B2 (ja) | 2001-12-06 | 2009-03-25 | シャープ株式会社 | トランジスタアレイ、アクティブマトリクス基板、表示装置、並びにトランジスタアレイおよびアクティブマトリクス基板の製造方法 |
| JP5095547B2 (ja) * | 2008-07-30 | 2012-12-12 | 株式会社ジャパンディスプレイイースト | 画像表示装置 |
-
1990
- 1990-12-20 JP JP40440890A patent/JP2881030B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04219735A (ja) | 1992-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5870075A (en) | LCD display with divided pixel electrodes connected separately with respective transistors in one pixel and method of driving which uses detection of movement in video | |
| US6421039B1 (en) | Liquid crystal display in-plane structure and method of manufacturing the same | |
| JPH08508110A (ja) | グレイ・レベルの均一な液晶中間調表示装置 | |
| JP3127640B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| US5369512A (en) | Active matrix liquid crystal display with variable compensation capacitor | |
| JPH10123482A (ja) | アクティブマトリックス型液晶表示装置およびその駆動方法 | |
| US20180143472A1 (en) | Array substrate and display panel | |
| JP2881030B2 (ja) | 液晶表示装置 | |
| JP2960268B2 (ja) | アクティブマトリックス液晶パネル及びその製造方法と駆動方法並びにアクティブマトリックス液晶ディスプレイ | |
| JP2001051254A (ja) | 液晶表示装置 | |
| JP3656179B2 (ja) | アクティブマトリックス型液晶表示素子及びその駆動方法 | |
| JP3164987B2 (ja) | アクティブマトリックス型液晶表示素子 | |
| JP2000330519A (ja) | 液晶素子の駆動方法 | |
| JP2580603B2 (ja) | 液晶表示装置 | |
| US20050017937A1 (en) | Active matrix driver | |
| JP2509017B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JPH05323370A (ja) | アクティブマトリックス型液晶表示素子 | |
| JPS5960469A (ja) | 液晶表示体装置 | |
| KR20020092721A (ko) | 액정패널 및 그 제조방법과 그의 구동방법 | |
| JP2811766B2 (ja) | アクティブマトリクス型表示装置 | |
| JP2551343B2 (ja) | 液晶表示装置 | |
| JP2976346B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2509024B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP2002287113A (ja) | 液晶表示装置の駆動方法 | |
| JP3846084B2 (ja) | 液晶装置およびその駆動方法並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990119 |