JPH03229221A

JPH03229221A - 液晶パネル

Info

Publication number: JPH03229221A
Application number: JP2024631A
Authority: JP
Inventors: Takeshi Horikawa; 剛堀川
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1990-02-02
Filing date: 1990-02-02
Publication date: 1991-10-11

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野１この発明は、平面デイスプレィ等に用いられる液晶セル
に関するものである。

［従来の技術］第４図は１例えば特開平１−２００２３１に示された従
来のアクティブマトリックス型の液晶パネルの画素の構
成例を示す。第４図は、薄膜トランジスタを用いた液晶
パネルの一画素の等価回路で、　（２）はゲートライン
、　（５）はソースライ、ン、（４０）は画素選択トラ
ンジスタで、　＋２１１はゲート電極、　　（５１）は
ソース電極、　　（６１）はドレイン電極である。（１
０）は一画素を形成する液晶素子で、　（７）は画南電
極、　（８）は液晶層、（９）は対向電極である。なお
１画素選択トランジスタ（４０）は薄膜トランジスタが
用いられることが多い。

この従来のアクティブマトリックス型の液晶パネルは１
画素選択トランジスタ＋４００）のゲート電極（２１）
はゲートライン（２０）に、ソース電極（５１）はソー
スライン（５０）に、信号出力端であるドレイン電−（
５１）は、画素電極（７）　に接続されており、ゲート
ライン（２）が選択されている間０画素電極（７）はソ
ース電極（５１）の電位ｖ３にほぼ等し７い電位になる
、液晶層（８）は、対向電極（９）　と画素電極（７）
に挟まれており、画素型ｔ４ｉ　（７）の電位ｖ　ｏｕ
ｔの高低に応して、二つの電極の電位差による電気光学
効果を示す。

第５図は、液晶パネルを駆動する際のタイミングチャー
トで、第５図（ａ）は、ゲート電極の電位ｖｏ、同図ｆ
ｂ）はソース電極の電位■３、同図（ｃ）は画素電極の
電位Ｖ。Ｕ’ｒ＊同図（ｄｌ　は液晶層の透過率１”ｔ
、ｃを示す。

つぎに、この従来例の動作を説明する。

−フレームの書き替えの間、第５図（ａ）に小す選択パ
ルスによって、ゲートライン（２０）が順次選択されて
ゆく。各画素のドレイン電極（６１）と画素型Ｉｆ！　
（７）の電位ＶＯＩＩＴには、ゲートライン（２０）が
選択されているときのソース電極（５１）の電位■３（
第５図（ｂ）図示）が書き込まれ（第５図（Ｃ））　　
次の信号書込までの間、この画素電極（７）の電位が保
たれていると、液晶層（８）の透過率ＴＬＣ（第５図（
ｄ）図示）は一フレームの間一定で、ちらつきのない表
示動作が行なわれる。

［発明が解決しようとする課題］従来の液晶パネルは、以Ｆのように構成されていたので
、ゲート選択時間の間に画素電極に所安の電荷を貯えて
も、フレーム古き換え時間の間における液晶層を通じて
の過渡電流やトランジスタや、液晶のリーク等による電
荷の散逸のため、液晶層にかかる電１１が低ドし、ちら
つきが生じるといった問題点があった。

この問題点を解決するため、従来画素電極前段のゲート
電極の間に、保持容量を設ける等の方策がとられるが、
液晶層の抵抗値が小さい場合には、かなり大きな保持容
量を設けて液晶印加電位の低重を防ぐ必安があり、それ
が開１］率の低）をもたらすという問題点が生じていた
。

この発明は、Ｌ記のような問題点を解消するためになさ
れたもので、抵抗値の小さな液晶材料を用いた場合でも
１本質的にちらつきがなく、良好な二値表示を行なえる
液晶パネルを得ることを目的とする。。

〔課題を解決するための手段］この発明に係る液晶パネルでは、液晶パネルのアレイ基
板上に、ゲートラインとソースラインの他に、高電圧ラ
インと低電圧ラインとを設けるとともに、各画素に画素
選択トランジスタの出力を人力とする［記高圧ラインと
低圧ラインとの間に接続されたインバータ回路を設け、
このインバータ回路の出力型片な液晶素子の画素電極に
印加するようにした点を特徴とする。

【作用〕

この発明における液晶パネルでは、画素選択トランジス
タの出力に応じて、画素電極電位が次の信号入力までの
間、高電圧ライン電位または低電圧ライン電位に保たれ
るので、液晶層を通じての過渡電流や画素選択トランジ
スタや液晶層のリーク等による画素電極電位の変動をさ
けることができ、ちらつきのない良好なニー表示を実現
できる。

【発明の実施例Ｊ以下、この発明の一実施例を図について説明する。第１
図は、この゛Ｘ施例の液晶パネルの−・画木内の構成を
等価回路で示した図で、　　（５００）はスイッチング
トランジスタ、　　＋６００１は１荷トランジスタで、
各トランジスタはいずれもｎチャンネルのエンハンスメ
ント型のものである。（２１）、（２２１゜（２３）は
各トランジスタ（４００）　、　（５００１、（６００
）のゲート電極、（６１１，（６２）、　（５３）は各
トランジスタのソース電ｆ４ｉ、　　（６ｒ１．（６２
）１６３）は各トランジスタのドレイン電極、（２０）
は高電圧ライン、（３０）は低電圧ラインで、高電圧ラ
イン（２０）、低電圧ライン＋３０）。

スイッチングトランジスタ（５０）および負荷トランジ
スタ（６０）によって、インバータ１０１路（７０（が
形成されている。　（９０）は口荷容暖で１画素選択ト
ランジスタ（４０）のドレイン電極（６１）は、負荷容
量（９０）およびインバータ回路（７１１１の入力端に
接続されている。インバータ回路（７０）は、ｎチャン
ネルのエンハンスメント型トランジスタ二個からなるい
わゆるＮ　ＥＩ　Ｓ型の回路であって、スイッチングト
ランジスタ（５０）のドレイン電極（５２）は低電圧ラ
イン（３０）に、ソース電極（５２）は負荷トランジス
タ（６０）のソースＳ！ｔｔ極（５３）に接続され、負
旬トランジスタ（６０）のゲート電Ｋ　（２３１および
ドレイン電極（６３）は高電圧ライン（２０）に接続さ
れ、インバータ回路（７０）の出力端は画素電極（７）
に接続されており、画素電極（７）の電位は、インバー
タ回路（７ｏ）の人力電位の高低に応じて、低電圧ライ
ン（３０）の電位■５、または、晶型ｌ「ライン（２０
）の電位ｖｌＩのいずれかの電位に保たれる。

第２図は、この実施例の液晶パネルを駆動する際のタイ
ミングチャートを示した図で、第２図（ａ）、ゲート電
ｖｉＡ電位■。、同図（ｂ）はソース電極電位■３．同
図（ｃｌ　はドし・イン電極の電位Ｖ、Ｎ、同図（ｄｌ
　は画素電極の電位Ｖ。ＵＴ　％同図（ｃ）は液晶層の
透過率ＴＬｃをホす。

次に、この実施例の動作を説明する。

ある画素を選択する場合、その画素選択トランジスタ（
４０）が接続されているゲートライン（２）が選択され
ているときは、当該画素選択トランジスタ（４０）が接
続されているソースライン（５）の電位■、を高電位と
する。これによって、次のゲート選択時まで、インバー
タ回路（７０）の入力■、は。

高電位に保たれ、インバータ回路（７０）の出力Ｖ　ｏ
＋ｒｒは、Ｖ　ｔ、に近いψとなり、対向電極（９）の
電位ＶＣＯゆを■□に等しい電位に設定すれば、液晶印
加電ハ：Ｖ　ｌｃ＝　Ｖ　ＯＵＴ　　Ｖ　ｃｏｌ、ｌは
、はぼＶＶ　ｕとなり、液晶素子（１０）に占地を行な
うことかできる。

他力１選択しない画素に接続されているゲートライン（
２）が選択されているときは、そのソースライン（５）
の電位Ｖｓを低電位とする。これによって、次のゲート
選択時まで、インバータ入力ＶＩＴＩが低電位に保たれ
、インバータの出力■。ｕ’ｒは、Ｖ　１１に近い値と
なる。したがってＶ　１．ｃは、はぼＯｖとなり、その
画素を非選択状態にすることができる。

なお、上記実施例では、各画素を構成する薄膜トランジ
スタとして、ｎチャンネルのエンハンスメント型の薄膜
トランジスタを用いたが、その能動層には、アモルファ
スシリコン牧、多結晶シリコン股やＣｄＳ膜等の液晶パ
ネルにしばしば用いられる゛Ｌ導体材料が使用できる。

また、アレイを形成する基板としては、ガラス基板が−
・設面であるが、結晶シリコン等の半導体結晶基板を用
いることもできる。この場合、薄膜トランジスタの代わ
りに、ＭＯＳ　トランジスタを基板内に作りこんでアレ
イ基板とすることもできる。さらに、トランジスタとし
ては、ｎチャンネルやデイプレッション型のものを用い
てもインバータ回路の構成を適宜選択することで、同様
の効果が期待できる。

さらに、Ｉ−記実施例では、インバータ回路のｆ１荷ト
ランジスタを１−ミック抵抗等に置き換えてもよく、さ
らに２低電圧ラインとして、−段面のゲートラインを用
いても、その効果はほとんど変わらない。さらに、低電
圧ラインおよび晶型１」；ラインは１表示面全体を覆う
導電膜として構成することもできる。

また、その駆動動作におい・ては、低電圧源と高電圧源
を異なる電位とし、その電位をほぼ−・フレーム時間の
間保つことが重要であり、その他の電位の高低やその印
加のタイミングは、液晶の物性や、アレイ回路の特性に
応じてさまざまに変史してさしつかえない。

また、第１図に示した実施例の液晶パネルを用いて、強
誘電性液晶のアクティブマトリックス法による駆動を行
なうことができる。

第３図はこの駆動動作時のタイミングチャートで、第３
３図（ａ）はゲート電極の電位ｖＧ、同図（ｂ）はソー
ス電極の電位■３、同図（ｃ）はインバータ人力電位Ｖ
　＋Ｎ、同図（ｄ）は高電圧ライン電位■１１、同図（
ｅ）は低電圧ライン電位Ｖｔ、同図（ｆ）は液晶稟子印
加電ＬＦｖ　＋、ｃｓ同図！ｇ）は液晶層の透過率ＴＬ
ｃを示している。

液晶層（８）は、バイポーラパルス、または、中経矩形
パルスで分極反転を生じ、かつ、メモリ性の口好な強誘
電性液晶（以ド、ｒ　Ｆ　Ｌ　ＣＪという）で構成する
。ここでは、バイポーラパルスによる駆動について例を
示す。駆動にあたっては。

まず、負荷容ｒ！　（９０１に画像データを古き込む間
（第３図中のＡ期間）、Ｖ、、とｖＬをＶ　Ｃｏ１１に
はぼ同じ電位Ｖ　ｃｏｄに設定する。したがって、この
場合は１画像データの値に関係なく、各画素でＶ、、ｃ
〜ＯＶとなり、各画素の液晶素子（１ｏ）は、萌フレー
ムの表示状態を保持している。

つぎに、画像データの書込がおわったのち。

■、とＶｌ、にＦ　Ｌ　Ｃの分極反転が生じる程度の消
去パルスを印加する（第４図中のＢ期間）。これによっ
て、画像データの値に関係なく、各画素の液晶層”ｉ’
　（＋０１のメ干り状態の消去が行なわれる。

つぎに、■ＨのみにＦＬＣの分極反転が生じる程度の書
込パルスを印加する（第４図中のＣ期間）。この時のＦ
ｌ、Ｃの応答は、各画素のインバータ入力電位Ｖ　ＩＴ
ｊ＋つまり古き込まれた画像データの値により異なる。

インバータへの人力電位が低いときは、Ｖ　Ｏｔ＋Ｔ→
ＶＨとなり、■□への書込パルスの印加にしたがって、
画素電極（７）へのパルスの書込が行なわれて、Ｆ　Ｉ
　Ｃの分極反転が生じる。他方、インバータへの人力電
位が高いときは＊　Ｖ　ｏｕｖ　−Ｖ　１、（＝　Ｖ　
ｃｏ−）となり、Ｆ　１．　Ｃの分極反転は生じない。

これによって、液晶パネルのちらつきのない二値表示動
作を実現できる。

［発明の効果］以りのように、この発明は１画Ａ選択トランジスタの出
力を人力とし、高電圧ラインと低電ＬＦトライン間に接
続されたスイッチングトランジスタと１′Ｊ６ｉｔとで
構成されたインバータ回路を設け、このインバータ回路
の出力を液晶素子の画素電極に印加して一フレーム時間
のほとんどの間、その電位を一定に保つようにしたもの
であるから、液晶の誘電緩和やＰ９膜トランジスタの漏
れ重織による画素電位の低重等に起因するちらつきがな
く、良好な二ｆｉ＋’ｉ表示がｉｌ（能な液晶パネルが
得られる効果がある４゜

【図面の簡単な説明】

第１図は、この発明の一実施例による液晶パネルの　画
素の構成を示す等価回路、第２図はこの実施例のタイミ
ングチャート、第３図はこの実施例の他の駆動動作時の
タイミングチャート、第４図は従来の液晶パネルの一画
素の等価回路図。第５図はこの従来例のタイミングチャートである。（２）・・・ゲートライン、（２１１，（２２１、（２
３１−・・ゲート電極、　（６）−・・ソースライン、
　　＋５１１．（５２）、（５３）・・・ソース電極、
（６１）　、　＋６２）　、　＋６３３−・・ドし・イ
ン電極、（７）・・・画素電極、　（Ｒ１・・・液晶層
、　（９）・・・対向電極、（１０）・・・液晶層Ｔ−
１（２０）・・・高電圧ライン、　（３０）・・・低電
圧ライン、（４０）・・・画素選択トランジスタ、（５
０）−・・スイッチングトランジスタ、（６０）・・・
負荷トランジスタ、（７０）・・・インバータ回路であ
る。なお、図中、同一符号は同一、または、相当部分を示す
。

Claims

【特許請求の範囲】

（１）ゲートラインと、ソースラインと、少なくとも一
画面を書き換える間それぞれほぼ定電位に保たれる高電
圧ラインおよび低電圧ラインと、上記ゲートラインにゲ
ート電極が接続され上記ソースラインにソース電極が接
続された画素選択トランジスタと、このトランジスタの
ドレイン電極にゲート電極が接続されドレイン電極が上
記低電圧ラインに接続されたスイッチングトランジスタ
およびこのスイッチングトランジスタのソース電極と上
記高電圧ラインの間に接続された負荷トランジスタもし
くはオーミック抵抗と、上記スイッチングトランジスタ
のソース電極に画素電極が接続され対向電極が上記高電
圧ラインに近い電位に保持されている液晶素子とを備え
た液晶パネル。