JPH11184435A - 出力回路 - Google Patents
出力回路Info
- Publication number
- JPH11184435A JPH11184435A JP9352574A JP35257497A JPH11184435A JP H11184435 A JPH11184435 A JP H11184435A JP 9352574 A JP9352574 A JP 9352574A JP 35257497 A JP35257497 A JP 35257497A JP H11184435 A JPH11184435 A JP H11184435A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- operational amplifier
- input
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3614—Control of polarity reversal in general
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【課題】 出力回路の出力波形にアンダーシュートやオ
ーバーシュートが発生するのを防止する。 【解決手段】 立ち上がりの速い演算増幅器３１と立ち
下がりの速い演算増幅器３２に入力端子２１，２２から
基準電圧に対し互いに極性を異にし所定期間毎に同一極
性で電圧値が変化する電圧を入力し、その出力を第１切
替回路３３を介して、容量性負荷が接続される一対の出
力端子２４，２５から一対一で交互に出力する際、演算
増幅器３１，３２の入力側に接続した第２切替回路３４
と出力側に接続した第３切替回路３５により入力電圧の
水平期間の切替わり時に演算増幅器３１，３２の入出力
を基準電圧にリセットする。
ーバーシュートが発生するのを防止する。 【解決手段】 立ち上がりの速い演算増幅器３１と立ち
下がりの速い演算増幅器３２に入力端子２１，２２から
基準電圧に対し互いに極性を異にし所定期間毎に同一極
性で電圧値が変化する電圧を入力し、その出力を第１切
替回路３３を介して、容量性負荷が接続される一対の出
力端子２４，２５から一対一で交互に出力する際、演算
増幅器３１，３２の入力側に接続した第２切替回路３４
と出力側に接続した第３切替回路３５により入力電圧の
水平期間の切替わり時に演算増幅器３１，３２の入出力
を基準電圧にリセットする。
Description
【０００１】
【発明の属する技術分野】本発明は、出力回路に関し、
例えばＬＣＤドライバの出力回路に適用して有効な技術
に関する。
例えばＬＣＤドライバの出力回路に適用して有効な技術
に関する。
【０００２】
【従来の技術】アクティブマトリックス型の液晶表示装
置の液晶表示モジュールは、液晶表示パネルと液晶表示
パネルの外周に配置した集積回路の駆動装置とで構成さ
れている。液晶表示パネルは、例えば、液晶を介して互
いに対向配置した２枚のガラス基板で構成され、リア側
の基板にはＴＦＴ（薄膜トランジスタ）と画素電極が、
フロント側の基板にはコモン電極とカラーフィルタが形
成されている。リア側の基板にはＴＦＴと画素電極がマ
トリックス状に形成され、これらのＴＦＴと画素電極を
水平方向に延在し、垂直方向に並設されるゲート線と、
垂直方向に延在し、水平方向に並設されるデータ線とが
接続されている。駆動装置は、ゲート線に接続される垂
直ドライバと、データ線に接続される水平ドライバとで
構成されている。垂直ドライバからあるゲート線に走査
信号が供給されることにより、このゲート線に接続され
ているＴＦＴがオンし、水平ドライバからデータ線に供
給された液晶駆動電圧がこのオンしたＴＦＴを介して画
素電極に供給され、この画素電極と基準電圧が入力され
たコモン電極で液晶に電界が加わり、光学的変化を起こ
して表示を行う。
置の液晶表示モジュールは、液晶表示パネルと液晶表示
パネルの外周に配置した集積回路の駆動装置とで構成さ
れている。液晶表示パネルは、例えば、液晶を介して互
いに対向配置した２枚のガラス基板で構成され、リア側
の基板にはＴＦＴ（薄膜トランジスタ）と画素電極が、
フロント側の基板にはコモン電極とカラーフィルタが形
成されている。リア側の基板にはＴＦＴと画素電極がマ
トリックス状に形成され、これらのＴＦＴと画素電極を
水平方向に延在し、垂直方向に並設されるゲート線と、
垂直方向に延在し、水平方向に並設されるデータ線とが
接続されている。駆動装置は、ゲート線に接続される垂
直ドライバと、データ線に接続される水平ドライバとで
構成されている。垂直ドライバからあるゲート線に走査
信号が供給されることにより、このゲート線に接続され
ているＴＦＴがオンし、水平ドライバからデータ線に供
給された液晶駆動電圧がこのオンしたＴＦＴを介して画
素電極に供給され、この画素電極と基準電圧が入力され
たコモン電極で液晶に電界が加わり、光学的変化を起こ
して表示を行う。
【０００３】液晶表示パネルの駆動は、液晶の寿命の点
から交流駆動が必要で、その一つの方法としてすべての
隣り合う画素に対して極性反転を行う画素反転駆動方法
がある。この駆動方法による液晶表示パネルのある１フ
レームの極性状態は図９に示され、次の１フレームの極
性状態は図１０に示される。図９，１０において、１０
０は水平ドライバ、２００は液晶表示パネルである。図
９，１０に示すように、この駆動方法によるデータ線へ
の液晶駆動電圧は、奇数データ線と偶数データ線とで基
準電圧に対し正負逆の電圧が供給され、１ゲート線の駆
動ごとに各データ線に正電圧と負電圧が交互に供給さ
れ、さらに、1フレームごとに正電圧と負電圧が交互に
供給される。
から交流駆動が必要で、その一つの方法としてすべての
隣り合う画素に対して極性反転を行う画素反転駆動方法
がある。この駆動方法による液晶表示パネルのある１フ
レームの極性状態は図９に示され、次の１フレームの極
性状態は図１０に示される。図９，１０において、１０
０は水平ドライバ、２００は液晶表示パネルである。図
９，１０に示すように、この駆動方法によるデータ線へ
の液晶駆動電圧は、奇数データ線と偶数データ線とで基
準電圧に対し正負逆の電圧が供給され、１ゲート線の駆
動ごとに各データ線に正電圧と負電圧が交互に供給さ
れ、さらに、1フレームごとに正電圧と負電圧が交互に
供給される。
【０００４】この画素反転駆動方法を用いる水平ドライ
バの従来の出力回路を図５を参照して説明する。尚、説
明を簡明にするため、Ｎ（＝奇数）番目のデータ線と
（Ｎ＋１）（＝偶数）番目のデータ線を駆動することで
説明する。従来の出力回路は、入力端子１，２と、出力
端子４，５と、演算増幅器１１，１２と、演算増幅器１
１，１２の出力側と出力端子４，５との接続を一対一で
交互に切替える切替回路１３とで構成されている。演算
増幅器１１，１２はそれぞれの非反転端子が入力端子
１，２に接続され、それぞれの反転入力端子と出力端子
が直結されボルテージフォロア接続されている。出力端
子４は奇数（Ｎ）番目のデータ線に接続され、出力端子
５は偶数（Ｎ＋１）番目のデータ線に接続される。入力
端子１にはコモン電極に印加される基準電圧に対し正電
圧が図示しない水平ドライバの駆動電圧選択回路から入
力され、入力端子２にはコモン電極に印加される基準電
圧に対し負電圧が図示しない駆動電圧選択回路から入力
される。これらの正負電圧は水平ドライバに入力される
データ信号に対応して奇数データ線と偶数データ線の交
互の駆動電圧として駆動電圧選択回路により図示しない
階調電圧源から選択される。切替回路１３は1ゲート線
の駆動ごと（１水平期間ごと）に切替えられ、演算増幅
器１１，１２の出力を出力端子４、５に一対一で交互に
逆のタイミングで出力する。
バの従来の出力回路を図５を参照して説明する。尚、説
明を簡明にするため、Ｎ（＝奇数）番目のデータ線と
（Ｎ＋１）（＝偶数）番目のデータ線を駆動することで
説明する。従来の出力回路は、入力端子１，２と、出力
端子４，５と、演算増幅器１１，１２と、演算増幅器１
１，１２の出力側と出力端子４，５との接続を一対一で
交互に切替える切替回路１３とで構成されている。演算
増幅器１１，１２はそれぞれの非反転端子が入力端子
１，２に接続され、それぞれの反転入力端子と出力端子
が直結されボルテージフォロア接続されている。出力端
子４は奇数（Ｎ）番目のデータ線に接続され、出力端子
５は偶数（Ｎ＋１）番目のデータ線に接続される。入力
端子１にはコモン電極に印加される基準電圧に対し正電
圧が図示しない水平ドライバの駆動電圧選択回路から入
力され、入力端子２にはコモン電極に印加される基準電
圧に対し負電圧が図示しない駆動電圧選択回路から入力
される。これらの正負電圧は水平ドライバに入力される
データ信号に対応して奇数データ線と偶数データ線の交
互の駆動電圧として駆動電圧選択回路により図示しない
階調電圧源から選択される。切替回路１３は1ゲート線
の駆動ごと（１水平期間ごと）に切替えられ、演算増幅
器１１，１２の出力を出力端子４、５に一対一で交互に
逆のタイミングで出力する。
【０００５】演算増幅器１１は、例えば、図７に示す演
算増幅器ＡＭＰ１が使われる。ＰチャネルＭＯＳトラン
ジスタＱ１，Ｑ２，ＮチャネルＭＯＳトランジスタＱ
３，Ｑ４により差動アンプを構成し、トランジスタＱ
３，Ｑ４のそれぞれのゲートを反転入力端子−，非反転
入力端子＋とする。電源ラインＶccと接地ラインGndの
間にPチャネルＭＯＳトランジスタＱ６とＮチャネルＭ
ＯＳトランジスタＱ７をドレインを共通に直列接続して
配置し、そのドレインを演算増幅器ＡＭＰ１の出力端子
Outとする。ＮチャネルＭＯＳトランジスタＱ５，Ｑ７
のゲートは共通接続されて、一定の電圧Ｖr1が与えら
れ、トランジスタＱ５，Ｑ７にはそれぞれのドレインに
所定値以上の電圧が印加されるとき一定の電流Ｉ１，Ｉ
２が流れている。そして、差動アンプの非反転出力でＰ
チャネルＭＯＳトランジスタＱ６を駆動し両入力端子
＋，−の電圧に応じた電圧を出力端子Outに出力する。
この演算増幅器ＡＭＰ１がボルテージフォロア接続さ
れ、その非反転入力端子＋に電圧が印加されるとその出
力端子Outに同じ電圧を出力する。
算増幅器ＡＭＰ１が使われる。ＰチャネルＭＯＳトラン
ジスタＱ１，Ｑ２，ＮチャネルＭＯＳトランジスタＱ
３，Ｑ４により差動アンプを構成し、トランジスタＱ
３，Ｑ４のそれぞれのゲートを反転入力端子−，非反転
入力端子＋とする。電源ラインＶccと接地ラインGndの
間にPチャネルＭＯＳトランジスタＱ６とＮチャネルＭ
ＯＳトランジスタＱ７をドレインを共通に直列接続して
配置し、そのドレインを演算増幅器ＡＭＰ１の出力端子
Outとする。ＮチャネルＭＯＳトランジスタＱ５，Ｑ７
のゲートは共通接続されて、一定の電圧Ｖr1が与えら
れ、トランジスタＱ５，Ｑ７にはそれぞれのドレインに
所定値以上の電圧が印加されるとき一定の電流Ｉ１，Ｉ
２が流れている。そして、差動アンプの非反転出力でＰ
チャネルＭＯＳトランジスタＱ６を駆動し両入力端子
＋，−の電圧に応じた電圧を出力端子Outに出力する。
この演算増幅器ＡＭＰ１がボルテージフォロア接続さ
れ、その非反転入力端子＋に電圧が印加されるとその出
力端子Outに同じ電圧を出力する。
【０００６】このボルテージフォロア接続された演算増
幅器ＡＭＰ１の出力端子Outに容量性負荷として液晶表
示パネルのデータ線が接続された場合の動作について説
明する。まず演算増幅器ＡＭＰ１の非反転入力端子＋に
低い電圧が印加されたとき、トランジスタＱ４の抵抗は
大きく、従ってそのドレイン電圧は高く、従ってトラン
ジスタＱ６の抵抗が大きくなっている。一方、トランジ
スタＱ７のゲートには一定の電圧が与えられて、一定の
抵抗に保持されて、トランジスタＱ６−Ｑ７の接続点、
すなわち出力端子Outの出力電圧Ｖoutは低くなってい
る。この状態で演算増幅器ＡＭＰ１の非反転入力端子＋
に高い電圧が印加されると、トランジスタＱ４の抵抗は
小さくなり、そのドレイン電圧が低くなり、トランジス
タＱ６の抵抗が低くなり、トランジスタＱ７に流れる電
流Ｉ２に加え容量性負荷を充電する電流が流れ出力電圧
Ｖoutを比較的急速に高め、出力波形の立ち上がりは速
い。この状態で演算増幅器ＡＭＰ１の非反転入力端子＋
に低い電圧が印加されると、上記のとおりトランジスタ
Ｑ６の抵抗が高くなり電流は少なくなり、容量性負荷に
貯えられた電荷はトランジスタＱ７の電流Ｉ２により放
電し、出力電圧Ｖout は低くなる。しかしながらトラン
ジスタＱ７はゲート電圧が一定に保たれているので抵抗
が低くなり得ず、出力電圧Ｖoutが低くなるのに時間が
かかり、出力波形の立ち下がりは遅い。以下、演算増幅
器ＡＭＰ１のように出力波形の立ち上がりが速く立ち下
がりの遅い動作特性を有する演算増幅器を立ち上がりの
速い演算増幅器と称する。
幅器ＡＭＰ１の出力端子Outに容量性負荷として液晶表
示パネルのデータ線が接続された場合の動作について説
明する。まず演算増幅器ＡＭＰ１の非反転入力端子＋に
低い電圧が印加されたとき、トランジスタＱ４の抵抗は
大きく、従ってそのドレイン電圧は高く、従ってトラン
ジスタＱ６の抵抗が大きくなっている。一方、トランジ
スタＱ７のゲートには一定の電圧が与えられて、一定の
抵抗に保持されて、トランジスタＱ６−Ｑ７の接続点、
すなわち出力端子Outの出力電圧Ｖoutは低くなってい
る。この状態で演算増幅器ＡＭＰ１の非反転入力端子＋
に高い電圧が印加されると、トランジスタＱ４の抵抗は
小さくなり、そのドレイン電圧が低くなり、トランジス
タＱ６の抵抗が低くなり、トランジスタＱ７に流れる電
流Ｉ２に加え容量性負荷を充電する電流が流れ出力電圧
Ｖoutを比較的急速に高め、出力波形の立ち上がりは速
い。この状態で演算増幅器ＡＭＰ１の非反転入力端子＋
に低い電圧が印加されると、上記のとおりトランジスタ
Ｑ６の抵抗が高くなり電流は少なくなり、容量性負荷に
貯えられた電荷はトランジスタＱ７の電流Ｉ２により放
電し、出力電圧Ｖout は低くなる。しかしながらトラン
ジスタＱ７はゲート電圧が一定に保たれているので抵抗
が低くなり得ず、出力電圧Ｖoutが低くなるのに時間が
かかり、出力波形の立ち下がりは遅い。以下、演算増幅
器ＡＭＰ１のように出力波形の立ち上がりが速く立ち下
がりの遅い動作特性を有する演算増幅器を立ち上がりの
速い演算増幅器と称する。
【０００７】演算増幅器１２は例えば図８に示す演算増
幅器ＡＭＰ２が使われる。この演算増幅器ＡＭＰ２は図
７に示す演算増幅器ＡＭＰ１におけるＰチャネルＭＯＳ
トランジスタＱ１，Ｑ２，Ｑ６にかえてＮチャネルＭＯ
ＳトランジスタＱ１１，Ｑ１２，Ｑ１６とし、Ｎチャネ
ルＭＯＳトランジスタＱ３，Ｑ４，Ｑ５，Ｑ７にかえて
ＰチャネルＭＯＳトランジスタＱ１３，Ｑ１４，Ｑ１
５，Ｑ１７として同様な回路を構成したものである。こ
の回路よれば前記の演算増幅器ＡＭＰ１において説明し
たと同様な理由により出力波形の立ち下がりは速いが立
ち上がりは遅い。以下演算増幅器ＡＭＰ２のように出力
波形の立ち上がりが遅くて立ち下がりの速い動作特性を
有する演算増幅器を立ち下がりの速い演算増幅器と称す
る。
幅器ＡＭＰ２が使われる。この演算増幅器ＡＭＰ２は図
７に示す演算増幅器ＡＭＰ１におけるＰチャネルＭＯＳ
トランジスタＱ１，Ｑ２，Ｑ６にかえてＮチャネルＭＯ
ＳトランジスタＱ１１，Ｑ１２，Ｑ１６とし、Ｎチャネ
ルＭＯＳトランジスタＱ３，Ｑ４，Ｑ５，Ｑ７にかえて
ＰチャネルＭＯＳトランジスタＱ１３，Ｑ１４，Ｑ１
５，Ｑ１７として同様な回路を構成したものである。こ
の回路よれば前記の演算増幅器ＡＭＰ１において説明し
たと同様な理由により出力波形の立ち下がりは速いが立
ち上がりは遅い。以下演算増幅器ＡＭＰ２のように出力
波形の立ち上がりが遅くて立ち下がりの速い動作特性を
有する演算増幅器を立ち下がりの速い演算増幅器と称す
る。
【０００８】
【発明が解決しようとする課題】ところで、以上の構成
の出力回路に大きな容量性負荷を接続した場合、後述す
る理由により、出力波形の立ち上がり、立ち下がり部に
オーバーシュート、アンダーシュートが発生して波形歪
みとなり、この負荷が液晶表示パネルの場合、表示品位
が悪くなるという問題がある。
の出力回路に大きな容量性負荷を接続した場合、後述す
る理由により、出力波形の立ち上がり、立ち下がり部に
オーバーシュート、アンダーシュートが発生して波形歪
みとなり、この負荷が液晶表示パネルの場合、表示品位
が悪くなるという問題がある。
【０００９】水平ドライバの出力回路の動作を図６に示
すタイミングチャートも併用して説明する。水平ドライ
バに入力されるデータ信号に対応して水平ドライバの駆
動電圧選択回路から基準電圧に対し正電圧が入力端子１
に、負電圧が入力端子２に入力される。すなわち、図６
（ａ）に示すように、１水平期間目には入力端子１に
（Ｎ＋１）(＝偶数)番目のデータ線に出力されるべき正
電圧が前の水平期間より高く入力され、入力端子２にＮ
(＝奇数)番目のデータ線に出力されるべき負電圧が前の
水平期間より高く（基準電圧に対し絶対値で低く）入力
され、以下、２水平期間目には入力端子１に１水平期間
目より低いＮ番目用の正電圧、入力端子２に１水平期間
目より低い（Ｎ＋１）番目用の負電圧、３水平期間目に
は入力端子１に２水平期間目より高い（Ｎ＋１）番目用
の正電圧、入力端子２に２水平期間目より高いＮ番目用
の負電圧というように、Ｎ番目用と（Ｎ＋１）番目用の
電圧が各入力端子１，２に交互に入力される。
すタイミングチャートも併用して説明する。水平ドライ
バに入力されるデータ信号に対応して水平ドライバの駆
動電圧選択回路から基準電圧に対し正電圧が入力端子１
に、負電圧が入力端子２に入力される。すなわち、図６
（ａ）に示すように、１水平期間目には入力端子１に
（Ｎ＋１）(＝偶数)番目のデータ線に出力されるべき正
電圧が前の水平期間より高く入力され、入力端子２にＮ
(＝奇数)番目のデータ線に出力されるべき負電圧が前の
水平期間より高く（基準電圧に対し絶対値で低く）入力
され、以下、２水平期間目には入力端子１に１水平期間
目より低いＮ番目用の正電圧、入力端子２に１水平期間
目より低い（Ｎ＋１）番目用の負電圧、３水平期間目に
は入力端子１に２水平期間目より高い（Ｎ＋１）番目用
の正電圧、入力端子２に２水平期間目より高いＮ番目用
の負電圧というように、Ｎ番目用と（Ｎ＋１）番目用の
電圧が各入力端子１，２に交互に入力される。
【００１０】入力端子１，２から図６（ａ）に示す波形
の電圧が入力される演算増幅器１１，１２の出力端子が
仮に切替回路１３を介さずに液晶表示パネルのデータ線
から容量性負荷となる画素電極に直結された場合、演算
増幅器１１，１２の出力波形は図６（ｂ）に示すように
なる。すなわち、演算増幅器１１は、立ち上がりの速い
演算増幅器であるため、１水平期間目より低い電圧が入
力される２水平期間目の出力は図に示すように立ち下が
りが遅い波形となり、演算増幅器１２は、立ち下がりの
速い演算増幅器であるため、１水平期間前の電圧より高
い電圧が入力される１水平期間目と３水平期間目の出力
は図に示すように立ち上がりの遅い波形となる。
の電圧が入力される演算増幅器１１，１２の出力端子が
仮に切替回路１３を介さずに液晶表示パネルのデータ線
から容量性負荷となる画素電極に直結された場合、演算
増幅器１１，１２の出力波形は図６（ｂ）に示すように
なる。すなわち、演算増幅器１１は、立ち上がりの速い
演算増幅器であるため、１水平期間目より低い電圧が入
力される２水平期間目の出力は図に示すように立ち下が
りが遅い波形となり、演算増幅器１２は、立ち下がりの
速い演算増幅器であるため、１水平期間前の電圧より高
い電圧が入力される１水平期間目と３水平期間目の出力
は図に示すように立ち上がりの遅い波形となる。
【００１１】ところが実際は、演算増幅器１１，１２の
出力は切替回路１３を介して出力端子４，５からデータ
線に出力される。すなわち、切替回路１３により、１水
平期間目は演算増幅器１１と出力端子５、演算増幅器１
２と出力端子４とが接続され、以下、２水平期間目は演
算増幅器１１と出力端子４、演算増幅器１２と出力端子
５、３水平期間目は演算増幅器１１と出力端子５、演算
増幅器１２と出力端子４というように各演算増幅器１
１，１２が出力端子４，５に交互に接続される。従っ
て、出力端子４からは１水平期間目に負電圧、２水平期
間目に正電圧、３水平期間目に負電圧、出力端子５から
は１水平期間目に正電圧、２水平期間目に負電圧、３水
平期間目に正電圧と交互に正負電圧が出力される。
出力は切替回路１３を介して出力端子４，５からデータ
線に出力される。すなわち、切替回路１３により、１水
平期間目は演算増幅器１１と出力端子５、演算増幅器１
２と出力端子４とが接続され、以下、２水平期間目は演
算増幅器１１と出力端子４、演算増幅器１２と出力端子
５、３水平期間目は演算増幅器１１と出力端子５、演算
増幅器１２と出力端子４というように各演算増幅器１
１，１２が出力端子４，５に交互に接続される。従っ
て、出力端子４からは１水平期間目に負電圧、２水平期
間目に正電圧、３水平期間目に負電圧、出力端子５から
は１水平期間目に正電圧、２水平期間目に負電圧、３水
平期間目に正電圧と交互に正負電圧が出力される。
【００１２】このとき、図６（ｂ）で説明したように演
算増幅器１１は出力波形の立ち下がりが遅く、演算増幅
器１２は出力波形の立ち上がりが遅いため、出力端子４
の出力波形は、図６（ｃ）に示すように、１水平期間目
の立ち下がりで演算増幅器１２の遅い立ち上がり波形を
拾ってアンダーシュートになり、２水平期間目の立ち上
がりで演算増幅器１１の遅い立ち下がり波形を拾ってオ
ーバーシュートになり、３水平期間目の立ち下がりで演
算増幅器１２の遅い立ち上がり波形を拾ってアンダーシ
ュートになる。このとき、出力端子５の出力波形は、図
６（ｃ）に示すように、１水平期間目の立ち上がりで演
算増幅器１１の速い立ち上がり波形を拾い、２水平期間
目の立ち下がりで演算増幅器１２の速い立ち下がり波形
を拾い、３水平期間目の立ち上がりで演算増幅器１１の
速い立ち上がり波形を拾うので正常な波形となる。
算増幅器１１は出力波形の立ち下がりが遅く、演算増幅
器１２は出力波形の立ち上がりが遅いため、出力端子４
の出力波形は、図６（ｃ）に示すように、１水平期間目
の立ち下がりで演算増幅器１２の遅い立ち上がり波形を
拾ってアンダーシュートになり、２水平期間目の立ち上
がりで演算増幅器１１の遅い立ち下がり波形を拾ってオ
ーバーシュートになり、３水平期間目の立ち下がりで演
算増幅器１２の遅い立ち上がり波形を拾ってアンダーシ
ュートになる。このとき、出力端子５の出力波形は、図
６（ｃ）に示すように、１水平期間目の立ち上がりで演
算増幅器１１の速い立ち上がり波形を拾い、２水平期間
目の立ち下がりで演算増幅器１２の速い立ち下がり波形
を拾い、３水平期間目の立ち上がりで演算増幅器１１の
速い立ち上がり波形を拾うので正常な波形となる。
【００１３】従って、本発明は上記の問題点を解決する
ためになされたもので、切替回路の切替え時に演算増幅
器の入出力を基準電圧にリセットすることにより、出力
回路の出力波形にアンダーシュートやオーバーシュート
を生じない出力回路を提供することを目的とする。
ためになされたもので、切替回路の切替え時に演算増幅
器の入出力を基準電圧にリセットすることにより、出力
回路の出力波形にアンダーシュートやオーバーシュート
を生じない出力回路を提供することを目的とする。
【００１４】
【課題を解決するための手段】本発明に係わる出力回路
は、ボルテージフォロア接続された立ち上がりの速い演
算増幅器及び立ち下がりの速い演算増幅器と、容量性負
荷が接続される一対の出力端子と、各演算増幅器の出力
側と各出力端子との接続を一対一で交互に切替える第１
切替回路とを具備し、基準電圧に対し互いに極性を異に
し所定期間毎に同一極性で電圧値が変化する電圧の内、
正電圧を前記立ち上がりの速い演算増幅器及び負電圧を
前記立ち下がりの速い演算増幅器の入力電圧とし、第１
切替回路を入力電圧の変化に同期して切替え、出力電圧
を出力する出力回路において、第１切替回路の切替え時
に各演算増幅器の入出力を基準電圧にリセットするリセ
ット手段を有することを特徴とする。上記構成によれ
ば、正電圧と負電圧を交互に各出力端子に出力すると
き、その切替時に演算増幅器の入出力を一時的に基準電
圧の電位にするため、負電圧から正電圧への切替時の出
力は立ち上がりの速い演算増幅器による正電圧の基準電
圧からの速い立ち上がり波形を、正電圧から負電圧への
切替時の出力は立ち下がりの速い演算増幅器による負電
圧の基準電圧からの速い立ち下がり波形を常に拾らうた
め、出力波形の立ち上がり、立ち下がりでオーバーシュ
ートやアンダーシュート波形の発生が起こらない。この
場合、リセット手段を、第１切替回路の切替え時に各演
算増幅器の入力側を基準電圧に切替える第２切替回路
と、第1切替回路の切替え時に各演算増幅器の出力側を
基準電圧に切替える第３切替回路とで構成することがで
きる。また、本発明に係わる出力回路は、基準電圧に対
し互いに極性を異にし所定期間毎に同一極性で電圧値が
変化する電圧が入力されるボルテージフォロア接続され
た第１演算増幅器及び第２演算増幅器と、容量性負荷が
接続される第１出力端子及び第２出力端子と、各演算増
幅器の出力側と各出力端子との接続を入力電圧に同期し
て一対一で交互に切替える第１切替回路と、第１切替回
路の切替え時に各演算増幅器の入力側を基準電圧に切替
える第２切替回路と、切替え時に各演算増幅器の出力側
を基準電圧に切替える第３切替回路とを具備し、入力電
圧の内、正電圧が第1演算増幅器及び負電圧が第2演算増
幅器に入力され、第１演算増幅器を出力波形の立ち上が
りが速く立ち下がりの遅い動作特性に、且つ、第２演算
増幅器を出力波形の立ち上がりが遅く立ち下がりが速い
動作特性にしている。また、上記の出力回路を、駆動電
圧選択回路を有し画素反転駆動方法により液晶表示パネ
ルのデータ線を駆動する駆動装置の出力回路として用い
ることができ、このとき、各入力電圧は駆動電圧選択回
路から供給され、各出力端子はデータ線の隣接する奇数
線と偶数線に接続され、所定期間は液晶表示パネルの1
ゲート線を駆動する１水平期間である。上記構成によれ
ば、各データ線に印加される正負交互の駆動電圧波形に
オーバーシュートやアンダーシュートによる波形歪みが
発生しないので、液晶表示パネルの表示品位を向上でき
る。この場合、第3切替回路は駆動電圧選択回路と演算
増幅器間に接続することができるし、駆動電圧選択回路
とこの駆動電圧選択回路への階調電圧を発生する階調電
圧源間に接続することもできる。
は、ボルテージフォロア接続された立ち上がりの速い演
算増幅器及び立ち下がりの速い演算増幅器と、容量性負
荷が接続される一対の出力端子と、各演算増幅器の出力
側と各出力端子との接続を一対一で交互に切替える第１
切替回路とを具備し、基準電圧に対し互いに極性を異に
し所定期間毎に同一極性で電圧値が変化する電圧の内、
正電圧を前記立ち上がりの速い演算増幅器及び負電圧を
前記立ち下がりの速い演算増幅器の入力電圧とし、第１
切替回路を入力電圧の変化に同期して切替え、出力電圧
を出力する出力回路において、第１切替回路の切替え時
に各演算増幅器の入出力を基準電圧にリセットするリセ
ット手段を有することを特徴とする。上記構成によれ
ば、正電圧と負電圧を交互に各出力端子に出力すると
き、その切替時に演算増幅器の入出力を一時的に基準電
圧の電位にするため、負電圧から正電圧への切替時の出
力は立ち上がりの速い演算増幅器による正電圧の基準電
圧からの速い立ち上がり波形を、正電圧から負電圧への
切替時の出力は立ち下がりの速い演算増幅器による負電
圧の基準電圧からの速い立ち下がり波形を常に拾らうた
め、出力波形の立ち上がり、立ち下がりでオーバーシュ
ートやアンダーシュート波形の発生が起こらない。この
場合、リセット手段を、第１切替回路の切替え時に各演
算増幅器の入力側を基準電圧に切替える第２切替回路
と、第1切替回路の切替え時に各演算増幅器の出力側を
基準電圧に切替える第３切替回路とで構成することがで
きる。また、本発明に係わる出力回路は、基準電圧に対
し互いに極性を異にし所定期間毎に同一極性で電圧値が
変化する電圧が入力されるボルテージフォロア接続され
た第１演算増幅器及び第２演算増幅器と、容量性負荷が
接続される第１出力端子及び第２出力端子と、各演算増
幅器の出力側と各出力端子との接続を入力電圧に同期し
て一対一で交互に切替える第１切替回路と、第１切替回
路の切替え時に各演算増幅器の入力側を基準電圧に切替
える第２切替回路と、切替え時に各演算増幅器の出力側
を基準電圧に切替える第３切替回路とを具備し、入力電
圧の内、正電圧が第1演算増幅器及び負電圧が第2演算増
幅器に入力され、第１演算増幅器を出力波形の立ち上が
りが速く立ち下がりの遅い動作特性に、且つ、第２演算
増幅器を出力波形の立ち上がりが遅く立ち下がりが速い
動作特性にしている。また、上記の出力回路を、駆動電
圧選択回路を有し画素反転駆動方法により液晶表示パネ
ルのデータ線を駆動する駆動装置の出力回路として用い
ることができ、このとき、各入力電圧は駆動電圧選択回
路から供給され、各出力端子はデータ線の隣接する奇数
線と偶数線に接続され、所定期間は液晶表示パネルの1
ゲート線を駆動する１水平期間である。上記構成によれ
ば、各データ線に印加される正負交互の駆動電圧波形に
オーバーシュートやアンダーシュートによる波形歪みが
発生しないので、液晶表示パネルの表示品位を向上でき
る。この場合、第3切替回路は駆動電圧選択回路と演算
増幅器間に接続することができるし、駆動電圧選択回路
とこの駆動電圧選択回路への階調電圧を発生する階調電
圧源間に接続することもできる。
【００１５】
【発明の実施の形態】以下に、本発明に基づき１実施例
の画素反転駆動方法を用いる水平ドライバの出力回路を
図１を参照して説明する。尚、説明を簡明にするため、
Ｎ（＝奇数）番目のデータ線と（Ｎ＋１）（＝偶数）番
目のデータ線を駆動することで説明する。この出力回路
は、入力端子２１，２２，２３と、出力端子２４，２５
と、演算増幅器３１，３２と、演算増幅器３１，３２の
出力を出力端子２４，２５に一対一で交互に切替える第
１切替回路３３と、演算増幅器３１，３２の入力側を基
準電圧にリセットするリセット手段である第２切替回路
３４と、演算増幅器３１，３２の出力側を基準電圧にリ
セットするリセット手段である第３切替回路３５とで構
成されている。
の画素反転駆動方法を用いる水平ドライバの出力回路を
図１を参照して説明する。尚、説明を簡明にするため、
Ｎ（＝奇数）番目のデータ線と（Ｎ＋１）（＝偶数）番
目のデータ線を駆動することで説明する。この出力回路
は、入力端子２１，２２，２３と、出力端子２４，２５
と、演算増幅器３１，３２と、演算増幅器３１，３２の
出力を出力端子２４，２５に一対一で交互に切替える第
１切替回路３３と、演算増幅器３１，３２の入力側を基
準電圧にリセットするリセット手段である第２切替回路
３４と、演算増幅器３１，３２の出力側を基準電圧にリ
セットするリセット手段である第３切替回路３５とで構
成されている。
【００１６】演算増幅器３１は立ち上がりの速い演算増
幅器で、例えば、図７に示す演算増幅器ＡＭＰ１が使わ
れ、演算増幅器３２は立ち下がりの速い演算増幅器で、
例えば、図８に示す演算増幅器ＡＭＰ２が使われる。演
算増幅器３１，３２はそれぞれの反転入力端子と出力端
子が直結されボルテージフォロア接続されている。第１
切替回路３３の出力側は出力端子２４，２５に接続さ
れ、演算増幅器３１，３２と第１切替回路３３間に演算
増幅器３１，３２の出力を入力端子２３に切替え可能と
した３切替回路３５が接続され、入力端子２１，２２と
演算増幅器３１，３２間に演算増幅器３１，３２の入力
を入力端子２３に切替え可能とした第２切替回路３４が
接続されている。入力端子２１，２２は図示しない水平
ドライバの駆動電圧選択回路の出力に接続され、入力端
子２３は液晶表示パネルのコモン電極に印加される基準
電圧を生成する図示しない基準電圧源に接続される。出
力端子２４はＮ（＝奇数）番目のデータ線に接続され、
出力端子２５は（Ｎ＋１）（＝偶数）番目のデータ線に
接続される。
幅器で、例えば、図７に示す演算増幅器ＡＭＰ１が使わ
れ、演算増幅器３２は立ち下がりの速い演算増幅器で、
例えば、図８に示す演算増幅器ＡＭＰ２が使われる。演
算増幅器３１，３２はそれぞれの反転入力端子と出力端
子が直結されボルテージフォロア接続されている。第１
切替回路３３の出力側は出力端子２４，２５に接続さ
れ、演算増幅器３１，３２と第１切替回路３３間に演算
増幅器３１，３２の出力を入力端子２３に切替え可能と
した３切替回路３５が接続され、入力端子２１，２２と
演算増幅器３１，３２間に演算増幅器３１，３２の入力
を入力端子２３に切替え可能とした第２切替回路３４が
接続されている。入力端子２１，２２は図示しない水平
ドライバの駆動電圧選択回路の出力に接続され、入力端
子２３は液晶表示パネルのコモン電極に印加される基準
電圧を生成する図示しない基準電圧源に接続される。出
力端子２４はＮ（＝奇数）番目のデータ線に接続され、
出力端子２５は（Ｎ＋１）（＝偶数）番目のデータ線に
接続される。
【００１７】入力端子２１にはコモン電極に印加される
基準電圧に対し正電圧が駆動電圧選択回路から入力さ
れ、入力端子２にはコモン電極に印加される基準電圧に
対し負電圧が駆動電圧選択回路から入力される。これら
の正負電圧は水平ドライバに入力されるデータ信号に対
応して奇数データ線と偶数データ線の交互の駆動電圧と
して選択回路により図示しない階調電圧源から選択され
る。第1切替回路３３は1ゲート線の駆動ごと（１水平期
間ごと）に切替えられ、演算増幅器３１，３２の出力を
出力端子２４、２５に交互に逆のタイミングで出力す
る。
基準電圧に対し正電圧が駆動電圧選択回路から入力さ
れ、入力端子２にはコモン電極に印加される基準電圧に
対し負電圧が駆動電圧選択回路から入力される。これら
の正負電圧は水平ドライバに入力されるデータ信号に対
応して奇数データ線と偶数データ線の交互の駆動電圧と
して選択回路により図示しない階調電圧源から選択され
る。第1切替回路３３は1ゲート線の駆動ごと（１水平期
間ごと）に切替えられ、演算増幅器３１，３２の出力を
出力端子２４、２５に交互に逆のタイミングで出力す
る。
【００１８】以上の構成の出力回路の動作を図２に示す
タイミングチャートも併用して説明する。水平ドライバ
に入力されるデータ信号に対応して水平ドライバの駆動
電圧選択回路から、基準電圧に対し正電圧が入力端子２
１に、負電圧が入力端子２２に入力される。例えば、図
２（ａ）に示すように、１水平期間目には入力端子２１
に（Ｎ＋１）(＝偶数)番目のデータ線に出力されるべき
正電圧が前の水平期間より高く入力され、入力端子２２
にＮ(＝奇数)番目のデータ線に出力されるべき負電圧が
前の水平期間より高く入力され、以下、２水平期間目に
は入力端子２１に１水平期間目より低いＮ番目用の正電
圧、入力端子２２に１水平期間目より低い（Ｎ＋１）番
目用の負電圧、３水平期間目には入力端子２１に２水平
期間目より高い（Ｎ＋１）番目用の正電圧、入力端子２
２に２水平期間目より高いＮ番目用の負電圧というよう
に、Ｎ番目用と（Ｎ＋１）番目用の電圧が各入力端子２
１，２２に交互に入力される。入力端子２３には基準電
圧源から基準電圧が入力される。
タイミングチャートも併用して説明する。水平ドライバ
に入力されるデータ信号に対応して水平ドライバの駆動
電圧選択回路から、基準電圧に対し正電圧が入力端子２
１に、負電圧が入力端子２２に入力される。例えば、図
２（ａ）に示すように、１水平期間目には入力端子２１
に（Ｎ＋１）(＝偶数)番目のデータ線に出力されるべき
正電圧が前の水平期間より高く入力され、入力端子２２
にＮ(＝奇数)番目のデータ線に出力されるべき負電圧が
前の水平期間より高く入力され、以下、２水平期間目に
は入力端子２１に１水平期間目より低いＮ番目用の正電
圧、入力端子２２に１水平期間目より低い（Ｎ＋１）番
目用の負電圧、３水平期間目には入力端子２１に２水平
期間目より高い（Ｎ＋１）番目用の正電圧、入力端子２
２に２水平期間目より高いＮ番目用の負電圧というよう
に、Ｎ番目用と（Ｎ＋１）番目用の電圧が各入力端子２
１，２２に交互に入力される。入力端子２３には基準電
圧源から基準電圧が入力される。
【００１９】入力端子２１，２２，２３から図２（ａ）
に示す波形の電圧が出力回路に入力されその出力が出力
端子２４，２５から出力されるとき、仮に第１切替回路
３３を介さずに液晶表示パネルのデータ線から容量性負
荷となる画素電極に接続された場合、演算増幅器３１，
３２の出力波形は図２（ｂ）に示すようになる。すなわ
ち、図２（ａ）の波形の各水平期間の始めの所定期間Ｉ
ＮＨだけ第２及び第３切替回路３４，３５が入力端子２
３側に切替えられ、図２（ｂ）に示すように、演算増幅
器３１の各水平期間ごとの出力は一つ前の水平期間の出
力波形から速い立ち下がりで基準電圧となり、演算増幅
器３２の各水平期間ごとの出力は一つ前の水平期間の出
力波形から速い立ち上がりで基準電圧となる。所定期間
ＩＮＨ経過後、第２及び第３切替回路３４，３５は入力
端子２１，２２及び出力端子２４，２５側に切替えら
れ、入力端子２１，２２から演算増幅器３１，３２に図
２（ａ）の波形が各水平期間ごとに入力され、その出力
が出力端子２４，２５から出力される。このとき演算増
幅器３１は立ち上がりの速い演算増幅器であり、所定期
間ＩＮＨ後のその出力波形は各水平期間とも基準電圧か
ら正側に立ち上がるため、図２（ｂ）に示すように、速
い立ち上がり波形となり、演算増幅器３２は立ち下がり
の速い演算増幅器であり、所定期間ＩＮＨ後のその出力
波形は各水平期間とも基準電圧から負側に立ち下がるた
め、図２（ｂ）に示すように、速い立ち下がり波形とな
る。尚、所定期間ＩＮＨは１水平期間が例えば１５〜３
０μ秒に対して１〜２μ秒の短時間でよい。
に示す波形の電圧が出力回路に入力されその出力が出力
端子２４，２５から出力されるとき、仮に第１切替回路
３３を介さずに液晶表示パネルのデータ線から容量性負
荷となる画素電極に接続された場合、演算増幅器３１，
３２の出力波形は図２（ｂ）に示すようになる。すなわ
ち、図２（ａ）の波形の各水平期間の始めの所定期間Ｉ
ＮＨだけ第２及び第３切替回路３４，３５が入力端子２
３側に切替えられ、図２（ｂ）に示すように、演算増幅
器３１の各水平期間ごとの出力は一つ前の水平期間の出
力波形から速い立ち下がりで基準電圧となり、演算増幅
器３２の各水平期間ごとの出力は一つ前の水平期間の出
力波形から速い立ち上がりで基準電圧となる。所定期間
ＩＮＨ経過後、第２及び第３切替回路３４，３５は入力
端子２１，２２及び出力端子２４，２５側に切替えら
れ、入力端子２１，２２から演算増幅器３１，３２に図
２（ａ）の波形が各水平期間ごとに入力され、その出力
が出力端子２４，２５から出力される。このとき演算増
幅器３１は立ち上がりの速い演算増幅器であり、所定期
間ＩＮＨ後のその出力波形は各水平期間とも基準電圧か
ら正側に立ち上がるため、図２（ｂ）に示すように、速
い立ち上がり波形となり、演算増幅器３２は立ち下がり
の速い演算増幅器であり、所定期間ＩＮＨ後のその出力
波形は各水平期間とも基準電圧から負側に立ち下がるた
め、図２（ｂ）に示すように、速い立ち下がり波形とな
る。尚、所定期間ＩＮＨは１水平期間が例えば１５〜３
０μ秒に対して１〜２μ秒の短時間でよい。
【００２０】ところが実際は、演算増幅器３１，３２の
出力は第１切替回路３３を介して出力端子２４，２５か
らデータ線に出力される。すなわち、第１切替回路３３
により、１水平期間目は演算増幅器３１側と出力端子２
５、演算増幅器３２側と出力端子２４とが接続され、以
下、２水平期間目は演算増幅器３１側と出力端子２４、
演算増幅器３２側と出力端子２５、３水平期間目は演算
増幅器３１側と出力端子２５、演算増幅器３２側と出力
端子２４というように各演算増幅器３１，３２が出力端
子２４，２５に一対一で交互に接続される。従って、出
力端子２４からは１水平期間目に負電圧、２水平期間目
に正電圧、３水平期間目に負電圧、出力端子２５からは
１水平期間目に正電圧、２水平期間目に負電圧、３水平
期間目に正電圧と交互に正負電圧が出力される。
出力は第１切替回路３３を介して出力端子２４，２５か
らデータ線に出力される。すなわち、第１切替回路３３
により、１水平期間目は演算増幅器３１側と出力端子２
５、演算増幅器３２側と出力端子２４とが接続され、以
下、２水平期間目は演算増幅器３１側と出力端子２４、
演算増幅器３２側と出力端子２５、３水平期間目は演算
増幅器３１側と出力端子２５、演算増幅器３２側と出力
端子２４というように各演算増幅器３１，３２が出力端
子２４，２５に一対一で交互に接続される。従って、出
力端子２４からは１水平期間目に負電圧、２水平期間目
に正電圧、３水平期間目に負電圧、出力端子２５からは
１水平期間目に正電圧、２水平期間目に負電圧、３水平
期間目に正電圧と交互に正負電圧が出力される。
【００２１】このとき、図２（ｂ）で説明したように各
水平期間の始め、すなわち、第１切替回路３３の切替時
から所定期間ＩＮＨに演算増幅器３１，３２の出力は基
準電圧になるため、出力端子２４，２５の出力波形は、
図２（ｃ）に示すようになる。すなわち、出力端子２４
の出力波形は、前の水平期間の正電圧から１水平期間目
の負電圧への立ち下がり時、所定期間ＩＮＨ内で演算増
幅器３２の出力の基準電圧を拾った後、演算増幅器３２
からの負電圧の速い立ち下がり波形となり、２水平期間
目の正電圧への立ち上がり時、所定期間ＩＮＨ内で演算
増幅器３１の出力の基準電圧を拾った後、演算増幅器３
１からの正電圧の速い立ち上がり波形となり、３水平期
間目の負電圧への立ち下がり時、所定期間ＩＮＨ内で演
算増幅器３２の出力の基準電圧を拾った後、演算増幅器
３２からの負電圧の速い立ち下がり波形となり、正常な
波形の正負電圧が出力端子２４から交互にＮ番目のゲー
ト線に印加される。また、出力端子２５の出力波形は、
前の水平期間の負電圧から１水平期間目の正電圧への立
ち上がり時、所定期間ＩＮＨ内で演算増幅器３１の出力
の基準電圧を拾った後、演算増幅器３１からの正電圧の
速い立ち上がり波形となり、２水平期間目の負電圧への
立ち下がり時、所定期間ＩＮＨ内で演算増幅器３２の出
力の基準電圧を拾った後、演算増幅器３２からの負電圧
の速い立ち下がり波形となり、３水平期間目の正電圧へ
の立ち上がり時、所定期間ＩＮＨ内で演算増幅器３１の
出力の基準電圧を拾った後、演算増幅器３１からの正電
圧の速い立ち上がり波形となり、正常な波形の正負電圧
が出力端子２５から出力端子２４とは逆のタイミングで
交互に（Ｎ＋１）番目のゲート線に印加される。従っ
て、液晶表示パネルにはアンダーシュートやオーバーシ
ュートの発生していない正常な波形の駆動電圧が印加さ
れるので、表示品質が向上する。
水平期間の始め、すなわち、第１切替回路３３の切替時
から所定期間ＩＮＨに演算増幅器３１，３２の出力は基
準電圧になるため、出力端子２４，２５の出力波形は、
図２（ｃ）に示すようになる。すなわち、出力端子２４
の出力波形は、前の水平期間の正電圧から１水平期間目
の負電圧への立ち下がり時、所定期間ＩＮＨ内で演算増
幅器３２の出力の基準電圧を拾った後、演算増幅器３２
からの負電圧の速い立ち下がり波形となり、２水平期間
目の正電圧への立ち上がり時、所定期間ＩＮＨ内で演算
増幅器３１の出力の基準電圧を拾った後、演算増幅器３
１からの正電圧の速い立ち上がり波形となり、３水平期
間目の負電圧への立ち下がり時、所定期間ＩＮＨ内で演
算増幅器３２の出力の基準電圧を拾った後、演算増幅器
３２からの負電圧の速い立ち下がり波形となり、正常な
波形の正負電圧が出力端子２４から交互にＮ番目のゲー
ト線に印加される。また、出力端子２５の出力波形は、
前の水平期間の負電圧から１水平期間目の正電圧への立
ち上がり時、所定期間ＩＮＨ内で演算増幅器３１の出力
の基準電圧を拾った後、演算増幅器３１からの正電圧の
速い立ち上がり波形となり、２水平期間目の負電圧への
立ち下がり時、所定期間ＩＮＨ内で演算増幅器３２の出
力の基準電圧を拾った後、演算増幅器３２からの負電圧
の速い立ち下がり波形となり、３水平期間目の正電圧へ
の立ち上がり時、所定期間ＩＮＨ内で演算増幅器３１の
出力の基準電圧を拾った後、演算増幅器３１からの正電
圧の速い立ち上がり波形となり、正常な波形の正負電圧
が出力端子２５から出力端子２４とは逆のタイミングで
交互に（Ｎ＋１）番目のゲート線に印加される。従っ
て、液晶表示パネルにはアンダーシュートやオーバーシ
ュートの発生していない正常な波形の駆動電圧が印加さ
れるので、表示品質が向上する。
【００２２】次に本発明の第２の実施例を図３を参照し
て説明する。この出力回路は、入力端子４１，４２，４
３と、出力端子４４，４５と、演算増幅器５１，５２
と、演算増幅器５１，５２の出力を出力端子４４，４５
に一対一で交互に切替える第１切替回路５３と、演算増
幅器５１，５２の入力側を基準電圧にリセットするリセ
ット手段である第２切替回路５４と、演算増幅器５１，
５２の出力側を基準電圧にリセットするリセット手段で
ある第３切替回路５５とで構成されている。
て説明する。この出力回路は、入力端子４１，４２，４
３と、出力端子４４，４５と、演算増幅器５１，５２
と、演算増幅器５１，５２の出力を出力端子４４，４５
に一対一で交互に切替える第１切替回路５３と、演算増
幅器５１，５２の入力側を基準電圧にリセットするリセ
ット手段である第２切替回路５４と、演算増幅器５１，
５２の出力側を基準電圧にリセットするリセット手段で
ある第３切替回路５５とで構成されている。
【００２３】演算増幅器５１は立ち上がりの速い演算増
幅器で、例えば、図７に示す演算増幅器ＡＭＰ１が使わ
れ、演算増幅器５２は立ち下がりの速い演算増幅器で、
例えば、図８に示す演算増幅器ＡＭＰ２が使われる。演
算増幅器５１，５２はそれぞれの反転入力端子と出力端
子が直結されボルテージフォロア接続されている。第１
切替回路５３の出力側は出力端子４４，４５に接続さ
れ、演算増幅器５１，５２と第１切替回路５３間に演算
増幅器５１，５２の出力を入力端子４３に切替え可能と
した第３切替回路５５が接続され、入力端子４１，４２
は演算増幅器５１，５２の非反転入力端子に直結されて
いる。第2切替回路５４は水平ドライバの駆動電圧選択
回路５６とこの駆動電圧選択回路５６への階調電圧を発
生する階調電圧源５７間に接続され駆動電圧選択回路５
６の入力を入力端子４３に切替え可能としている。入力
端子４１，４２は駆動電圧選択回路５６の出力に接続さ
れ、入力端子４３は液晶表示パネルのコモン電極に印加
される基準電圧を生成する図示しない基準電圧源に接続
される。（尚、基準電圧源は階調電圧源５７に含まれて
いてもよい。）出力端子４４はＮ（＝奇数）番目のデー
タ線に接続され、出力端子４５は（Ｎ＋１）（＝偶数）
番目のデータ線に接続される。
幅器で、例えば、図７に示す演算増幅器ＡＭＰ１が使わ
れ、演算増幅器５２は立ち下がりの速い演算増幅器で、
例えば、図８に示す演算増幅器ＡＭＰ２が使われる。演
算増幅器５１，５２はそれぞれの反転入力端子と出力端
子が直結されボルテージフォロア接続されている。第１
切替回路５３の出力側は出力端子４４，４５に接続さ
れ、演算増幅器５１，５２と第１切替回路５３間に演算
増幅器５１，５２の出力を入力端子４３に切替え可能と
した第３切替回路５５が接続され、入力端子４１，４２
は演算増幅器５１，５２の非反転入力端子に直結されて
いる。第2切替回路５４は水平ドライバの駆動電圧選択
回路５６とこの駆動電圧選択回路５６への階調電圧を発
生する階調電圧源５７間に接続され駆動電圧選択回路５
６の入力を入力端子４３に切替え可能としている。入力
端子４１，４２は駆動電圧選択回路５６の出力に接続さ
れ、入力端子４３は液晶表示パネルのコモン電極に印加
される基準電圧を生成する図示しない基準電圧源に接続
される。（尚、基準電圧源は階調電圧源５７に含まれて
いてもよい。）出力端子４４はＮ（＝奇数）番目のデー
タ線に接続され、出力端子４５は（Ｎ＋１）（＝偶数）
番目のデータ線に接続される。
【００２４】入力端子４１にはコモン電極に印加される
基準電圧に対し正電圧が駆動電圧選択回路５６から入力
され、入力端子４２にはコモン電極に印加される基準電
圧に対し負電圧が駆動電圧選択回路５６から入力され
る。これらの正負電圧は水平ドライバに入力されるデー
タ信号に対応して奇数データ線と偶数データ線の交互の
駆動電圧として駆動電圧選択回路５６により階調電圧源
５７から選択される。第1切替回路５３は1ゲート線の駆
動ごとに切替えられ、演算増幅器５１，５２の出力を出
力端子４４、４５に一対一で交互に逆のタイミングで出
力する。
基準電圧に対し正電圧が駆動電圧選択回路５６から入力
され、入力端子４２にはコモン電極に印加される基準電
圧に対し負電圧が駆動電圧選択回路５６から入力され
る。これらの正負電圧は水平ドライバに入力されるデー
タ信号に対応して奇数データ線と偶数データ線の交互の
駆動電圧として駆動電圧選択回路５６により階調電圧源
５７から選択される。第1切替回路５３は1ゲート線の駆
動ごとに切替えられ、演算増幅器５１，５２の出力を出
力端子４４、４５に一対一で交互に逆のタイミングで出
力する。
【００２５】以上の構成の出力回路の動作を図４に示す
タイミングチャートも併用して説明する。水平ドライバ
に入力されるデータ信号に対応して階調電圧源５７から
駆動電圧選択回路５６により駆動電圧が選択され、基準
電圧に対し正電圧が入力端子４１に、負電圧が入力端子
４２に入力されるが、各水平期間の始めの所定期間ＩＮ
Ｈだけ駆動電圧選択回路５６の階調電圧入力側が第2切
替回路５４により入力端子４３に接続され基準電圧とな
る。従って、その期間は駆動電圧選択回路５６から入力
端子４１，４２への入力電圧も基準電圧となる。例え
ば、図４（ａ）に示すように、１水平期間目には入力端
子４１に所定期間ＩＮＨ、基準電圧が入力された後、
（Ｎ＋１）(＝偶数)番目のデータ線に出力されるべき正
電圧が前の水平期間より高く入力され、入力端子４２に
所定期間ＩＮＨ、基準電圧が入力された後、Ｎ(＝奇数)
番目のデータ線に出力されるべき負電圧が前の水平期間
より高く入力され、以下、各水平期間とも入力端子４
１，４２に所定期間ＩＮＨ、基準電圧が入力された後、
２水平期間目には入力端子４１に１水平期間目より低い
Ｎ番目用の正電圧、入力端子４２に１水平期間目より低
い（Ｎ＋１）番目用の負電圧、３水平期間目には入力端
子４１に２水平期間目より高い（Ｎ＋１）番目用の正電
圧、入力端子４２に２水平期間目より高いＮ番目用の負
電圧というように、Ｎ番目用と（Ｎ＋１）番目用の電圧
が各入力端子４１，４２に交互に入力される。入力端子
４３には基準電圧源から基準電圧が入力される。以下、
図４（ａ），（ｂ），（ｃ）の説明は図２（ａ），
（ｂ），（ｃ）の説明に同様であるため省略する。
タイミングチャートも併用して説明する。水平ドライバ
に入力されるデータ信号に対応して階調電圧源５７から
駆動電圧選択回路５６により駆動電圧が選択され、基準
電圧に対し正電圧が入力端子４１に、負電圧が入力端子
４２に入力されるが、各水平期間の始めの所定期間ＩＮ
Ｈだけ駆動電圧選択回路５６の階調電圧入力側が第2切
替回路５４により入力端子４３に接続され基準電圧とな
る。従って、その期間は駆動電圧選択回路５６から入力
端子４１，４２への入力電圧も基準電圧となる。例え
ば、図４（ａ）に示すように、１水平期間目には入力端
子４１に所定期間ＩＮＨ、基準電圧が入力された後、
（Ｎ＋１）(＝偶数)番目のデータ線に出力されるべき正
電圧が前の水平期間より高く入力され、入力端子４２に
所定期間ＩＮＨ、基準電圧が入力された後、Ｎ(＝奇数)
番目のデータ線に出力されるべき負電圧が前の水平期間
より高く入力され、以下、各水平期間とも入力端子４
１，４２に所定期間ＩＮＨ、基準電圧が入力された後、
２水平期間目には入力端子４１に１水平期間目より低い
Ｎ番目用の正電圧、入力端子４２に１水平期間目より低
い（Ｎ＋１）番目用の負電圧、３水平期間目には入力端
子４１に２水平期間目より高い（Ｎ＋１）番目用の正電
圧、入力端子４２に２水平期間目より高いＮ番目用の負
電圧というように、Ｎ番目用と（Ｎ＋１）番目用の電圧
が各入力端子４１，４２に交互に入力される。入力端子
４３には基準電圧源から基準電圧が入力される。以下、
図４（ａ），（ｂ），（ｃ）の説明は図２（ａ），
（ｂ），（ｃ）の説明に同様であるため省略する。
【００２６】
【発明の効果】本発明に係わる出力回路によれば、基準
電圧に対し互いに極性を異にし所定期間毎に同一極性で
電圧値が変化する電圧の内、正電圧を立ち上がりの速い
演算増幅器及び負電圧を立ち下がりの速い演算増幅器に
入力し、その出力を容量性負荷が接続される一対の出力
端子から一対一で交互に出力する際、その切替わり時に
演算増幅器の入出力を基準電圧にリセットするようにし
たので、出力波形の立ち上がり、立ち下がりにオーバー
シュート、アンダーシュートが発生するのを防止でき、
この出力回路を液晶表示パネルの駆動装置の出力回路と
して適用した場合、液晶表示パネルの表示品位が向上す
る。
電圧に対し互いに極性を異にし所定期間毎に同一極性で
電圧値が変化する電圧の内、正電圧を立ち上がりの速い
演算増幅器及び負電圧を立ち下がりの速い演算増幅器に
入力し、その出力を容量性負荷が接続される一対の出力
端子から一対一で交互に出力する際、その切替わり時に
演算増幅器の入出力を基準電圧にリセットするようにし
たので、出力波形の立ち上がり、立ち下がりにオーバー
シュート、アンダーシュートが発生するのを防止でき、
この出力回路を液晶表示パネルの駆動装置の出力回路と
して適用した場合、液晶表示パネルの表示品位が向上す
る。
【図１】 本発明の一実施例である出力回路の構成を示
す回路図
す回路図
【図２】 図１の回路のタイミングチャート図
【図３】 本発明の第二実施例である出力回路の構成を
示す回路図
示す回路図
【図４】 図３の回路のタイミングチャート図
【図５】 従来の出力回路の構成を示す回路図
【図６】 図５の回路のタイミングチャート図
【図７】 第１演算増幅器の回路図
【図８】 第２演算増幅器の回路図
【図９】 画素反転駆動方法による１フレームの画面制
御図
御図
【図１０】 図9のフレームの次のフレームの画面制御
図
図
２４、２５ 出力端子 ３１、５１ 第１演算増幅器（立ち上がりの速い演算増
幅器） ３２、５２ 第２演算増幅器（立ち下がりの速い演算増
幅器） ３３、５３ 第１切替回路 ３４、５４ 第２切替回路 ３５、５５ 第３切替回路
幅器） ３２、５２ 第２演算増幅器（立ち下がりの速い演算増
幅器） ３３、５３ 第１切替回路 ３４、５４ 第２切替回路 ３５、５５ 第３切替回路
Claims (6)
- 【請求項１】ボルテージフォロア接続された立ち上がり
の速い演算増幅器及び立ち下がりの速い演算増幅器と、
容量性負荷が接続される一対の出力端子と、前記各演算
増幅器の出力側と前記各出力端子との接続を一対一で交
互に切替える第１切替回路とを具備し、 基準電圧に対し互いに極性を異にし所定期間毎に同一極
性で電圧値が変化する電圧の内、正電圧を前記立ち上が
りの速い演算増幅器及び負電圧を前記立ち下がりの速い
演算増幅器の入力電圧とし、前記第１切替回路を前記入
力電圧の変化に同期して切替え、出力電圧を出力する出
力回路において、 前記第１切替回路の切替え時に前記各演算増幅器の入出
力を前記基準電圧にリセットするリセット手段を有する
ことを特徴とする出力回路。 - 【請求項２】前記リセット手段が前記第１切替回路の切
替え時に前記各演算増幅器の入力側を前記基準電圧に切
替える第２切替回路と、前記切替え時に前記各演算増幅
器の出力側を前記基準電圧に切替える第３切替回路とを
含む請求項１記載の出力回路。 - 【請求項３】基準電圧に対し互いに極性を異にし所定期
間毎に同一極性で電圧値が変化する電圧が入力されるボ
ルテージフォロア接続された第１演算増幅器及び第２演
算増幅器と、 容量性負荷が接続される第１出力端子及び第２出力端子
と、 前記各演算増幅器の出力側と前記各出力端子との接続を
入力電圧に同期して一対一で交互に切替える第１切替回
路と、 前記第１切替回路の切替え時に前記各演算増幅器の入力
側を前記基準電圧に切替える第２切替回路と、 前記切替え時に前記各演算増幅器の出力側を前記基準電
圧に切替える第３切替回路とを具備し、 前記入力電圧の内、正電圧が前記第1演算増幅器及び負
電圧が前記第2演算増幅器に入力され、前記第１演算増
幅器を出力波形の立ち上がりが速く立ち下がりの遅い動
作特性に、且つ、前記第２演算増幅器を出力波形の立ち
上がりが遅く立ち下がりが速い動作特性にした出力回
路。 - 【請求項４】駆動電圧選択回路を有し画素反転駆動方法
により液晶表示パネルのデータ線を駆動する駆動装置の
出力回路に用いられ、前記各入力電圧が前記駆動電圧選
択回路から供給され、前記各出力端子が前記データ線の
隣接する奇数線と偶数線に接続され、前記所定期間が前
記液晶表示パネルの1ゲート線を駆動する１水平期間で
ある請求項３記載の出力回路。 - 【請求項５】前記第3切替回路が前記駆動電圧選択回路
と前記演算増幅器間に接続されたことを特徴とする請求
項４記載の出力回路。 - 【請求項６】前記第3切替回路が前記駆動電圧選択回路
とこの駆動電圧選択回路への階調電圧を発生する階調電
圧源間に接続されたことを特徴とする請求項４記載の出
力回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35257497A JP3307308B2 (ja) | 1997-12-22 | 1997-12-22 | 出力回路 |
| US09/217,880 US6046633A (en) | 1997-12-22 | 1998-12-21 | Output circuit free from overshoot and undershoot on signal lines alternately driven in positive potential range and negative potential range |
| CN98125856A CN1117429C (zh) | 1997-12-22 | 1998-12-22 | 在正电平范围与负电平范围交替驱动信号线的输出电路 |
| TW087121486A TW437159B (en) | 1997-12-22 | 1998-12-22 | Output circuit free from overshoot and undershoot on signal lines alternately driven in positive potential range and negative potential range |
| KR1019980058727A KR100299604B1 (ko) | 1997-12-22 | 1998-12-22 | 정전위 범위와 부전위 범위에서 교대로 구동된 신호라인상에서오버슈트와 언더슈트가 없는 출력회로q |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35257497A JP3307308B2 (ja) | 1997-12-22 | 1997-12-22 | 出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11184435A true JPH11184435A (ja) | 1999-07-09 |
| JP3307308B2 JP3307308B2 (ja) | 2002-07-24 |
Family
ID=18424990
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35257497A Expired - Fee Related JP3307308B2 (ja) | 1997-12-22 | 1997-12-22 | 出力回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6046633A (ja) |
| JP (1) | JP3307308B2 (ja) |
| KR (1) | KR100299604B1 (ja) |
| CN (1) | CN1117429C (ja) |
| TW (1) | TW437159B (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4099991B2 (ja) * | 2000-02-02 | 2008-06-11 | セイコーエプソン株式会社 | 表示ドライバ及びそれを使用した表示装置 |
| KR100825103B1 (ko) * | 2002-05-16 | 2008-04-25 | 삼성전자주식회사 | 액정 표시 장치 및 그 구동 방법 |
| US6798295B2 (en) * | 2002-12-13 | 2004-09-28 | Cree Microwave, Inc. | Single package multi-chip RF power amplifier |
| TWI386744B (zh) * | 2004-12-14 | 2013-02-21 | Samsung Display Co Ltd | 薄膜電晶體面板以及使用該薄膜電晶體面板之液晶顯示器 |
| US7639247B2 (en) * | 2006-07-06 | 2009-12-29 | Himax Technologies Limited | Output circuit in a driving circuit and driving method of a display device |
| JP5487585B2 (ja) * | 2008-09-19 | 2014-05-07 | セイコーエプソン株式会社 | 電気光学装置、その駆動方法、および電子機器 |
| JP2011166553A (ja) * | 2010-02-12 | 2011-08-25 | Renesas Electronics Corp | 差動増幅器、差動増幅器の出力極性反転方法、及びソースドライバ |
| KR102496120B1 (ko) * | 2016-02-26 | 2023-02-06 | 주식회사 엘엑스세미콘 | 디스플레이 구동 장치 |
| CN106357249B (zh) * | 2016-11-04 | 2020-04-07 | 上海晟矽微电子股份有限公司 | 上电复位电路及集成电路 |
| KR102633090B1 (ko) * | 2019-08-05 | 2024-02-06 | 삼성전자주식회사 | 데이터 라인으로의 전압 출력을 가속시키기 위한 디스플레이 구동 회로 |
| CN111261125B (zh) * | 2020-03-19 | 2021-10-22 | 合肥京东方显示技术有限公司 | 数据驱动器及其控制方法、显示装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3628129A (en) * | 1970-10-01 | 1971-12-14 | Gen Electric | Process controller including a rate circuit responsive solely to process variable signal changes |
| US4703283A (en) * | 1986-02-24 | 1987-10-27 | Howard Samuels | Isolation amplifier with T-type modulator |
| JPH0746082A (ja) * | 1993-07-30 | 1995-02-14 | Nippondenso Co Ltd | フィルタ回路 |
| US5926054A (en) * | 1997-07-28 | 1999-07-20 | Eastman Kodak Company | Modification of process control signals so as to enable reproduction apparatus to operate over an alternate process range |
-
1997
- 1997-12-22 JP JP35257497A patent/JP3307308B2/ja not_active Expired - Fee Related
-
1998
- 1998-12-21 US US09/217,880 patent/US6046633A/en not_active Expired - Lifetime
- 1998-12-22 KR KR1019980058727A patent/KR100299604B1/ko not_active IP Right Cessation
- 1998-12-22 TW TW087121486A patent/TW437159B/zh not_active IP Right Cessation
- 1998-12-22 CN CN98125856A patent/CN1117429C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR100299604B1 (ko) | 2001-09-06 |
| JP3307308B2 (ja) | 2002-07-24 |
| CN1117429C (zh) | 2003-08-06 |
| TW437159B (en) | 2001-05-28 |
| KR19990063486A (ko) | 1999-07-26 |
| CN1224949A (zh) | 1999-08-04 |
| US6046633A (en) | 2000-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6567327B2 (en) | Driving circuit, charge/discharge circuit and the like | |
| US7362300B2 (en) | Output circuit, liquid crystal driving circuit, and liquid crystal driving method | |
| US20070018939A1 (en) | Source driver circuit and driving method for liquid crystal display device | |
| US8368673B2 (en) | Output buffer and source driver using the same | |
| US8009134B2 (en) | Display device | |
| JP4939096B2 (ja) | 増幅器及びこれを用いた駆動回路 | |
| JP3307308B2 (ja) | 出力回路 | |
| JPH07129127A (ja) | 液晶表示装置の駆動方法及び装置 | |
| US8310428B2 (en) | Display panel driving voltage output circuit | |
| JP3661324B2 (ja) | 画像表示装置、画像表示方法及び表示駆動装置並びにそれを用いた電子機器 | |
| US8294653B2 (en) | Display panel driving voltage output circuit | |
| US6717468B1 (en) | Dynamically biased full-swing operation amplifier for an active matrix liquid crystal display driver | |
| JP2002041003A (ja) | 液晶表示装置、及び液晶駆動方法 | |
| JPH09230829A (ja) | ソースドライバの出力回路 | |
| JP3943687B2 (ja) | 表示装置 | |
| KR101015163B1 (ko) | 공통전압 발생회로 | |
| KR20060074933A (ko) | 액정표시장치의 소오스 구동부에서 출력 신호의 슬루레이트를 개선한 출력 버퍼 | |
| JP3295953B2 (ja) | 液晶表示体駆動装置 | |
| KR20030034869A (ko) | 액정 표시 장치 및 그 구동 방법 | |
| JP2001272655A (ja) | 液晶表示装置の駆動方法および駆動装置 | |
| JPH10177367A (ja) | 液晶駆動回路 | |
| JP3968925B2 (ja) | 表示駆動装置 | |
| JP4474138B2 (ja) | 表示装置用画素駆動部、表示回路および表示装置 | |
| JP2849034B2 (ja) | 表示駆動装置 | |
| JP4542633B2 (ja) | 負荷駆動回路および液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090517 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 8 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100517 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110517 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120517 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120517 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130517 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |