CN104715792A - 具有初始化功能的相变存储器写擦电路及其快速写擦方法 - Google Patents

具有初始化功能的相变存储器写擦电路及其快速写擦方法 Download PDF

Info

Publication number
CN104715792A
CN104715792A CN201310674694.2A CN201310674694A CN104715792A CN 104715792 A CN104715792 A CN 104715792A CN 201310674694 A CN201310674694 A CN 201310674694A CN 104715792 A CN104715792 A CN 104715792A
Authority
CN
China
Prior art keywords
circuit
pmos
write
phase
initialization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310674694.2A
Other languages
English (en)
Other versions
CN104715792B (zh
Inventor
陈后鹏
李喜
王倩
范茜
胡佳俊
张怡云
金荣
许伟义
陈小刚
蔡道林
宋志棠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201310674694.2A priority Critical patent/CN104715792B/zh
Publication of CN104715792A publication Critical patent/CN104715792A/zh
Application granted granted Critical
Publication of CN104715792B publication Critical patent/CN104715792B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Electronic Switches (AREA)

Abstract

本发明提供一种具有初始化功能的相变存储器写擦电路，所述相变存储器写擦电路至少包括：初始化控制电路，与电源连接，用于接入内部电路上电复位信号及外部信号并发出初始化复位信号；初始化电路，包括原始电流源；所述初始化电路与所述电源及所述初始化控制电路连接，并在所述初始化复位信号的控制下发出复位电流脉冲使相变存储单元初始化；写擦控制电路，包括写擦控制信号产生电路及与所述写擦控制信号产生电路相连的写擦操作电路；所述写擦操作电路连接于所述电源及所述相变存储单元之间。本发明可以提高相变存储器的位合格率，同时还具有快速写擦功能。

Description

具有初始化功能的相变存储器写擦电路及其快速写擦方法
技术领域
本发明属于半导体集成电路领域，涉及一种具有初始化功能的相变存储器写擦电路及其快速写擦方法。
背景技术
相变存储器利用相变材料的晶态和非晶态的特性来实现数据的存储。这种相变材料，如Ge-Sb-Tb(GST)，是硫系化物的非晶半导体。相变单元使用电流加热，使相变材料从非晶态转化为结晶态，也就是相变材料从高阻状态变为低阻状态，这种操作称之为：set(置位)；或者相变材料从结晶态转换为非结晶态，也就是相变材料从低阻状态变为高阻状态，这种操作称之为：reset(复位)。结晶态和非结晶态这两种状态可以分别表示高低电平“1”和“0”。
当给相变材料注入一个高速、短时间的大电流脉冲时，相变材料就转化为高阻的非结晶态。这个高阻的非结晶状态认为是reset状态，对应存储的数据是“0”。
当给相变材料充入一个比reset电流小，脉冲宽度更宽的电流脉冲时，相变材料就转化为低阻的结晶态。这个低阻的结晶状态认为是set状态，对应存储的数据为“1”。
相变单元可以等效为一个可变电阻R。相变器件的一端接字线控制的开关，另一端接位线BL。在字线WL选通后，驱动电流通过位线注入到相变器件。使相变器件发生相变。
但是相变存储器在制造过程中存在高温过程，相变材料在高温下形成大的晶粒，而且分布不均匀。晶粒越大，需要的reset电流就越大，如果用统一的reset电流，就会降低存储器的位合格率(bit yield)。为了提高位合格率，需要把所有的位(bit)初始到一致的状态，也就是要对整个存储器进行初始化。
相变单元的复位reset电流是一个高速的电流脉冲，而set电流脉冲的宽度是reset电流脉冲宽度的2～5倍，而且需要脉冲电流缓慢下降。这样相变存储器的写擦速度就被set的速度限制了。如果要提高PCRAM的写擦速度，就需要克服这一瓶颈。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种具有初始化功能的相变存储器写擦电路及其快速写擦方法，用于解决现有技术中相变存储器的位合格率低、读写速度慢的问题。
为实现上述目的及其他相关目的，本发明提供一种具有初始化功能的相变存储器写擦电路，所述相变存储器写擦电路至少包括：
初始化控制电路，与电源连接，用于接入内部电路上电复位信号及外部信号并发出初始化复位信号；
初始化电路，包括原始电流源；所述初始化电路与所述电源及所述初始化控制电路连接，并在所述初始化复位信号的控制下发出复位电流脉冲使相变存储单元初始化；
写擦控制电路，包括写擦控制信号产生电路及与所述写擦控制信号产生电路相连的写擦操作电路；所述写擦操作电路连接于所述电源及所述相变存储单元之间。
可选地，所述初始化控制电路包括异或门、与非门及非门；所述异或门的第一输入端用于接入所述外部信号并通过一上拉电阻与所述电源连接、第二输入端用于接入所述内部电路上电复位信号并与所述与非门的第二输入端连接、输出端与所述与非门的第一输入端连接；所述与非门的输出端与所述非门的输入端连接；所述非门的输出端用于发出初始化复位信号。
可选地，所述初始化电路包括第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管及所述原始电流源；所述第一PMOS管的源极及所述第二PMOS管的源极与所述电源连接；所述第一PMOS管的栅极与所述第二PMOS管的栅极相连并连接于所述原始电流源的一端及所述第一NMOS管的源极；所述第一NOMS管的栅极与所述第三PMOS管的栅极相连并用于接入所述初始化控制电路发出的初始化复位信号；所述第三PMOS管的源极连接于所述第一PMOS管的漏极、漏极连接于所述原始电流源的一端；所述第二PMOS管的漏极与所述相变存储单元一端连接；所述原始电流源的另一端及所述第一NMOS管的漏极接地。
可选地，所述写擦操作电路包括第四PMOS管、第五PMOS管及所述第二PMOS管；所述第二PMOS管、第四PMOS管及第五PMOS管的源极连接于所述电源；所述第二PMOS管、第四PMOS管及第五PMOS管的漏极分别通过擦开关、写开关及读开关与所述相变存储单元连接；所述第二PMOS管、第四PMOS管及第五PMOS管的栅极之间互连。
可选地，所述写擦控制信号产生电路包括读指令输入端、写指令输入端、数据输入端、读信号输出端、写信号输出端、擦信号输出端及一或门，所述或门的第一输入端连接于所述擦信号输出端、第二输入端用于接入所述初始化复位信号、输出端接所述擦开关以控制其开关；所述写信号输出端及所述读信号输出端分别接所述写开关及所述读开关以分别控制其开关。
可选地，所述相变存储单元一端与位线开关连接、另一端通过字线开关管接地；所述字线开关管与字线连接；所述初始化电路及所述写擦操作电路均通过所述位线开关与所述相变存储单元连接。
本发明还提供一种具有初始化功能的相变存储器写擦电路的初始化方法：当所述初始化控制电路接到内部电路上电复位信号且所述外部信号为指定状态时，所述初始化控制电路输出高电平并作用于所述初始化电路；所述初始化电路屏蔽所述原始电流源，使所述电源的直接作用于所述相变存储单元，使所述相变存储单元复位初始化；所述指定状态为低电平。
可选地，复位初始化电流大于或等于相变存储器正常工作时的复位电流。
可选地，所述外部信号撤去后，所述初始化控制电路为缺省状态，输出低电平，所述写擦控制电路可以通过发出置位初始化指令并对所述相变存储单元进行置位初始化操作。
可选地，所述置位初始化电流为快速上升慢速下降的直角梯形脉冲电流，电流最高值为0.5～3毫安，高位脉冲宽度是200～400纳秒。
可选地，所述外部信号为脉冲状态用以控制初始化的次数。
本发明还提供一种具有初始化功能的相变存储器写擦电路的快速写擦方法：在所述相变存储器完成初始化后工作在正常状态时，写操作采用快速上升慢速下降的直角梯形脉冲电流，脉冲高度为0.5～3毫安，高位脉冲宽度是200～400纳秒；擦操作采用快速上升快速下降的矩形脉冲电流，脉冲高度为0.5～3毫安，脉冲宽度是200～400纳秒。
如上所述，本发明的具有初始化功能的相变存储器写擦电路及其快速写擦方法，具有以下有益效果：本发明的相变存储器写擦电路在接入芯片内部电路上电复位信号和外部信号的时屏蔽原始电流源，使电源电压直接作用于相变存储单元，完成相变存储器的复位初始化，该初始化过程破坏相变材料的大晶粒，使相变材料的电阻分布均匀化，从而将所有的位（bit）初始到一致的状态，提高相变存储器的位合格率。本发明的相变存储器还具有快速写擦功能，在擦操作（复位）时，采用快速上升快速下降的矩形脉冲电流使相变存储单元非晶化，脉冲高度为0.5～3毫安，脉冲宽度是200～400纳秒；在写操作（置位）时，先采用和复位电流脉冲相当的电流脉冲使相变存储单元非晶化，然后再采用脉冲电流缓慢下降的方法，使非晶化的相变存储单元回到结晶态。这种置位操作方法采用高电流、窄宽度的脉冲方式，比传统的置位操作速度至少提高一倍以上，实现了相变存储器的高速写擦操作。
附图说明
图1显示为本发明的具有初始化功能的相变存储器写擦电路中的初始化控制电路。
图2显示为本发明的具有初始化功能的相变存储器写擦电路中的初始化电路。
图3显示为本发明的具有初始化功能的相变存储器写擦电路中的写擦控制信号产生电路。
图4显示为本发明的具有初始化功能的相变存储器写擦电路中的写擦操作电路。
图5显示为本发明的具有初始化功能的相变存储器写擦电路进行擦操作时电流脉冲波形。
图6显示为本发明的具有初始化功能的相变存储器写擦电路进行写操作时电流脉冲波形。
元件标号说明
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
请参阅图1至图4，本发明提供一种具有初始化功能的相变存储器写擦电路，所述相变存储器写擦电路至少包括：
初始化控制电路，与电源连接，用于接入内部电路上电复位信号及外部信号并发出初始化复位信号；
初始化电路，包括原始电流源；所述初始化电路与所述电源及所述初始化控制电路连接，并在所述初始化复位信号的控制下发出复位电流脉冲使相变存储单元初始化；
写擦控制电路，包括写擦控制信号产生电路及与所述写擦控制信号产生电路相连的写擦操作电路；所述写擦操作电路连接于所述电源及所述相变存储单元之间。
首先请参阅图1，显示为所述初始化控制电路，如图所示，所述初始化控制电路包括异或门M1、与非门M2及非门M3。
具体的，所述异或门M1的第一输入端用于接入所述外部信号A0并通过一上拉电阻R0与所述电源Vdd连接、第二输入端用于接入所述内部电路上电复位信号POR并与所述与非门M2的第二输入端连接、输出端与所述与非门M2的第一输入端连接；所述与非门M1的输出端与所述非门M3的输入端连接；所述非门M3的输出端用于发出初始化复位信号A1。
具体的，内部电路上电复位信号POR由芯片内部的其它电路产生，其为高电平并加在所述初始化控制电路上，允许相变存储器初始化。此时，当加在所述初始化控制电路上的外部信号A0为指定状态时，所述初始化控制电路输出高电平，即所述初始化复位信号A1为高电平，使初始化电路进行复位初始化操作；当所述外部信号A0撤去后，所述初始化控制电路为缺省状态，所述初始化控制电路输出低电平，即所述初始化复位信号A1为低电平，所述初始化电路不进行复位初始化操作。此处，所述外部信号A0的指定状态为低电平，所述初始化控制电路为缺省状态时，所述异或门M1的第一输入端默认为高电平。
然后请参阅图2，显示为所述初始化电路，如图所示，所述初始化电路包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第一NMOS管MN1及所述原始电流源I。
具体的，所述第一PMOS管MP1的源极及所述第二PMOS管MP2的源极与所述电源Vdd连接；所述第一PMOS管MP1的栅极与所述第二PMOS管MP2的栅极相连并连接于所述原始电流源I的一端及所述第一NMOS管MN1的源极；所述第一NOMS管MN1的栅极与所述第三PMOS管MP3的栅极相连并用于接入所述初始化控制电路发出的初始化复位信号A1；所述第三PMOS管MP3的源极连接于所述第一PMOS管MP1的漏极、漏极连接于所述原始电流源I的一端；所述第二PMOS管MP2的漏极与所述相变存储单元PCM一端连接；所述原始电流源I的另一端及所述第一NMOS管MN1的漏极接地Gnd。
具体的，所述相变存储单元PCM一端与位线开关连接、另一端通过字线开关管MS1接地Gnd；所述字线开关管MS1与字线WL连接，所述位线开关在位线BL的控制下开关；所述初始化电路通过所述位线开关与所述相变存储单元PCM连接。
所述初始化控制电路输出端的初始化复位信号A1加在所述初始化电路中的第一NMOS管MN1及第三PMOS管MP3的栅极。当A1为高电平时，所述第三PMOS管MP3截止，使得所述原始电流源I被屏蔽；而所述第一NMOS管MN1导通，使得所述第一PMOS管MP1及所述第二PMOS管MP2的栅极接地（低电平），所述第一PMOS管MP1及所述第二PMOS管MP2完全导通，所述电源Vdd通过所述位线BL及字线WL加在所述相变存储单元PCM上，实现了通过所述相变存储单元PCM的电流的最大化，从而完成相变存储单元的复位初始化。
当外部信号A0撤去后，所述初始化控制电路处于缺省状态，所述异或门的第一输入端默认为高电平，所述初始化电路输出低电平，即所述复位初始化信号A1为低电平，所述初始化电路中第一NMOS管MN1截止，所述第三PMOS管MP3导通，所述原始电流源I发挥作用，使所述第二PMOS管MP2中形成镜像电流，相变存储器处于正常工作状态。
在正常工作状态，系统发出读指令Read、写指令Write及数据Data，写擦控制信号产生电路产生读信号Rd、写信号WQ及擦信号WQn。这些信号分别控制读写开关，选择不同的电流源，以实现这些操作。
请参阅图3，显示为所述写擦控制信号产生电路，如图所示，所述写擦控制信号产生电路包括读指令Read输入端、写指令Write输入端、数据Data输入端、读信号Rd输出端、写信号WQ输出端、擦信号WQn输出端及一或门M4，所述或门M4的第一输入端连接于所述擦信号WQn输出端、第二输入端用于接入所述初始化复位信号A1、输出端用于输出擦信号WQa。
再请参阅图4，显示为所述写擦操作电路，如图所示，所述写擦操作电路包括第四PMOS管MP4、第五PMOS管MP5及所述第二PMOS管MP2；所述第二PMOS管MP2、第四PMOS管MP4及第五PMOS管MP5的源极连接于所述电源Vdd；所述第二PMOS管MP2、第四PMOS管MP4及第五PMOS管MP5的漏极分别通过擦开关、写开关及读开关与所述相变存储单元PCM连接；所述第二PMOS管MP2、第四PMOS管MP4及第五PMOS管MP5的栅极之间互连。
具体的，所述擦开关、写开关及读开关分别在擦信号WQn、写信号WQ及读信号Rd的控制下开关。所述写操作电路通过所述位线开关与所述相变存储单元PCM连接。
具体的，所述写擦操作电路中的第二PMOS管MP2与所述初始化电路中的第二PMOS管MP2为同一个，在复位初始化完成后，所述第二PMOS管MP2及与其相连的擦开关作为写擦操作电路中的擦操作电流源Ireset，所述第二PMOS管MP2可以从所述原始电流源I处镜像电流完成擦操作，由于所述第四PMOS管MP4及第五PMOS管MP5的栅极连接于所述第二PMOS管MP2的栅极，亦构成镜像关系，所述第四PMOS管MP4及与其相连的写开关作为写操作电流源Iset，所述第五PMOS管MP5及与其相连的读开关作为读操作电流源Iread。
本发明的相变存储器写擦电路中具有初始化控制电路及初始化电路，相变存储器在系统初始上电时可以在外部信号的控制下完成复位初始化功能。初始化时，初始化电路屏蔽原始电流源，使电源电压直接作用于相变存储单元，使通过相变存储单元的电流最大化，该初始化过程破坏相变材料的大晶粒，使相变材料的电阻分布均匀化，从而将所有的位（bit）初始到一致的状态，能够提高相变存储器的位合格率。
实施例二
本发明还提供一种具有初始化功能的相变存储器写擦电路的初始化方法：当所述初始化控制电路接到内部电路上电复位信号且所述外部信号为指定状态时，所述初始化控制电路输出高电平并作用于所述初始化电路；所述初始化电路屏蔽所述原始电流源，使所述电源的直接作用于所述相变存储单元，使所述相变存储单元复位初始化；所述指定状态为低电平。
具体的，硅圆片（Wafer）制造入库，进行硅圆片测试时，芯片内部电路工作点建立，发出POR信号，允许相变存储器初始化。如图1所示，外部初始化信号加在所述异或门M1的第一输入端。每个外部信号A0低电平，产生一个高电平复位初始化信号A1，该高电平复位初始化信号A1作用于图2所示初始化电路中第一NMOS管MN1及第三PMOS管MP3的栅极。所述第三PMOS管MP3截止，使得所述原始电流源I被屏蔽；而所述第一NMOS管MN1导通，使得所述第一PMOS管MP1及所述第二PMOS管MP2的栅极接地（低电平），所述第一PMOS管MP1及所述第二PMOS管MP2完全导通，所述电源Vdd通过所述位线BL及字线WL加在所述相变存储单元PCM上，实现了通过所述相变存储单元PCM的电流的最大化，从而完成相变存储单元的复位初始化。
具体的，复位初始化电流大于或等于相变存储器正常工作状态时的复位电流。所述外部信号A0为脉冲状态用以控制初始化的次数。
需要指出的是，根据相变存储器的制造工艺，其复位初始化所需的电流大小也不一样，工艺越先进，制得相变材料晶粒越小，所需的复位初始化电流也就越小。因此复位初始化电流的具体数值范围可根据具体的器件进行设定，本发明中，形成的复位初始化电流的大小与选择的电源Vdd的电压有关，优选使得复位初始化电流大于或等于相变存储器正常工作状态的复位电流，本实施例中，所述复位初始化电流优选为大于1毫安。
当外部信号A0撤去后，所述初始化控制电路处于缺省状态，所述异或门的第一输入端默认为高电平，所述初始化电路输出低电平，即所述复位初始化信号A1为低电平，所述初始化电路中第一NMOS管MN1截止，所述第三PMOS管MP3导通，所述原始电流源I发挥作用，所述第二PMOS管MP2中形成镜像电流，相变存储器处于正常工作状态。在正常工作状态，系统发出读指令Read、写指令Write及数据Data，写擦控制信号产生电路产生读信号Rd、写信号WQ及擦信号WQn。这些信号分别控制读写开关，选择不同的电流源，以实现这些操作。
需要指出的是，在所述初始化控制电路为缺省状态时，输出低电平，所述写擦控制电路可以通过发出置位初始化指令并对所述相变存储单元进行置位初始化操作，实现存储单元的深度置位（Set）。所述置位初始化电流为快速上升慢速下降的直角梯形脉冲电流，电流最高值为0.5～3毫安，高位脉冲宽度是200～400纳秒。
本发明的具有初始化功能的相变存储器写擦电路的初始化方法，不仅可以实现外部信号控制下的相变存储器的复位（Reset）初始化，还可以实现初始化控制电路缺省状态下通过写擦控制电路对全部存储单元的深度置位（Set）初始化。本发明的初始化方法中，复位初始化时屏蔽原始电流源，使电源电压直接作用于相变存储单元，使通过相变存储单元的电流最大化，该初始化过程破坏相变材料的大晶粒，使相变材料的电阻分布均匀化，从而将所有的位（bit）初始到一致的状态，能够提高相变存储器的位合格率。在没有外部信号输入时，也可以通过写擦控制电路对每个相变存储单元进行深度置位初始化。
实施例三
本发明还提供一种具有初始化功能的相变存储器写擦电路的快速写擦方法：在所述相变存储器完成初始化后工作在正常状态时，写操作采用快速上升慢速下降的直角梯形脉冲电流，脉冲高度为0.5～3毫安，高位脉冲宽度是200～400纳秒；擦操作采用快速上升快速下降的矩形脉冲电流，脉冲高度为0.5～3毫安，脉冲宽度是200～400纳秒。
请参阅图5及图6，其中，图5显示为本发明的具有初始化功能的相变存储器写擦电路进行擦操作（Reset）时电流脉冲波形；图6显示为本发明的具有初始化功能的相变存储器写擦电路进行写操作（Set）时电流脉冲波形。
在进行写擦操作时，先采用快速大电流脉冲使存储单元非晶化，对于写“0”操作（擦操作，复位操作，Reset），电流脉冲快速下降到地电位使存储单元保持在非晶态；对于写“1”操作（写操作，置位操作，Set），电流慢速下降到地电位使存储单元回复到结晶态。两种电流的控制由要写入的数据“data”控制。
需要指出的是，对于写操作，电流的慢速下降由写操作电流源Iset控制，如图4所示，在实际电路中，写操作电流源Iset由若干个PMOS管及相应的写开关并联而成，在写操作过程中，依次关闭各个写开关，得到逐渐减小的电流。
本发明的具有初始化功能的相变存储器写擦电路的快速写擦方法中进行置位操作时，首先采用与复位电流脉冲大小及宽度相当的矩形大电流脉冲使相变存储单元快速非晶化，脉冲电流优选为大于0.8毫安，脉冲宽度窄（200～400纳秒），然后再采用脉冲电流缓慢下降的方法，使非晶化的相变存储单元回到结晶态，整体波形为直角梯形状。这种置位操作方法采用高电流、窄宽度的脉冲方式，作用时间短，比传统的置位操作速度至少提高一倍以上，使得相变存储器的写擦速度不受置位操作的速度限制，可以实现相变存储器的高速写擦操作。
综上所述，本发明的相变存储器写擦电路具有初始化功能，在接入芯片内部电路上电复位信号和外部信号的时，初始化电路屏蔽原始电流源，使电源电压直接作用于相变存储单元，完成相变存储器的复位初始化，该初始化过程破坏相变材料的大晶粒，使相变材料的电阻分布均匀化，从而将所有的位（bit）初始到一致的状态，提高相变存储器的位合格率。本发明的相变存储器还具有快速写擦功能，在擦操作（复位）时，采用快速上升快速下降的矩形脉冲电流使相变存储单元非晶化，脉冲高度为0.5～3毫安，脉冲宽度是200～400纳秒；在写操作（置位）时，先采用和复位电流脉冲相同的电流脉冲使相变存储单元非晶化，然后再采用脉冲电流缓慢下降的方法，使非晶化的相变存储单元回到结晶态。这种置位操作方法采用高电流、窄宽度的脉冲方式，比传统的置位操作速度至少提高一倍以上，实现了相变存储器的高速写擦操作。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (12)

1.一种具有初始化功能的相变存储器写擦电路，其特征在于，所述相变存储器写擦电路至少包括：
初始化控制电路，与电源连接，用于接入内部电路上电复位信号及外部信号并发出初始化复位信号；
初始化电路，包括原始电流源；所述初始化电路与所述电源及所述初始化控制电路连接，并在所述初始化复位信号的控制下发出复位电流脉冲使相变存储单元初始化；
写擦控制电路，包括写擦控制信号产生电路及与所述写擦控制信号产生电路相连的写擦操作电路；所述写擦操作电路连接于所述电源及所述相变存储单元之间。
2.根据权利要求1所述的具有初始化功能的相变存储器写擦电路，其特征在于：所述初始化控制电路包括异或门、与非门及非门；所述异或门的第一输入端用于接入所述外部信号并通过一上拉电阻与所述电源连接、第二输入端用于接入所述内部电路上电复位信号并与所述与非门的第二输入端连接、输出端与所述与非门的第一输入端连接；所述与非门的输出端与所述非门的输入端连接；所述非门的输出端用于发出初始化复位信号。
3.根据权利要求1所述的具有初始化功能的相变存储器写擦电路，其特征在于：所述初始化电路包括第一PMOS管、第二PMOS管、第三PMOS管、第一NMOS管及所述原始电流源；所述第一PMOS管的源极及所述第二PMOS管的源极与所述电源连接；所述第一PMOS管的栅极与所述第二PMOS管的栅极相连并连接于所述原始电流源的一端及所述第一NMOS管的源极；所述第一NOMS管的栅极与所述第三PMOS管的栅极相连并用于接入所述初始化控制电路发出的初始化复位信号；所述第三PMOS管的源极连接于所述第一PMOS管的漏极、漏极连接于所述原始电流源的一端；所述第二PMOS管的漏极与所述相变存储单元一端连接；所述原始电流源的另一端及所述第一NMOS管的漏极接地。
4.根据权利要求3所述的具有初始化功能的相变存储器写擦电路，其特征在于：所述写擦操作电路包括第四PMOS管、第五PMOS管及所述第二PMOS管；所述第二PMOS管、第四PMOS管及第五PMOS管的源极连接于所述电源；所述第二PMOS管、第四PMOS管及第五PMOS管的漏极分别通过擦开关、写开关及读开关与所述相变存储单元连接；所述第二PMOS管、第四PMOS管及第五PMOS管的栅极之间互连。
5.根据权利要求4所述的具有初始化功能的相变存储器写擦电路，其特征在于：所述写擦控制信号产生电路包括读指令输入端、写指令输入端、数据输入端、读信号输出端、写信号输出端、擦信号输出端及一或门，所述或门的第一输入端连接于所述擦信号输出端、第二输入端用于接入所述初始化复位信号、输出端接所述擦开关以控制其开关；所述写信号输出端及所述读信号输出端分别接所述写开关及所述读开关以分别控制其开关。
6.根据权利要求1所述的具有初始化功能的相变存储器写擦电路，其特征在于：所述相变存储单元一端与位线开关连接、另一端通过字线开关管接地；所述字线开关管与字线连接；所述初始化电路及所述写擦操作电路均通过所述位线开关与所述相变存储单元连接。
7.一种如权利要求1所述的具有初始化功能的相变存储器写擦电路的初始化方法，其特征在于：当所述初始化控制电路接到内部电路上电复位信号且所述外部信号为指定状态时，所述初始化控制电路输出高电平并作用于所述初始化电路；所述初始化电路屏蔽所述原始电流源，使所述电源的直接作用于所述相变存储单元，使所述相变存储单元复位初始化；所述指定状态为低电平。
8.根据权利要求7所述的初始化方法，其特征在于：复位初始化电流大于或等于相变存储器正常工作状态时的复位电流。
9.根据权利要求7所述的初始化方法，其特征在于：所述外部信号撤去后，所述初始化控制电路为缺省状态，输出低电平，所述写擦控制电路可以通过发出置位初始化指令并对所述相变存储单元进行置位初始化操作。
10.根据权利要求9所述的初始化方法，其特征在于：所述置位初始化电流为快速上升慢速下降的直角梯形脉冲电流，电流最高值为0.5～3毫安，高位脉冲宽度是200～400纳秒。
11.根据权利要求7所述的初始化方法，其特征在于：所述外部信号为脉冲状态用以控制初始化的次数。
12.一种如权利要求1所述的具有初始化功能的相变存储器写擦电路的快速写擦方法，其特征在于：在所述相变存储器完成初始化后工作在正常状态时，写操作采用快速上升慢速下降的直角梯形脉冲电流，脉冲高度为0.5～3毫安，高位脉冲宽度是200～400纳秒；擦操作采用快速上升快速下降的矩形脉冲电流，脉冲高度为0.5～3毫安，脉冲宽度是200～400纳秒。
CN201310674694.2A 2013-12-11 2013-12-11 具有初始化功能的相变存储器写擦电路及其快速写擦方法 Active CN104715792B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310674694.2A CN104715792B (zh) 2013-12-11 2013-12-11 具有初始化功能的相变存储器写擦电路及其快速写擦方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310674694.2A CN104715792B (zh) 2013-12-11 2013-12-11 具有初始化功能的相变存储器写擦电路及其快速写擦方法

Publications (2)

Publication Number Publication Date
CN104715792A true CN104715792A (zh) 2015-06-17
CN104715792B CN104715792B (zh) 2017-12-15

Family

ID=53415042

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310674694.2A Active CN104715792B (zh) 2013-12-11 2013-12-11 具有初始化功能的相变存储器写擦电路及其快速写擦方法

Country Status (1)

Country Link
CN (1) CN104715792B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106357249A (zh) * 2016-11-04 2017-01-25 上海晟矽微电子股份有限公司 上电复位电路及集成电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1607981A1 (en) * 2004-06-19 2005-12-21 Samsung Electronics Co., Ltd. Phase-change memory device and write driver circuit and programming method
CN1877743A (zh) * 2006-07-07 2006-12-13 中国科学院上海微系统与信息技术研究所 相变存储器器件单元阵列演示系统及可视化演示的方法
CN101335045A (zh) * 2007-06-27 2008-12-31 财团法人工业技术研究院 相变存储器的写入电路
CN101770807A (zh) * 2009-12-29 2010-07-07 中国科学院上海微系统与信息技术研究所 相变存储器的写优化电路及其写优化方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1607981A1 (en) * 2004-06-19 2005-12-21 Samsung Electronics Co., Ltd. Phase-change memory device and write driver circuit and programming method
CN1877743A (zh) * 2006-07-07 2006-12-13 中国科学院上海微系统与信息技术研究所 相变存储器器件单元阵列演示系统及可视化演示的方法
CN101335045A (zh) * 2007-06-27 2008-12-31 财团法人工业技术研究院 相变存储器的写入电路
CN101770807A (zh) * 2009-12-29 2010-07-07 中国科学院上海微系统与信息技术研究所 相变存储器的写优化电路及其写优化方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106357249A (zh) * 2016-11-04 2017-01-25 上海晟矽微电子股份有限公司 上电复位电路及集成电路
CN106357249B (zh) * 2016-11-04 2020-04-07 上海晟矽微电子股份有限公司 上电复位电路及集成电路

Also Published As

Publication number Publication date
CN104715792B (zh) 2017-12-15

Similar Documents

Publication Publication Date Title
Li et al. Variation-aware, reliability-emphasized design and optimization of RRAM using SPICE model
Haron et al. DfT schemes for resistive open defects in RRAMs
CN103716038B (zh) 一种基于相变存储器的非易失性逻辑门电路
CN104347113B (zh) 一种相变存储器的读出电路及读出方法
Chen et al. Design tradeoffs of vertical RRAM-based 3-D cross-point array
Yilmaz et al. A drift-tolerant read/write scheme for multilevel memristor memory
Almurib et al. Design and evaluation of a memristor‐based look‐up table for non‐volatile field programmable gate arrays
CN106205684B (zh) 一种相变存储器读出电路及读出方法
CN104123960A (zh) 电阻式存储器件和其操作方法
KR102641097B1 (ko) 저항성 메모리 장치 및 저항성 메모리 장치의 프로그램 방법
CN105931665A (zh) 一种相变存储器读出电路及方法
Zambelli et al. Phase change and magnetic memories for solid-state drive applications
Ham et al. Low-Power $ V_ {\bf DD} $/3 Write Scheme With Inversion Coding Circuit for Complementary Memristor Array
CN101833992B (zh) 具有冗余存储单元的相变随机存储器系统
Zanotti et al. Reliability-aware design strategies for stateful logic-in-memory architectures
CN104318955B (zh) 基于二极管选通的相变存储器的数据读出电路及读出方法
Zanotti et al. Circuit reliability of low-power RRAM-based logic-in-memory architectures
CN103646668B (zh) 一次性可编程存储器及其编程方法与读取方法
Kang et al. Modeling and design optimization of ReRAM
CN104715792A (zh) 具有初始化功能的相变存储器写擦电路及其快速写擦方法
Wang et al. Design exploration of 3D stacked non-volatile memory by conductive bridge based crossbar
CN203661035U (zh) 一种基于相变存储器的非易失性逻辑门电路
CN101968973B (zh) 能抑制位线间漏电流的相变存储器电路
CN102831931B (zh) 具有掉电数据保持功能的触发器
Mehraj et al. PCM based Logic Design and Performance analysis using CNTFET as Access Device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant