JP5053771B2 - パワーオンリセット回路 - Google Patents
パワーオンリセット回路 Download PDFInfo
- Publication number
- JP5053771B2 JP5053771B2 JP2007232320A JP2007232320A JP5053771B2 JP 5053771 B2 JP5053771 B2 JP 5053771B2 JP 2007232320 A JP2007232320 A JP 2007232320A JP 2007232320 A JP2007232320 A JP 2007232320A JP 5053771 B2 JP5053771 B2 JP 5053771B2
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- transistor
- circuit
- main electrode
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electronic Switches (AREA)
Description
ここで、この発明の第1の態様は、発振信号生成回路が、直列接続された1個または複数個の第1反転ゲートを有するゲート列と、いずれかの第1反転ゲートの出力端と初段の第1反転ゲートの入力端との間に接続された帰還抵抗と、他のいずれかの第1反転ゲートの出力端と初段の第1反転ゲートの入力端との間に接続された帰還キャパシタとを有するCR発振回路と、CR発振回路の出力に制御電極が接続され且つ第1電源ラインに第1主電極が接続された第1導電型の第1トランジスタと、CR発振回路の出力に制御電極が接続され且つ第1トランジスタの第2主電極に第1主電極が接続された第2導電型の第2トランジスタと、第2トランジスタの第2主電極にアノードが接続され且つ第2電源ラインにカソードが接続された第1ダイオードとを有する第1インバータとを備える。
また、この発明の第2の態様は、発振信号生成回路が、直列接続された1個または複数個の第2反転ゲートを有するゲート列と、ゲート列中に配置された第1スイッチ回路と、いずれかの第2反転ゲートの出力端と初段の第2反転ゲートの入力端との間に接続された帰還抵抗と、他のいずれかの第2反転ゲートの出力端と初段の第2反転ゲートの入力端との間に接続された帰還キャパシタとを有するCR発振回路と、CR発振回路の出力に制御電極が接続され且つ第1電源ラインに第1主電極が接続された第1導電型の第3トランジスタと、CR発振回路の出力に制御電極が接続され、第3トランジスタの第2主電極に第1主電極が接続され且つ第2主電極が接地された第2導電型の第4トランジスタとを有する第2インバータと、一端が第1電源ラインに接続された抵抗素子と、抵抗素子の他端に入力端が接続された第1シュミットトリガインバータと、第1シュミットトリガインバータの出力端に入力端が接続され且つ第1スイッチ回路の制御端子に出力端が接続された第3反転ゲートと、一端が第1電源ラインに接続され且つ他端が第3反転ゲートの出力端に接続された第1キャパシタとを有する昇圧検出回路とを備える。
また、この発明の第3の態様は、発振信号生成回路が、直列接続された1個または複数個の第4反転ゲートを有するゲート列と、いずれかの第4反転ゲートの出力端と初段の第4反転ゲートの入力端との間に接続された帰還抵抗と、他のいずれかの第4反転ゲートの出力端と初段の第4反転ゲートの入力端との間に接続された帰還キャパシタとを有するCR発振回路と、CR発振回路の出力に制御電極が接続され且つ第1電源ラインに第1主電極が接続された第1導電型の第6トランジスタと、CR発振回路の出力に制御電極が接続され且つ第6トランジスタの第2主電極に第1主電極が接続された第2導電型の第7トランジスタと、第7トランジスタの第2主電極にアノードが接続され且つ第2電源ラインにカソードが接続された第2ダイオードとを有する第3インバータと、第6トランジスタの第2主電極に制御電極が接続され且つ第1電源ラインに第1主電極が接続された第1導電型の第8トランジスタと、第6トランジスタの第2主電極に制御電極が接続され且つ第8トランジスタの第2主電極に第1主電極が接続された第2導電型の第9トランジスタと、第9トランジスタの第2主電極にアノードが接続され且つ第2電源ラインにカソードが接続された第3ダイオードとを有する第4インバータとを備える。
<第1の実施形態>
この発明の第1の実施形態に係るパワーオンリセット回路について、図1を用いて説明する。
<第2の実施形態>
次に、この発明の第2の実施形態に係るパワーオンリセット回路について、図2を用いて説明する。
<第3の実施形態>
この発明の第3の実施形態に係るパワーオンリセット回路について、図3および図4を用いて説明する。
110 発振信号生成回路
111 CR発振回路
111a〜111e,131,132,INV1 インバータ
120 発振検出回路
130 リセット信号生成回路
C1〜C5 キャパシタ
R1 抵抗素子
T1,T5 pMOSトランジスタ
T2 nMOSトランジスタ
SW1 NORゲート
SW2 スイッチ用pMOSトランジスタ
SW3 スイッチ用nMOSトランジスタ
ST1 シュミットトリガインバータ
Claims (8)
- 異なる電圧を供給する第1、第2電源ラインを有し、電源立ち上げ時に該第1、第2電源ライン間の電圧変化を利用してリセット信号を生成するパワーオンリセット回路であって、
前記第1、第2電源ライン間の電圧が所定値まで達したときに発振信号の出力を開始する発振信号生成回路と、
該発振信号生成回路が出力した前記発振信号を用いて電荷を蓄積し、該蓄積電荷が与える電圧を発振検出信号として出力する発振検出回路と、
前記発振検出信号の値が所定電圧値に達したときに出力を反転させることにより前記リセット信号を生成するリセット信号生成回路と、
を有し、
前記発振信号生成回路が、
直列接続された1個または複数個の第1反転ゲートを有するゲート列と、いずれかの前記第1反転ゲートの出力端と初段の該第1反転ゲートの入力端との間に接続された帰還抵抗と、他のいずれかの前記第1反転ゲートの出力端と初段の該第1反転ゲートの入力端との間に接続された帰還キャパシタとを有するCR発振回路と、
該CR発振回路の出力に制御電極が接続され且つ前記第1電源ラインに第1主電極が接続された第1導電型の第1トランジスタと、前記CR発振回路の出力に制御電極が接続され且つ前記第1トランジスタの第2主電極に第1主電極が接続された第2導電型の第2トランジスタと、該第2トランジスタの第2主電極にアノードが接続され且つ前記第2電源ラインにカソードが接続された第1ダイオードとを有する第1インバータと、
を備えることを特徴とするパワーオンリセット回路。 - 異なる電圧を供給する第1、第2電源ラインを有し、電源立ち上げ時に該第1、第2電源ライン間の電圧変化を利用してリセット信号を生成するパワーオンリセット回路であって、
前記第1、第2電源ライン間の電圧が所定値まで達したときに発振信号の出力を開始する発振信号生成回路と、
該発振信号生成回路が出力した前記発振信号を用いて電荷を蓄積し、該蓄積電荷が与える電圧を発振検出信号として出力する発振検出回路と、
前記発振検出信号の値が所定電圧値に達したときに出力を反転させることにより前記リセット信号を生成するリセット信号生成回路と、
を有し、
前記発振信号生成回路が、
直列接続された1個または複数個の第2反転ゲートを有するゲート列と、該ゲート列中に配置された第1スイッチ回路と、いずれかの前記第2反転ゲートの出力端と初段の該第2反転ゲートの入力端との間に接続された帰還抵抗と、他のいずれかの前記第2反転ゲートの出力端と初段の該第2反転ゲートの入力端との間に接続された帰還キャパシタとを有するCR発振回路と、
該CR発振回路の出力に制御電極が接続され且つ前記第1電源ラインに第1主電極が接続された第1導電型の第3トランジスタと、前記CR発振回路の出力に制御電極が接続され、前記第3トランジスタの第2主電極に第1主電極が接続され且つ第2主電極が接地された第2導電型の第4トランジスタとを有する第2インバータと、
一端が前記第1電源ラインに接続された抵抗素子と、該抵抗素子の他端に入力端が接続された第1シュミットトリガインバータと、該第1シュミットトリガインバータの出力端に入力端が接続され且つ前記第1スイッチ回路の制御端子に出力端が接続された第3反転ゲートと、一端が前記第1電源ラインに接続され且つ他端が前記第3反転ゲートの出力端に接続された第1キャパシタとを有する昇圧検出回路と、
を備えることを特徴とするパワーオンリセット回路。 - 前記発振検出回路が、
前記第1トランジスタの第2主電極に制御電極が接続され且つ前記第1電源ラインに第1主電極が接続された第1導電型の第5トランジスタと、
該第5トランジスタの第2主電極に一端が接続され且つ前記第2電源ラインに他端が接続された第2キャパシタと、
を備えることを特徴とする請求項1に記載のパワーオンリセット回路。 - 前記発振検出回路が、
前記第3トランジスタの第2主電極に制御電極が接続され且つ前記第1電源ラインに第1主電極が接続された第1導電型の第5トランジスタと、
該第5トランジスタの第2主電極に一端が接続され且つ前記第2電源ラインに他端が接続された第2キャパシタと、
を備えることを特徴とする請求項2に記載のパワーオンリセット回路。 - 前記リセット信号生成回路が、前記第2キャパシタの一端の電圧を反転する第2シュミットトリガインバータを備えることを特徴とする請求項3又は4に記載のパワーオンリセット回路。
- 異なる電圧を供給する第1、第2電源ラインを有し、電源立ち上げ時に該第1、第2電源ライン間の電圧変化を利用してリセット信号を生成するパワーオンリセット回路であって、
前記第1、第2電源ライン間の電圧が所定値まで達したときに発振信号の出力を開始する発振信号生成回路と、
該発振信号生成回路が出力した前記発振信号を用いて電荷を蓄積し、該蓄積電荷が与える電圧を発振検出信号として出力する発振検出回路と、
前記発振検出信号の値が所定電圧値に達したときに出力を反転させることにより前記リセット信号を生成するリセット信号生成回路と、
を有し、
前記発振信号生成回路が、
直列接続された1個または複数個の第4反転ゲートを有するゲート列と、いずれかの前記第4反転ゲートの出力端と初段の該第4反転ゲートの入力端との間に接続された帰還抵抗と、他のいずれかの前記第4反転ゲートの出力端と初段の該第4反転ゲートの入力端との間に接続された帰還キャパシタとを有するCR発振回路と、
該CR発振回路の出力に制御電極が接続され且つ前記第1電源ラインに第1主電極が接続された第1導電型の第6トランジスタと、前記CR発振回路の出力に制御電極が接続され且つ前記第6トランジスタの第2主電極に第1主電極が接続された第2導電型の第7トランジスタと、該第7トランジスタの第2主電極にアノードが接続され且つ前記第2電源ラインにカソードが接続された第2ダイオードとを有する第3インバータと、
前記第6トランジスタの第2主電極に制御電極が接続され且つ前記第1電源ラインに第1主電極が接続された第1導電型の第8トランジスタと、前記第6トランジスタの第2主電極に制御電極が接続され且つ前記第8トランジスタの第2主電極に第1主電極が接続された第2導電型の第9トランジスタと、該第9トランジスタの第2主電極にアノードが接続され且つ前記第2電源ラインにカソードが接続された第3ダイオードとを有する第4インバータと、
を備えることを特徴とするパワーオンリセット回路。 - 前記発振検出回路が、
前記第6トランジスタの第2主電極に制御電極が接続され且つ前記第1電源ラインに第1主電極が接続された第1導電型の第10トランジスタと、前記第8トランジスタの第2主電極に制御電極が接続され且つ前記第10トランジスタの第2主電極に第1主電極が接続された第1導電型の第11トランジスタと、該第11トランジスタの第2主電極に一端が接続され且つ前記第2電源ラインに他端が接続された第3キャパシタとを有する第1検出回路と、
前記第6トランジスタの第2主電極に制御電極が接続され且つ前記第1電源ラインに第1主電極が接続された第1導電型の第12トランジスタと、前記第8トランジスタの第2主電極に制御電極が接続され且つ前記第12トランジスタの第2主電極に第1主電極が接続された第1導電型の第13トランジスタと、前記第6トランジスタの第2主電極に制御電極が接続され且つ前記第13トランジスタの第2主電極に第1主電極が接続された第1導電型の第14トランジスタと、該第14トランジスタの第2主電極に一端が接続され且つ前記第2電源ラインに他端が接続された第4キャパシタとを有する第2検出回路と、
を備えることを特徴とする請求項6に記載のパワーオンリセット回路。 - 前記リセット信号生成回路が、
前記第3キャパシタの一端の電圧を反転する第3シュミットトリガインバータと、
前記第4キャパシタの一端の電圧を反転する第4シュミットトリガインバータと、
を備えることを特徴とする請求項7に記載のパワーオンリセット回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007232320A JP5053771B2 (ja) | 2007-09-07 | 2007-09-07 | パワーオンリセット回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007232320A JP5053771B2 (ja) | 2007-09-07 | 2007-09-07 | パワーオンリセット回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009065499A JP2009065499A (ja) | 2009-03-26 |
JP5053771B2 true JP5053771B2 (ja) | 2012-10-17 |
Family
ID=40559665
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007232320A Active JP5053771B2 (ja) | 2007-09-07 | 2007-09-07 | パワーオンリセット回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5053771B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5094355B2 (ja) * | 2007-12-07 | 2012-12-12 | ラピスセミコンダクタ株式会社 | パワーオンリセット回路 |
JP5465022B2 (ja) * | 2010-01-25 | 2014-04-09 | シチズンホールディングス株式会社 | 電子回路 |
CN106155250B (zh) * | 2015-04-17 | 2019-08-06 | 鸿富锦精密工业(武汉)有限公司 | 电脑回复电路 |
CN110427089B (zh) * | 2019-09-11 | 2024-08-02 | 富满微电子集团股份有限公司 | 适用于led显示屏芯片中的上电复位系统及方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6441519A (en) * | 1987-08-07 | 1989-02-13 | Mitsubishi Electric Corp | Semiconductor integrated circuit |
JPH01304516A (ja) * | 1988-06-02 | 1989-12-08 | Seiko Instr Inc | 半導体装置 |
JP3023238B2 (ja) * | 1992-04-09 | 2000-03-21 | 株式会社東芝 | パワ−オンリセットシステムおよびこのパワ−オンリセットシステムを具備する半導体記憶装置 |
-
2007
- 2007-09-07 JP JP2007232320A patent/JP5053771B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009065499A (ja) | 2009-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100280434B1 (ko) | 고전압발생회로 | |
JP2010283992A (ja) | 電源電圧生成回路、及び半導体装置 | |
KR101504587B1 (ko) | 음 전원전압 발생회로 및 이를 포함하는 반도체 집적회로 | |
JP5053771B2 (ja) | パワーオンリセット回路 | |
US7482847B2 (en) | Power-on reset circuit | |
JP2005235315A (ja) | 昇圧回路 | |
JP5814542B2 (ja) | 発振回路 | |
JP3888464B2 (ja) | 半導体集積回路 | |
JP2005333484A (ja) | リング発振回路 | |
KR19990050472A (ko) | 승압전압 발생회로 | |
JP2009303460A (ja) | 昇圧回路 | |
JP2007060344A (ja) | レベルシフト回路 | |
JPH11163714A (ja) | 半導体装置の入力回路 | |
JP4724575B2 (ja) | レベル変換回路 | |
US20140232452A1 (en) | Internal voltage generation circuit | |
CN113169667B (zh) | 电荷泵电路及电压转换方法 | |
JP4829724B2 (ja) | 発振回路 | |
JP2011188361A (ja) | パワーオンリセット回路 | |
JP5056427B2 (ja) | チャージポンプ回路 | |
JP2019161379A (ja) | 発振回路 | |
CN219372408U (zh) | 一种上电复位电路和集成电路 | |
JP3764176B2 (ja) | 半導体装置 | |
JP5094355B2 (ja) | パワーオンリセット回路 | |
JP5601176B2 (ja) | スイッチングレギュレータ | |
JP2001169538A (ja) | 半導体集積回路およびフラッシュメモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081224 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090226 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100830 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20111220 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120410 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120611 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120703 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120726 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5053771 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150803 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |