CN102497181B - 超低功耗上电复位电路 - Google Patents

Abstract

本发明提供一种超低功耗上电复位电路。该电路至少包括：基于阈值对电源电压进行采样以输出采样信号的电源采样电路；用于将所述采样信号整形为阶跃信号且与所述电源采样电路构成正反馈连接的整形电路；用于将所述阶跃信号予以延迟的延迟电路；用于基于所述阶跃信号及延迟后的阶跃信号来输出上电复位信号的异或电路。本电路结构简单，其通过正反馈能使电路快速进入稳定状态，有效提高抗噪性能，且电路功耗极低。

Description

超低功耗上电复位电路

技术领域

本发明涉及电路领域，特别是涉及一种超低功耗上电复位电路。

背景技术

上电复位电路通过检测电源电压变化来控制整个系统进入初始工作状态。当电源电压从零电平上升到正常工作电压时，上电复位信号产生一个标准的矩形脉冲对系统电路进行复位，使系统电路做好接收信号和处理信号的准备，并开始进入正常工作状态。由上电至电源稳定的整个阶段，电源信息、上电复位电路的上电复位信号、系统内部电路的状态及内部逻辑电路的输入信号示意图如图1所示。

现有上电复位电路实现方式主要有两种，第一种如图2a所示。该上电复位电路利用反向器I1、I2和电容C1、C2的充放电，来实现复位功能。在电源上电过程中，通过电路中的电压关系和延迟功能，PMOS管M4导通，电容C2充电直到超过B1中的反相器的阈值，此时，复位信号PORB发生低电平到高电平的阶跃；一段时间后，PMOS管M4截止，NMOS管M5导通，电容C2通过NMOS管M5放电后降为低电平，由此，复位信号PORB再次翻转，即由高电平翻转为低电平，从而实现复位功能。然而，此种电路存在以下问题：1.当电源电压达到正常电压后，由PMOS管M1、NMOS管M2及M3构成的支路一直处于导通状态，导致静态功耗过高；2.电路翻转阈值主要由反相器的阈值决定，可能导致在较低电压就发生翻转，从而达不到复位电平的要求。

现有第二种上电复位电路如图2b所示，该上电复位电路由延时电路和脉冲产生电路两部分组成。NMOS管M1、M2组成充电钳位电路，电源电压超过二者阈值电压之和后对电容C1充电，当电容C1的电压超过反相器I1的阈值后，反相器I1发生翻转，经过延迟电路B1的延迟后，由异或电路将延迟电路B1的输出与反相器I1的输出异或后得到上电复位信号PORB。此结构通过钳位电路和电容相连，解决了第一种电路中静态功耗大的问题，但该种电路仍存在以下问题：1.电容C1上的采样信号经过反相器整形后直接延迟和异或，仅靠反相器整形出的波形一般不够理想，导致输出的复位信号复位效果不好；2.此电路抗噪声性能不好，当电源电压稳定后若有小的噪声扰动，反相器的输出就可能发生翻转；3.延迟电路的功耗较大。

综上，提供一种结构简单、性能可靠、超低功耗的上电复位电路实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种抗噪声性能好的超低功耗上电复位电路。

为实现上述目的及其他相关目的，本发明提供一种超低功耗上电复位电路，其至少包括：

电源采样电路，与电源相连接，用于基于阈值对电源电压进行采样以输出采样信号；

整形电路，与所述电源采样电路构成正反馈连接，用于将所述采样信号整形为阶跃信号；

延迟电路，连接所述整形电路的输出端，用于将所述阶跃信号予以延迟；

异或电路，连接所述整形电路与延迟电路的输出端，用于基于所述阶跃信号及延迟后的阶跃信号来输出上电复位信号。

优选地，所述整形电路包括将所述采样信号延迟后再予以整形为阶跃信号的延迟整形电路，例如，包括反相器及电容的延迟整形电路。

优选地，所述电源采样电路包括具有第一阈值的充电支路；所述整形电路还包括具有第二阈值且与所述充电支路形成正反馈的正反馈支路。更为优选地，所述正反馈支路与所述充电支路形成栅交叉耦合结构。更为优选地，所述充电支路包含的充电电容由MOS管来实现；所述正反馈支路包括反相器。

优选地，所述延迟电路包括静态电流为0的延迟电路，例如，包括连接于所述整形电路输出端的第一反相器、连接于所述第一反相器输出端与电源之间的电容以及输入端连接所述电容的第二反相器。

如上所述，本发明的超低功耗上电复位电路，具有以下有益效果：采用反馈锁存以提高抗噪性能；此外还采用栅交叉耦合及电容低功耗连接等方法降低电流。本电路结构简单，上电结束后，静态功耗超低，为pA级。

附图说明

图1显示为现有技术中的包含上电复位电路的系统中的各信号示意图。

图2a与2b显示为现有技术中的上电复位电路示意图。

图3显示为本发明的超低功耗上电复位电路示意图。

图4显示为本发明的超低功耗上电复位电路输出的复位信号示意图。

图5显示为本发明的超低功耗上电复位电路的电流示意图。

图6显示为本发明的超低功耗上电复位电路在电源发生波动时输出的复位信号示意图。

具体实施方式

以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效。

请参阅图3至图6。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。

如图所示，本发明提供一种超低功耗上电复位电路。所述超低功耗上电复位电路包括：电源采样电路、整形电路、延迟电路、及异或电路。

所述电源采样电路与电源相连接，用于基于阈值对电源电压进行采样以输出采样信号。

优选地，所述电源采样电路包括具有第一阈值的充电支路。例如，如图3所示，所述充电支路包括：PMOS管P1、P2和NMOS管N1。其中，PMOS管P1源极连接电源vdda、栅极与漏极相连、漏极连接PMOS管P2源极；PMOS管P2漏极连接作为电源采样电路输出端的NMOS管N1的栅极；NMOS管N1用作电容，其源极与漏极均接地。

所述整形电路与所述电源采样电路构成正反馈连接，用于将所述采样信号整形为阶跃信号。

优选地，所述整形电路包括将所述采样信号延迟后再予以整形为阶跃信号的延迟整形电路。

例如，如图3所示，所述延迟整形电路包括：具有第二阈值且与所述充电支路形成正反馈的正反馈支路、反相器INV2、INV3、INV4、电容C1及PMOS管P9。其中，所述正反馈支路包括：由PMOS管P3和NMOS管N2构成的反相器INV1及NMOS管N3；作为反相器INV1输入端的PMOS管P3栅极连接NMOS管N2栅极及充电支路的NMOS管N1栅极、漏极连接PMOS管P2栅极、源极连接电源vdda；NMOS管N2栅极连接PMOS管P3栅极、作为反相器INV1及正反馈支路输出端的漏极连接PMOS管P3漏极、源极连接NMOS管N3漏极；NMOS管N3栅极与漏极连接、源极接地gnda；反相器INV2包括PMOS管P4和NMOS管N4，PMOS管P4源极连接电源vdda、作为反相器INV2输入端的栅极连接NMOS管N4的栅极、作为反相器INV2输出端的漏极连接NMOS管N4的漏极，NMOS管N4源极接地；反相器INV3包括PMOS管P5和NMOS管N5，PMOS管P5源极连接电源vdda、作为反相器INV3输入端的栅极连接NMOS管N5栅极、作为反相器INV3输出端的漏极连接NMOS管N5漏极，NMOS管N5源极接地；反相器INV4包括PMOS管P6和NMOS管N6，PMOS管P6源极连接电源vdda、作为反相器INV4输入端的栅极连接NMOS管N6的栅极、作为反相器INV4输出端的漏极连接NMOS管N6的漏极，NMOS管N6源极接地；反相器INV1的输入端作为延迟整形电路的输入端，反相器INV1的输出端连接反相器INV2的输入端，反相器INV2的输出端同时连接电容C1的上端和反相器INV3的输入端，电容C1的下端接地；反相器INV3的输出端同时连接PMOS管P9的栅极和反相器INV4的输入端，作为电容的PMOS管P9的源极与漏极均接电源；反相器INV4的输出端作为延迟整形电路的输出端，输出整形信号Vc。

所述延迟电路连接所述整形电路的输出端，用于将所述阶跃信号予以延迟。

优选地，所述延迟电路包括静态电流为0的延迟电路。例如，如图3所示，所述延迟电路包括反相器INV5、INV6及电容C2。其中，反相器INV5包括PMOS管P7和NMOS管N7，PMOS管P7源极连接电源vdda、作为反相器INV5输入端的栅极连接NMOS管N7的栅极、作为反相器INV5输出端的漏极连接NMOS管N7的漏极，NMOS管N7源极接地；反相器INV6包括PMOS管P8和NMOS管N8，PMOS管P8源极连接电源vdda、作为反相器INV6输入端的栅极连接NMOS管N8的栅极、作为INV6输出端的漏极连接NMOS管N8的漏极，NMOS管N8源极接地；反相器INV5的输入端连接整形电路的输出端，反相器INV5的输出端同时连接电容C2的下端和反相器INV6的输入端，电容C2的上端连接电源Vdda；反相器INV6的输出端作为所述延迟电路的输出端，输出延迟信号Vd。

所述异或电路XOR连接所述整形电路与延迟电路的输出端，用于基于所述阶跃信号及延迟后的阶跃信号来输出上电复位信号。优选地，所述异或电路XOR利用简单异或逻辑来实现。

上述超低功耗上电复位电路的工作过程如下：

在电源上电初期，电源电压vdda比PMOS管P1及P2形成的第一阈值电压低，故电源采样电路处于关闭状态，节点a处的采样信号Va为低电平，经反相器INV1反相后节点b处的电压Vb为高电平，电压Vb进一步正反馈于PMOS管P2，使得电源采样电路的非正常工作状态电流十分微小(fA级)。电压Vb经反相器INV2、INV3、INV4整形后输出整形信号Vc为低电平，整形信号Vc经过延迟电路延迟后输出的延迟信号Vd仍为低电平，整形信号Vc与延迟信号Vd异或后输出的上电复位信号porb也为低电平，即此时上电复位电路处于非正常工作状态。而该电路在实际上电初期，虽然电源采样电路的电流很小，但也会对NMOS管N1十分缓慢的充电，即从电源上电开始，节点a处采样信号跟随电源电压非常缓慢的升高，经过延迟整形电路处理后整形信号Vc仍为低电平。

当电源电压超过第一阈值电压后，电源采样电路中NMOS管N1的充电稍有加快但仍很缓慢，因为PMOS管P2仍处于截止状态，而采样信号的变化产生了一定延时，有利于抗噪声干扰；当采样信号Va缓慢上升到超过由NMOS管N2及N3形成的第二阈值电压后，NMOS管N2与N3导通，将电压Vb拉低，从而PMOS管P2导通，使得采样信号Va快速升高，由此进一步拉低电压Vb，该锁存结构即形成正反馈，使得电路中的电压迅速达到稳定状态，即采样信号Va为高电平、电压Vb为低电平的状态，该正反馈结构在提高电路靠干扰能力的同时也降低了电路因长时间处于导通状态消耗的电流；电压Vb经反相器INV2反相后对电容C1充电，因电压Vb从电源上电开始一直跟随电源电压变化直到翻转为低电平，故开始NMOS管N4导通，电容C1上一直为低电平；当电压Vb翻转为低电平后，NMOS管N4截止而PMOS管P4导通，电容C1开始充电，通过设置电容C1的值可以控制电容C1的充电时间。电容C1上端电压经反相器INV3反相后对PMOS管P9放电，PMOS管P9栅极电压由高电平变为低电平，经反相器INV4反相后输出由低到高的标准阶跃信号的整形信号Vc。

整形信号Vc进入延迟电路后，先经过反相器INV5反相后将电容C2下端电压拉低，电容C2实现对信号的延迟，调整电容C2的容值可以控制延迟信号的延迟时间，也就是控制上电复位信号的脉冲宽度，电容C2下端电压经反相器INV6反相后输出从低到高的标准阶跃信号的延迟信号Vd。整形信号Vc为一标准的从低到高的阶跃信号，当整形信号Vc为低电平时，电容C2下端电压为高电平，即等于电源电压vdda，此时，NMOS管N7与PMOS管P8截止，反相器INV5与INV6均处于不导通状态，功耗为零；当整形信号Vc跳变为高电平后，电容C2下端电压快速变为低电平，此时PMOS管P7与NMOS管N8截止，反相器INV5与INV6仍不导通，功耗仍为零，只有在电容C2下端电压由高变低的过程，有瞬间小电流产生，由此使得延迟电路的功耗非常低。

延迟信号Vd为整形信号Vc的延迟信号，当整形信号Vc为低电平时，延迟信号Vd也为低电平，当整形信号Vc跳变为高电平后，延迟信号Vd在经过延迟(例如，1.5us的延迟)后才跳变为高电平，由此，异或电路将延迟信号Vd与整形信号Vc异或后输出宽度为1.5us的标准矩形脉冲，即为上电复位信号。

图5显示了本发明上电复位过程消耗的总电流波形图，由图可见，只有在复位信号产生期间的3us内电流大于5uA，瞬时电流峰值仅为20uA，主要是电压跳变时延迟电路中的电容C2瞬时充放电电流较大和异或电路的瞬时跳变电流较大所致；一旦复位结束，电容C2上的电压稳定且异或电路不存在跳变，整个上电复位电路不存在电源与地的通路，静态电流为pA级，可实现静态零功耗。

再请参见图6，当电源电压达到正常工作电压后有轻微的噪声扰动时，本电路输出的复位信号并不会发生错误翻转。

综上所述，本发明的超低功耗上电复位电路的优点包括：

1电源采样电路中的电容采用NMOS管N1来实现，可有效减小芯片面积；

2.在电源电压上升过程中，该电路采用两次阈值检测，分别由PMOS管P1与P2以及反相器INV1与NMOS管N3形成，一方面保证了复位脉冲的电压不会过低，另一方面对采样信号实现了有效的延时；

3.PMOS管P2与P3组成了栅交叉耦合结构，极大的降低了静态电流，同时PMOS管P2与反相器INV1组成反馈锁存结构，使得电路抗噪声能力加强，而且实现了正反馈功能，使得电压可以迅速达到稳定状态，提高电路稳定性；

4.延迟电路中，电容C2一端连接电源，一端同时连接反相器INV5的输出端和反相器INV6的输入端，由此可保证稳定时反相器INV5与INV6处于不导通状态，实现静态电流为0，仅在电容C2下端电压翻转变化时有较小瞬时电流产生，实现了延迟电路的低功耗。

所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (1)

1.一种超低功耗上电复位电路，其特征在于，所述超低功耗上电复位电路至少包括：

电源采样电路，与电源相连接，用于基于阈值对电源电压进行采样以输出采样信号，其包括：源极连接电源、栅极连接漏极的第一PMOS管、源极连接第一PMOS管漏极的第二PMOS管、以及栅极连接第二PMOS管漏极、源极与漏极接地的第一NMOS管；

整形电路，与所述电源采样电路构成正反馈连接，用于将所述采样信号整形为阶跃信号，其包括：由第三PMOS管与第二NMOS管组成的第一反相器、第三NMOS管、由第四PMOS管与第四NMOS管组成的第二反相器、第一电容、由第五PMOS管与第五NMOS管组成的第三反相器、由第六PMOS管与第六NMOS管组成的第四反相器及第九PMOS管，其中，第三NMOS管的源极接地、栅极与漏极相连且连接第二NMOS管的源极；第一反相器的输入端连接第一NMOS管的栅极、输出端连接第二反相器的输入端，第三PMOS管的漏极连接第二NMOS管的漏极和第二PMOS管的栅极以构成栅交叉耦合电路；第二反相器的输出端连接第一电容的一端和第三反相器的输入端；第一电容的另一端接地；第三反相器的输出端连接第九PMOS管的栅极和第四反相器的输入端，第九PMOS管的源极与漏极均接电源以实现电容的功能；

延迟电路，连接所述整形电路的输出端，用于将所述阶跃信号予以延迟，其包括；由第七PMOS管与第七NMOS管组成的第五反相器、第二电容、及由第八PMOS管与第八NMOS管组成的第六反相器，其中，第五反相器的输入端连接第四反相器的输出端；第五反相器的输出端连接第二电容的一端和第六反相器的输入端；第二电容的另一端连接电源；

异或电路，连接所述第四反相器的输出端与第六反相器的输出端，用于基于所述阶跃信号及延迟后的阶跃信号来输出上电复位信号。

Images