CN115296655B - 上电复位电路及具有其的视频传输芯片、电子设备、车辆 - Google Patents
上电复位电路及具有其的视频传输芯片、电子设备、车辆 Download PDFInfo
- Publication number
- CN115296655B CN115296655B CN202210947532.0A CN202210947532A CN115296655B CN 115296655 B CN115296655 B CN 115296655B CN 202210947532 A CN202210947532 A CN 202210947532A CN 115296655 B CN115296655 B CN 115296655B
- Authority
- CN
- China
- Prior art keywords
- unit
- field effect
- module
- effect transistor
- inverting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005540 biological transmission Effects 0.000 title claims abstract description 16
- 238000001514 detection method Methods 0.000 claims abstract description 54
- 230000005669 field effect Effects 0.000 claims description 130
- 238000007599 discharging Methods 0.000 claims description 4
- 239000003990 capacitor Substances 0.000 description 21
- 238000010586 diagram Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 101150031507 porB gene Proteins 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Electronic Switches (AREA)
Abstract
本发明涉及电子电器技术领域,提供了一种上电复位电路及具有其的视频传输芯片、电子设备、车辆。该上电复位电路包括检测模块和反相模块;检测模块的第一端连接电源,检测模块的第二端接地,检测模块的第三端连接反相模块的第一端,检测模块的第四端连接反相模块的第二端,反相模块的第三端连接电源,反相模块的第四端接地,反相模块的第五端为第一输出端;检测模块被配置为检测电源电压,并向反相模块输出第一电压信号;反相模块被配置为当第一电压信号超过反相翻转点时,输出第二电压信号至检测模块,以及对第二电压信号进行逐次拉高,并输出高电平。采用本发明的上电复位电路,不仅结构简单,成本低廉,还方便实用。
Description
技术领域
本发明涉及电子电器技术领域,特别是涉及一种上电复位电路及具有其的视频传输芯片、电子设备、车辆。
背景技术
芯片使用过程中,为了保证在电源电压上电之后能够正常工作,通常会在片内设置上电复位(Power On Reset,POR)电路,即当电源电压超过一定电压阈值时再启动芯片,由此确保了芯片处于最佳工作状态。然而,相关技术中上电复位电路结构复杂,实用性低,具有局限性。
发明内容
基于此,有必要针对上述缺陷或不足,提供一种上电复位电路及具有其的视频传输芯片、电子设备、车辆,结构简单,方便实用。
第一方面,本发明实施例提供了一种上电复位电路,所述上电复位电路包括检测模块和反相模块;
所述检测模块的第一端连接电源,所述检测模块的第二端接地,所述检测模块的第三端连接所述反相模块的第一端,所述检测模块的第四端连接所述反相模块的第二端,所述反相模块的第三端连接所述电源,所述反相模块的第四端接地,所述反相模块的第五端为第一输出端;
所述检测模块被配置为检测电源电压,并向所述反相模块输出第一电压信号;所述反相模块被配置为当所述第一电压信号超过反相翻转点时,输出第二电压信号至所述检测模块,以及对所述第二电压信号进行逐次拉高,并输出高电平。
可选的,在本发明一些实施例中,所述检测模块包括控制单元和充电单元;
所述控制单元的第一端连接所述电源,所述控制单元的第二端接地,所述控制单元的第三端分别与所述反相模块的第一端、所述充电单元的第一端相连接,所述控制单元的第四端连接所述反相模块的第二端,所述充电单元的第二端接地;
所述控制单元被配置为根据所述电源电压和所述第二电压信号的变化,控制所述充电单元的充电状态,并输出所述第一电压信号。
可选的,在本发明一些实施例中,所述控制单元包括电阻、第一场效应管、第二场效应管、第三场效应管、第四场效应管和第五场效应管;
所述电阻的第一端连接所述电源,所述电阻的第二端连接所述第一场效应管的第一端,所述第一场效应管的第二端分别与所述第一场效应管的第一端、所述第二场效应管的第一端、所述第三场效应管的第一端以及所述第四场效应管的第一端相连接,所述第一场效应管的第三端接地,所述第二场效应管的第二端分别与所述第三场效应管的第二端、所述第四场效应管的第二端以及所述充电单元的第一端相连接,所述第二场效应管的第三端接地,所述第三场效应管的第三端连接所述电源,所述第四场效应管的第三端连接所述第五场效应管的第一端,所述第五场效应管的第二端连接所述反相模块的第二端,所述第五场效应管的第三端接地。
可选的,在本发明一些实施例中,所述第一场效应管、所述第二场效应管、所述第四场效应管和所述第五场效应管为NMOS管,所述第三场效应管为PMOS管。
可选的,在本发明一些实施例中,所述反相模块包括第一反相单元、第二反相单元、放电单元、第三反相单元和缓冲单元;
所述第一反相单元的第一端连接所述检测模块的第三端,所述第一反相单元的第二端分别与所述检测模块的第四端、所述第二反相单元的第一端相连接,所述第一反相单元的第三端连接所述电源,所述第一反相单元的第四端接地,所述第二反相单元的第二端连接所述放电单元的第一端,所述第二反相单元的第三端连接所述电源,所述第二反相单元的第四端接地,所述放电单元的第二端、所述放电单元的第三端均连接所述检测模块的第五端,所述放电单元的第四端连接所述第三反相单元的第一端,所述放电单元的第五端连接所述电源,所述放电单元的第六端接地,所述第三反相单元的第二端与所述缓冲单元的第一端、所述放电单元的第七端相连接,所述第三反相单元的第三端连接所述电源,所述第三反相单元的第四端接地,所述缓冲单元的第二端连接所述电源,所述缓冲单元的第三端接地,所述缓冲单元的第四端为所述第一输出端。
可选的,在本发明一些实施例中,所述上电复位电路还包括延时模块,所述延时模块被配置为将所述高电平延时预设时间之后再进行输出;
所述延时模块的第一端连接所述第一输出端,所述延时模块的第二端连接所述电源,所述延时模块的第三端接地,所述延时模块的第四端为第二输出端。
可选的,在本发明一些实施例中,所述延时模块包括第一延时单元和第二延时单元;
所述第一延时单元的第一端连接所述第一输出端,所述第一延时单元的第二端连接所述第二延时单元的第一端,所述第二延时单元的第二端为所述第二输出端,所述第一延时单元的第三端、所述第二延时单元的第三端均连接所述电源,所述第一延时单元的第四端、所述第二延时单元的第四端均接地。
第二方面,本发明实施例提供了一种视频传输芯片,所述视频传输芯片包括第一方面中任意一项所述的上电复位电路。
第三方面,本发明实施例提供了一种电子设备,所述电子设备包括第二方面所述的视频传输芯片。
第四方面,本发明实施例提供了一种车辆,所述车辆包括第三方面所述的电子设备。
从以上技术方案可以看出,本发明实施例具有以下优点:
本发明实施例所提供的上电复位电路及具有其的视频传输芯片、电子设备、车辆,该上电复位电路包括检测模块和反相模块两部分,结构简单,制造成本低,进而通过检测模块检测电源电压,并向反相模块输出第一电压信号,以及当第一电压信号超过反相翻转点时,反相模块输出第二电压信号至检测模块,并逐次拉高第二电压信号,输出高电平,方便快捷,具有很强的实用性。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述,本发明的其它特征、目的和优点将会变得更明显:
图1为本发明实施例提供的一种上电复位电路的结构框图;
图2为本发明实施例提供的另一种上电复位电路的结构框图;
图3为本发明实施例提供的又一种上电复位电路的结构框图;
图4为本发明另一实施例提供的一种上电复位电路的结构框图;
图5为本发明另一实施例提供的又一种上电复位电路的结构框图;
图6为本发明实施例提供的一种上电复位电路的具体示例;
图7为本发明实施例提供的一种延时模块的具体示例;
图8为本发明实施例提供的一种Vpor电压和VDD电压波形变化示意图;
图9为本发明实施例提供的一种PORB电压和VDD电压波形变化示意图;
图10为本发明实施例提供的一种视频传输芯片的结构框图;
图11为本发明实施例提供的一种电子设备的结构框图;
图12为本发明实施例提供的一种车辆的结构框图。
具体实施方式
为了使本技术领域的人员更好的理解本发明的技术方案,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整的描述,显然,所描述的实施例仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本发明保护的范围。
本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。
此外,术语“包括”和“具有”以及它们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或模块的过程、方法、系统、产品或设备不必限于清楚的列出的那些步骤或模块,而是可包括没有清楚的列出的或对于这些过程、方法、产品或设备固有的其它步骤或模块。
为了便于更好的理解本发明,下面通过图1至图12详细地阐述本发明实施例提供的上电复位电路及具有其的视频传输芯片、电子设备、车辆。
请参考图1,其为本发明实施例提供的一种上电复位电路的结构框图,该上电复位电路10包括检测模块11和反相模块12,其中检测模块11的第一端连接电源,检测模块11的第二端接地,检测模块11的第三端连接反相模块12的第一端,检测模块11的第四端连接反相模块12的第二端,反相模块12的第三端连接电源,反相模块12的第四端接地,反相模块12的第五端为第一输出端。
实际使用时,本发明实施例通过检测模块11检测电源电压,并向反相模块12输出第一电压信号;进而,当第一电压信号超过反相翻转点时,反相模块12输出第二电压信号至检测模块11,并逐次拉高第二电压信号,输出高电平。
可选的,如图2所示,本发明一些实施例中检测模块11可以包括控制单元111和充电单元112。其中,控制单元111的第一端连接电源,控制单元111的第二端接地,控制单元111的第三端分别与反相模块12的第一端、充电单元112的第一端相连接,控制单元111的第四端连接反相模块12的第二端,充电单元112的第二端接地。实际使用时,本发明实施例通过控制单元111根据电源电压和第二电压信号的变化,来控制充电单元112的充电状态,并输出第一电压信号。
可选的,如图3所示,本发明一些实施例中反相模块12可以包括第一反相单元121、第二反相单元122、放电单元123、第三反相单元124和缓冲单元125。其中,第一反相单元121的第一端连接检测模块11的第三端,第一反相单元121的第二端分别与检测模块11的第四端、第二反相单元122的第一端相连接,第一反相单元121的第三端连接电源,第一反相单元121的第四端接地,第二反相单元122的第二端连接放电单元123的第一端,第二反相单元122的第三端连接电源,第二反相单元122的第四端接地,放电单元123的第二端、放电单元123的第三端均连接检测模块11的第五端,放电单元123的第四端连接第三反相单元124的第一端,放电单元123的第五端连接电源,放电单元123的第六端接地,第三反相单元124的第二端与缓冲单元125的第一端、放电单元123的第七端相连接,第三反相单元124的第三端连接电源,第三反相单元124的第四端接地,缓冲单元125的第二端连接电源,缓冲单元125的第三端接地,缓冲单元125的第四端为第一输出端。
可选的,如图4所示,本发明一些实施例中上电复位电路10还可以包括延时模块13,该延时模块13能够将高电平延时预设时间之后再进行输出,比如预设时间为几十微秒到几百微秒。其中,延时模块13的第一端连接第一输出端,延时模块13的第二端连接电源,延时模块13的第三端接地,延时模块13的第四端为第二输出端。
可选的,如图5所示,本发明一些实施例中延时模块13可以包括第一延时单元131和第二延时单元132。其中,第一延时单元131的第一端连接第一输出端,第一延时单元131的第二端连接第二延时单元132的第一端,第二延时单元132的第二端为第二输出端,第一延时单元131的第三端、第二延时单元132的第三端均连接电源,第一延时单元131的第四端、第二延时单元132的第四端均接地。
示例性的,请参考图6、图7和表1,下面对上电复位电路10中各个组成模块或者单元的具体结构、参数进行详细说明。
比如,检测模块11中控制单元111可以包括但不限于电阻R、第一场效应管Q1、第二场效应管Q2、第三场效应管Q3、第四场效应管Q4和第五场效应管Q5,该电阻R的阻值可以为450KΩ。其中,电阻R的第一端(对应检测模块11的第一端)连接电源(VDD),电阻R的第二端连接第一场效应管Q1的第一端,第一场效应管Q1的第二端分别与第一场效应管Q1的第一端、第二场效应管Q2的第一端、第三场效应管Q3的第一端以及第四场效应管Q4的第一端相连接,第一场效应管Q1的第三端(对应检测模块11的第二端)接地(GND),第二场效应管Q2的第二端(对应检测模块11的第三端)分别与第三场效应管Q3的第二端、第四场效应管Q4的第二端以及充电单元112的第一端相连接,第二场效应管Q2的第三端(对应检测模块11的第二端)接地(GND),第三场效应管Q3的第三端(对应检测模块11的第一端)连接电源(VDD),第四场效应管Q4的第三端连接第五场效应管Q5的第一端,第五场效应管Q5的第二端(对应检测模块11的第四端)连接反相模块12的第二端,第五场效应管Q5的第三端(对应检测模块11的第二端)接地(GND)。
可选的,本发明一些实施例中第一场效应管Q1、第二场效应管Q2、第四场效应管Q4和第五场效应管Q5可以为NMOS管,而第三场效应管Q3可以为PMOS管,此时第一场效应管Q1的第一端为NMOS管的漏极,第一场效应管Q1的第二端为NMOS管的栅极,第一场效应管Q1的第三端为NMOS管的源极;第二场效应管Q2的第一端为NMOS管的栅极,第二场效应管Q2的第二端为NMOS管的漏极,第二场效应管Q2的第三端为NMOS管的源极;第三场效应管Q3的第一端为PMOS管的栅极,第三场效应管Q3的第二端为PMOS管的漏极,第三场效应管Q3的第三端为PMOS管的源极;第四场效应管Q4的第一端为NMOS管的栅极,第四场效应管Q4的第二端为NMOS管的漏极,第四场效应管Q4的第三端为NMOS管的源极;以及,第五场效应管Q5的第一端为NMOS管的漏极,第五场效应管Q5的第二端为NMOS管的栅极,第五场效应管Q5的第三端为NMOS管的源极。
再如,检测模块11中充电单元112可以包括但不限于电容C1,该电容C1的容值可以为12pF。其中,电容C1的第一端(对应充电单元112的第一端)连接控制单元111的第三端,电容C1的第二端(对应充电单元112的第二端)接地(GND)。
又如,反相模块12中第一反相单元121可以包括但不限于场效应管Q6、场效应管Q7、场效应管Q8、场效应管Q9和场效应管Q10,其中场效应管Q6可以为PMOS管,而场效应管Q7、场效应管Q8、场效应管Q9和场效应管Q10可以为NMOS管;第二反相单元122可以包括但不限于场效应管Q11和场效应管Q12,其中场效应管Q11可以为PMOS管,而场效应管Q12可以为NMOS管;放电单元123可以包括但不限于场效应管Q13、场效应管Q14、场效应管Q15、电容C2、场效应管Q16和场效应管Q17,该电容C2的容值可以为1pF,其中场效应管Q13可以为PMOS管,而场效应管Q14、场效应管Q15、场效应管Q16和场效应管Q17可以均为NMOS管;第三反相单元124可以包括但不限于场效应管Q18、场效应管Q19、场效应管Q20、场效应管Q21和场效应管Q22,其中场效应管Q18、场效应管Q19、场效应管Q20、场效应管Q21可以均为PMOS管,而场效应管Q22可以为NMOS管;以及,缓冲单元125可以包括但不限于场效应管Q23、场效应管Q24、场效应管Q25和场效应管Q26,其中场效应管Q23和场效应管Q25可以为PMOS管,而场效应管Q24和场效应管Q26可以为NMOS管。
另如,延时模块13中第一延时单元131可以包括但不限于电容C3和场效应管Q27-场效应管Q36,该电容C3的容值可以为6pF,其中场效应管Q27、场效应管Q29-场效应管Q32和场效应管Q34可以为PMOS管,而场效应管Q28、场效应管Q33、场效应管Q35和场效应管Q36可以为NMOS管;以及,第二延时单元132可以包括但不限于电容C4和场效应管Q37-场效应管Q46,该电容C4的容值可以为6pF,其中场效应管Q37-场效应管Q40、场效应管Q42和场效应管Q45可以为PMOS管,而场效应管Q41、场效应管Q43、场效应管Q44和场效应管Q46可以为NMOS管。
表1各场效应管的宽长比(W/L)参数示例[单位:um/um]
Q1 | Q2 | Q3 | Q4 | Q5 | Q6 | Q7 | Q8 | |
W/L | 8/1 | 2/1 | 2/2 | 2/1 | 8/0.27 | 3.6/0.3 | 0.32/20 | 0.32/20 |
Q9 | Q10 | Q11 | Q12 | Q13 | Q14 | Q15 | Q16 | |
W/L | 0.32/20 | 0.32/20 | 0.9/0.3 | 0.4/0.3 | 0.9/0.3 | 0.4/0.3 | 2/1 | 2/1 |
Q17 | Q18 | Q19 | Q20 | Q21 | Q22 | Q23 | Q24 | |
W/L | 8/0.27 | 0.32/20 | 0.32/20 | 0.32/20 | 0.32/20 | 0.4/0.3 | 0.9/0.3 | 0.4/0.3 |
Q25 | Q26 | Q27 | Q28 | Q29 | Q30 | Q31 | Q32 | |
W/L | 1.8/0.3 | 0.8/0.3 | 0.9/0.3 | 0.4/0.3 | 0.32/20 | 0.32/20 | 0.32/20 | 0.32/20 |
Q33 | Q34 | Q35 | Q36 | Q37 | Q38 | Q39 | Q40 | |
W/L | 4/0.3 | 16/0.3 | 0.32/20 | 0.32/20 | 0.32/20 | 0.32/20 | 0.32/20 | 0.32/20 |
Q41 | Q42 | Q43 | Q44 | Q45 | Q46 | |||
W/L | 0.4/0.3 | 0.9/0.3 | 0.32/20 | 0.32/20 | 0.9/0.3 | 0.4/0.3 |
下面结合图6至图7,对本发明实施例提供的上电复位电路10的工作过程进行说明。当芯片上电时,电源电压VDD从零开始上升,第一场效应管Q1和第二场效应管Q2处于截止状态而没有电流经过,电容C1的上端电压Vpor为低电平,由场效应管Q6、场效应管Q7、场效应管Q8、场效应管Q9和场效应管Q10所组成的反相器输出为rst。
随着电源电压VDD升高,场效应管Q6慢慢导通,rst电压跟随升高,而随着VDD继续升高,当VDD大于NMOS管的阈值电压VTHN时,第一场效应管Q1导通,经过电流为I,该第一场效应管Q1栅极端nbias电压为VDD-I*R。VDD继续升高,直至第一场效应管Q1达到饱和区,第三场效应管Q3的基准电流偏置电压VGSP=VDD-Vnbias=I*R,当电流还比较小时,VGSP小于PMOS管的阈值电压VTHP,该第三场效应管Q3处于截止状态。随着VDD继续升高,VGSP随之增大,该第三场效应管Q3导通,经过电流也随着VDD的增大而增大。由于rst为高电平,经过第二场效应管Q2和第四场效应管Q4的电流分别为I/4,而当经过第三场效应管Q3的电流大于I/2时,电容C1通过第三场效应管Q3开始充电,该电容C1的上端电压Vpor升高。
进一步的,由于场效应管Q7、场效应管Q8、场效应管Q9和场效应管Q10为倒比MNOS管,而场效应管Q6-场效应管Q10组成的反相器翻转点偏高,因此当电容C1的上端电压Vpor超过反相翻转点时,反相器输出翻转,rst电压拉低,场效应管Q5截止断开,电容C1上充电电流加大,Vpor能够更快地充电到高电平,如图8所示为本发明实施例提供的Vpor电压和VDD电压波形变化示意图。
当rst电压拉低之后,由场效应管Q11和场效应管Q12所组成的反相器输出拉高,而场效应管Q14导通,场效应管Q13截止,此时电容C2通过场效应管Q14和场效应管Q15开始放电,该电容C2下端电压开始下降。由于场效应管Q18、场效应管Q19、场效应管Q20和场效应管Q21为倒比PMOS管,场效应管Q18-场效应管Q22所组成的反相器翻转点较低,因此当电容C2的下端电压下降到反相翻转点时,反相器输出翻转,rstb拉高,场效应管Q16和场效应管Q17导通,本发明实施例通过增加电流下拉支路,使得电容C2的下端电压能够迅速地拉低到低电平,rstb迅速拉高为高电平,并经过场效应管Q23-场效应管Q26组成的反相器的缓冲作用,PORB输出高电平。
进一步地,当PORB电压拉高之后,由场效应管Q27和场效应管Q28所组成的反相器输出拉低,场效应管Q29-场效应管Q32导通,而由于四个PMOS管的宽长比W/L=0.32um/20um,因此导通电阻较高,电源通过这四个PMOS管对电容C3进行充电,充电电流较小。但场效应管Q34-场效应管Q36所组成的反相器中场效应管Q35和场效应管Q36的长度L值较大,反相器翻转点偏高,因此需要较长时间,电容C3上面的电压才可以充电到后续反相器的翻转点,达到延时效果。本发明实施例通过两级相同结构的延时处理,输出PORB_OUT即为最后的上电复位输出,从而确保了在电源电压上电之后,上电复位电路10能够输出高电平,以控制芯片进行启动并正常工作。
需要说明的是,如图9所示,本发明实施例中上电检测VDD翻转点为VDD=VGSN0+VGSP0。其中,VGSN0表示场效应管Q1进入饱和区工作时,NMOS管的栅源极电压VGS;VGSP0表示经过场效应管Q3的电流大于I/2时,该场效应管Q3的栅源极电压VGS。因此,可以通过调整场效应管Q1和场效应管Q3的管子尺寸来改变上电电压翻转点。
作为另一方面,本发明实施例还提供了一种视频传输芯片。如图10所示,该视频传输芯片20可以包括但不限于图1至图9对应实施例中的上电复位电路10。
作为再一方面,本发明实施例还提供了一种电子设备。如图11所示,该电子设备30可以包括图10对应实施例的视频传输芯片20。
作为又一方面,本发明实施例还提供了一种车辆。如图12所示,该车辆40可以包括图11对应实施例中的电子设备30。
本发明实施例提供了一种上电复位电路及具有其的视频传输芯片、电子设备、车辆,该上电复位电路包括检测模块和反相模块两部分,结构简单,制造成本低,进而通过检测模块检测电源电压,并向反相模块输出第一电压信号,以及当第一电压信号超过反相翻转点时,反相模块输出第二电压信号至检测模块,并逐次拉高第二电压信号,输出高电平,方便快捷,具有很强的实用性。
以上实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。
Claims (7)
1.一种上电复位电路,其特征在于,所述上电复位电路包括检测模块和反相模块;
所述检测模块的第一端连接电源,所述检测模块的第二端接地,所述检测模块的第三端连接所述反相模块的第一端,所述检测模块的第四端连接所述反相模块的第二端,所述反相模块的第三端连接所述电源,所述反相模块的第四端接地,所述反相模块的第五端为第一输出端;
所述检测模块被配置为检测电源电压,并向所述反相模块输出第一电压信号;所述反相模块被配置为当所述第一电压信号超过反相翻转点时,输出第二电压信号至所述检测模块,以及对所述第二电压信号进行逐次拉高,并输出高电平;
所述检测模块包括控制单元和充电单元;
所述控制单元的第一端连接所述电源,所述控制单元的第二端接地,所述控制单元的第三端分别与所述反相模块的第一端、所述充电单元的第一端相连接,所述控制单元的第四端连接所述反相模块的第二端,所述充电单元的第二端接地;所述控制单元被配置为根据所述电源电压和所述第二电压信号的变化,控制所述充电单元的充电状态,并输出所述第一电压信号;
所述控制单元包括电阻、第一场效应管、第二场效应管、第三场效应管、第四场效应管和第五场效应管;所述电阻的第一端连接所述电源,所述电阻的第二端连接所述第一场效应管的第一端,所述第一场效应管的第二端分别与所述第一场效应管的第一端、所述第二场效应管的第一端、所述第三场效应管的第一端以及所述第四场效应管的第一端相连接,所述第一场效应管的第三端接地,所述第二场效应管的第二端分别与所述第三场效应管的第二端、所述第四场效应管的第二端以及所述充电单元的第一端相连接,所述第二场效应管的第三端接地,所述第三场效应管的第三端连接所述电源,所述第四场效应管的第三端连接所述第五场效应管的第一端,所述第五场效应管的第二端连接所述反相模块的第二端,所述第五场效应管的第三端接地;
所述反相模块包括第一反相单元、第二反相单元、放电单元、第三反相单元和缓冲单元;所述第一反相单元的第一端连接所述检测模块的第三端,所述第一反相单元的第二端分别与所述检测模块的第四端、所述第二反相单元的第一端相连接,所述第一反相单元的第三端连接所述电源,所述第一反相单元的第四端接地,所述第二反相单元的第二端连接所述放电单元的第一端,所述第二反相单元的第三端连接所述电源,所述第二反相单元的第四端接地,所述放电单元的第二端、所述放电单元的第三端均连接所述检测模块的第五端,所述放电单元的第四端连接所述第三反相单元的第一端,所述放电单元的第五端连接所述电源,所述放电单元的第六端接地,所述第三反相单元的第二端与所述缓冲单元的第一端、所述放电单元的第七端相连接,所述第三反相单元的第三端连接所述电源,所述第三反相单元的第四端接地,所述缓冲单元的第二端连接所述电源,所述缓冲单元的第三端接地,所述缓冲单元的第四端为所述第一输出端。
2.根据权利要求1所述的上电复位电路,其特征在于,所述第一场效应管、所述第二场效应管、所述第四场效应管和所述第五场效应管为NMOS管,所述第三场效应管为PMOS管。
3.根据权利要求1或2所述的上电复位电路,其特征在于,所述上电复位电路还包括延时模块,所述延时模块被配置为将所述高电平延时预设时间之后再进行输出;
所述延时模块的第一端连接所述第一输出端,所述延时模块的第二端连接所述电源,所述延时模块的第三端接地,所述延时模块的第四端为第二输出端。
4.根据权利要求3所述的上电复位电路,其特征在于,所述延时模块包括第一延时单元和第二延时单元;
所述第一延时单元的第一端连接所述第一输出端,所述第一延时单元的第二端连接所述第二延时单元的第一端,所述第二延时单元的第二端为所述第二输出端,所述第一延时单元的第三端、所述第二延时单元的第三端均连接所述电源,所述第一延时单元的第四端、所述第二延时单元的第四端均接地。
5.一种视频传输芯片,其特征在于,所述视频传输芯片包括权利要求1至4中任意一项所述的上电复位电路。
6.一种电子设备,其特征在于,所述电子设备包括权利要求5所述的视频传输芯片。
7.一种车辆,其特征在于,所述车辆包括权利要求6所述的电子设备。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210947532.0A CN115296655B (zh) | 2022-08-09 | 2022-08-09 | 上电复位电路及具有其的视频传输芯片、电子设备、车辆 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210947532.0A CN115296655B (zh) | 2022-08-09 | 2022-08-09 | 上电复位电路及具有其的视频传输芯片、电子设备、车辆 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115296655A CN115296655A (zh) | 2022-11-04 |
CN115296655B true CN115296655B (zh) | 2023-10-24 |
Family
ID=83828323
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210947532.0A Active CN115296655B (zh) | 2022-08-09 | 2022-08-09 | 上电复位电路及具有其的视频传输芯片、电子设备、车辆 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115296655B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030002176A (ko) * | 2001-06-30 | 2003-01-08 | 주식회사 하이닉스반도체 | 파워 온 리셋회로 |
CN102403988A (zh) * | 2011-12-22 | 2012-04-04 | 中国科学院上海微系统与信息技术研究所 | 一种上电复位电路 |
CN208272943U (zh) * | 2018-06-26 | 2018-12-21 | 龙芯中科技术有限公司 | 一种上电复位电路、芯片及智能门锁 |
CN215186682U (zh) * | 2021-04-25 | 2021-12-14 | 深圳市中科蓝讯科技股份有限公司 | 一种上电复位电路与集成芯片 |
-
2022
- 2022-08-09 CN CN202210947532.0A patent/CN115296655B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030002176A (ko) * | 2001-06-30 | 2003-01-08 | 주식회사 하이닉스반도체 | 파워 온 리셋회로 |
CN102403988A (zh) * | 2011-12-22 | 2012-04-04 | 中国科学院上海微系统与信息技术研究所 | 一种上电复位电路 |
CN208272943U (zh) * | 2018-06-26 | 2018-12-21 | 龙芯中科技术有限公司 | 一种上电复位电路、芯片及智能门锁 |
CN215186682U (zh) * | 2021-04-25 | 2021-12-14 | 深圳市中科蓝讯科技股份有限公司 | 一种上电复位电路与集成芯片 |
Also Published As
Publication number | Publication date |
---|---|
CN115296655A (zh) | 2022-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5488321A (en) | Static high speed comparator | |
US8390339B2 (en) | Radio-frequency semiconductor switch | |
US5896043A (en) | Level shift circuit | |
CN115296655B (zh) | 上电复位电路及具有其的视频传输芯片、电子设备、车辆 | |
US20190267988A1 (en) | Switch-tube driver circuit | |
CN110687950B (zh) | 源跟随器电路和缓冲电路 | |
CN110634454B (zh) | 开关时序控制电路及其方法、显示装置 | |
US5734281A (en) | Semiconductor integrated circuit for outputting an intermediate potential | |
US9013938B1 (en) | Systems and methods for discharging load capacitance circuits | |
US20090066400A1 (en) | Circuit for Switching a Voltage-Controlled Transistor | |
IE52942B1 (en) | Trigger pulse generator | |
CN212341763U (zh) | 一种用于计算机的信号延时电路 | |
US20210202001A1 (en) | Voltage generation circuit and semiconductor circuit including the voltage generation circuit | |
US10389228B1 (en) | Power supply circuit with surge-supression | |
EP4198984A1 (en) | Adaptive control circuit of static random access memory | |
CN111244089A (zh) | Esd保护结构 | |
US9838015B2 (en) | Apparatus for performing level shift control in an electronic device with aid of parallel paths controlled by different control signals for current control purposes | |
JP2006059057A (ja) | カレントミラー回路 | |
US20130038141A1 (en) | Fan control circuit | |
JP6472763B2 (ja) | ゲート制御回路および電源回路 | |
US20120019290A1 (en) | Input circuit | |
CN113346885B (zh) | 单刀双掷开关电路 | |
US5874842A (en) | Sample and hold circuit having quick resetting function | |
US10050612B1 (en) | Resistor-capacitor (RC) delay circuit with a precharge mode | |
CN117318678A (zh) | 信号延时功能电路及车辆 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: Room 409, Building 2, No. 2966 Jinke Road, Pudong New Area, Shanghai, August 2012 Applicant after: Kangzhi integrated circuit (Shanghai) Co.,Ltd. Address before: 201208 Room 302, building 1, No. 2966, Jinke Road, China (Shanghai) pilot Free Trade Zone, Huangpu District, Shanghai Applicant before: Kangzhi integrated circuit (Shanghai) Co.,Ltd. |
|
GR01 | Patent grant | ||
GR01 | Patent grant |