CN200953546Y

CN200953546Y - 脉冲序列生成装置

Info

Publication number: CN200953546Y
Application number: CN 200620137602
Authority: CN
Inventors: 陈毓良; 朱恒宇; 李志谦
Original assignee: BEIJING SIGMA HEXIN MICRO-ELECTRONIC TECHNOLOGY Co Ltd
Current assignee: BEIJING SIGMA HEXIN MICRO-ELECTRONIC TECHNOLOGY Co Ltd
Priority date: 2006-06-12
Filing date: 2006-10-08
Publication date: 2007-09-26
Anticipated expiration: 2016-10-08

Abstract

本实用新型公开了一种脉冲序列生成装置，包括：高频时钟发生器、波形监测器、脉冲发生器；高频时钟发生器，用于产生高频时钟信号；波形监测器，用于识别传输信号中的同步域，并记录同步域内高频时钟周期的个数；脉冲发生器依靠所记录的高频时钟周期的个数最终生成脉冲序列。

Description

脉冲序列生成装置

技术领域

一种脉冲序列生成装置，属于电子技术领域，可以应用于USB低速设备的高精度时钟生成。

技术背景

在集成电路中通常要用到时钟脉冲信号，并且被要求具有一定的精度。为了增加一定的精确度，通常采用要外部晶体振荡器来产生时钟脉冲信号。

例如，目前USB(Universal Serial Bus)低速设备中，USB控制器普遍采用外部晶体振荡器做为时钟源，因此增加系统方案的成本，并且会形成较强的电磁辐射(EMI)。

实用新型内容

针对现有技术的不足，本实用新型提供一种脉冲序列生成装置，包括：高频时钟发生器、波形监测器、脉冲发生器；

高频时钟发生器，用于产生高频时钟信号；

波形监测器，用于识别传输信号中的同步域，并记录同步域内高频时钟周期的个数；

脉冲发生器依靠所记录的高频时钟周期的个数最终生成脉冲序列。

高频时钟发生器是一个环形振荡器，包括一个反相器链和一个带隙基准源。

带隙基准源还进一步包括一个调节器，用来调节基准源的精度。

高频时钟发生器所产生的高频时钟频率等于或大于50MHz。

波形监测器包括同步区域识别器、计数器1和计数器2；

所述计数器1用于记录区域内第一个同步脉冲的高频时钟周期的个数C1，所述计数器2用于记录同步区域第一个和第二个同步脉冲的高频时钟周期的个数C2；

所述同步区域识别器用于在识别到正确的同步区域后将C1和C2传送给所述脉冲发生器。

当同步区域识别器检测到所述传输信号连续六次有翻转时，则认为其为正确的同步区域。

脉冲发生器包括计数器3和计数器4，用于分别根据C1和C2以及传输信号的状态来生成脉冲序列。

计数器3和计数器4在传输信号翻转时清零并同时开始计数，直到所述传输信号下一次翻转；计数器3在计数的同时生成脉冲序列，当计数器3计到C1时，清零并重新开始计数，重新生成脉冲序列，当计数器4计到C2时，计数器3和计数器4同时清零并重新开始计数，计数器3开始重新生成脉冲序列。

脉冲序列顺序包括延迟1、一组脉冲、延迟2，并且所述延迟1和延迟2的长度均大于一个高频时钟周期。

脉冲序列生成装置用于USB设备中。

本实用新型提供一种脉冲序列生成装置，具有以下优点：

1.降低USB设备整体方案的成本。

2.减少USB设备整体器件数量，可靠性高。

3.可以给其余器件提供时钟源。

通过以下结合附图对本实用新型优选实施方式的描述，本实用新型的其他特点、目的和效果将变得更加清楚和易于理解。

附图说明

图1，脉冲序列生成装置的结构框图；

图2，高频时钟发生器结构图；

图3，反相器链的电路原理图；

图4，带隙基准源的结构图；

图5，USB波形监测器结构图；

图6，SYNC区域结构及C1、C2所代表的时间长度；

图7，脉冲发生器的结构图；

图8、图9、图10，当USB总线无翻转时，在三种不同情况下，根据C1、C2所记录的高频周期个数而生成的脉冲序列；

图11，当USB总线翻转时，根据C1、C2所记录的高频周期个数而生成的脉冲序列；

图12，计数器3输出的脉冲序列。

在所有的上述附图中，相同的标号表示具有相同、相似或相应的特征或功能。

具体实施例

本实用新型的脉冲序列生成装置，以USB低速设备为例，包括以下三个部分，如图1所示：高频时钟发生器；USB波形监测器；脉冲发生器。

高频时钟发生器用于产生高频时钟信号，USB波形监测器用于接收高频时钟信号以及USB传输的差模串行信号D+、D-，USB波形监测器用于识别正确地同步区域，并记录同步区域内高频时钟脉冲的个数；脉冲发生器依靠所记录的高频时钟周期的个数最终生成脉冲序列。

其中，高频时钟发生器如图2所示，为一个环形振荡器，它包括：一个反相器链和一个带隙基准源。反相器链由奇数个可调电流反向器组成，本实施例中反相器链由11个可调电流反向器组成，如图3所示；带隙基准源还包括一个调节器，如图4所示，用来调节基准源的精度，使之保持在±10％以内。高频时钟发生器的输出时钟优选地为大于50MHz，即周期Th小于20ns。

USB波形监测器如图5所不，包括：SYNC(同步)区域识别器、计数器1和计数器2。

由于USB传输数据是以差模串行信号(D+、D-)为载体传送二进制代码来传输信号，数据包作为最基本的完整信息单元，包含了一系列数据信息，数据包包含很多个域。USB传输的数据包最先传送到的是一个SYNC(Synchronization Sequence，同步序列域)，SYNC用于本地时钟与输入信号的同步，代表一个包的起始，位于每一个包的最开始处。SYNC的结构包括逻辑K、J两种状态，这两个数据状态是两个逻辑电平，在系统中，通常被用来进行交换差分数据。逻辑K状态中，D+的逻辑电平值大于D-的逻辑电平值，逻辑J状态中D+逻辑电平值小于D-的逻辑电平值，如图6所示。用高频时钟发生器产生的高频时钟去采样SYNC区域内的D+，D-信号，根据K、J两个状态内的信号来确定2个计数值C1、C2，如图6所示。当K状态开始(D-下降延与D+上升延相交)时，计数器1和计数器2同时开始计数，直到K状态结束(D-上升延与D+下降延相交)时，计数器1停止计数，计数值为C1；当下一个J状态结束(D-下降延与D+上升延相交)时，计数器2停止计数，计数值为C2。

SYNC(同步)区域识别器利用高频时钟监测信号的翻转，当其监测到信号连续六次翻转时，则认为USB传送的是正确的SYNC域，这时将正确的C1和C2传送给脉冲发生器。

这样，计数器1记录的C1为在一个K状态下的高频时钟周期的个数；计数器2记录的C2为一个K状态和一个J状态下的高频时钟周期的个数。

本领域技术人员可以理解，在识别SYNC区域时，用于采样K、J两个状态区域的时钟也可以使用高频时钟的分频时钟，只要在高频时钟的输出加入分频器就可以得到分频时钟，不再赘述。

C1所代表的时间长度为T1＝667ns(由于USB时钟频率为1.5MHz，其对应的周期长度约为667ns)，C2所代表的时间长度为T2＝2T1＝1.334ms。计数器2计数可能会产生的误差不超过用于采样的一个高频时钟周期，即Th。当用于采样的高频时钟为50MHz时，Th＝20ns，则C2可能产生的误差百分比不大于

即不大于1.5％。当采样时钟频率更高时，采样周期更短，误差也就越小。

脉冲发生器利用计数值C1、C2生成脉冲序列，如图7所示。脉冲发生器包括两个计数器，计数器3和计数器4。计数值C1输入到计数器3中，计数值C2输入到计数器4中。两个计数器根据C1，C2记录的高频周期个数确定脉冲序列的周期，分别为

Tp1＝C1×Th，Tp2＝C2×Th。

根据USB状态的变化，生成的脉冲序列有以下几种情况：USB无翻转

情况一，Tp2＝2×Tp1，即C2＝2×C1，生成的脉冲序列如图8所示。计数器3根据C1的值，在脉冲序列开始时生成一段时间延迟Delay1，然后生成3个或3个以上脉冲，图中以生成4个脉冲为例，再生成一段时间延迟Delay2，Delay1和Delay2的长度都大于Th，接着计数器3清零，重新开始计数。以计数值C1所代表的时间长度为尺度，即Delay1+Delay2+4个脉冲的长度等于Tp1，当计数器3计数到C1时，计数器清零，重新开始计数，所生成的脉冲序列同前一次的相同。当计数器4的计数值到C2时，计数器3、计数器4同时清零，并重新计数。

情况二，Tp2＞2×Tp1，即C2＞2×C1，生成的脉冲序列如图9所示。当计数器3计到C1时，清零并重新开始计数同时生成第二段脉冲序列；当计数器3两次计到C1后，开始第三次计数时，生成一段脉冲，当其长度为Δt时，此时计数器4也计到了C2，则不管计数器3此次计数是否完成，都与计数器4一起清零并重新开始计数生成下一个脉冲序列。

情况三，Tp2＜2×Tp1，即C2＜2×C1，生成脉冲序列，如图10所示。计数器3在开始第二次计数时，计数并没有完成，但此时计数器4已经计到了C2，因此不管计数器3此次计数是否完成，都与计数器4一起清零并重新开始计数并生成下一个脉冲序列。

USB有翻转

情况四，如图11所示，当USB翻转时，不管计数器3和计数器4此次计数是否完成，都清零并重新开始计数。USB翻转后，在下一次翻转前，计数器3和计数器4如前所述进行正常计数。

计数器3输出的脉冲序列如图12所示，设置计数器3计到n这一段所代表的时间Td1＝nTh为Delay1，然后生成3个或3个以上脉冲(图中以生成4个脉冲为例)，此后直到计数器3计到C1为止，设为Delay2。

脉冲发生器生成的脉冲序列传送到主机，用于与主机的同步。

以上所述仅是本实用新型的优选实施方式，本领域技术人员可以理解，本实用新型不仅适用于USB设备，还能够适用于所有在异步传输过程中需要传输同步脉冲的设备中。应当指出，对于本技术领域的普通技术人员来说，在不脱离本实用新型原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本实用新型的保护范围。

Claims

1、一种脉冲序列生成装置，包括：高频时钟发生器、波形监测器、脉冲发生器；

高频时钟发生器，用于产生高频时钟信号；

2、如权利要求1所述的脉冲序列生成装置，其特征在于：其中的高频时钟发生器是一个环形振荡器，包括一个反相器链和一个带隙基准源。

3、如权利要求2所述的脉冲序列生成装置，其特征在于：其中的带隙基准源还进一步包括一个调节器，用来调节基准源的精度。

4、如权利要求1所述的脉冲序列生成装置，其特征在于：高频时钟发生器所产生的高频时钟频率等于或大于50MHz。

5、如权利要求1所述的脉冲序列生成装置，其特征在于：其中波形监测器包括同步区域识别器、计数器1和计数器2；

6、如权利要求5所述的脉冲序列生成装置，其特征在于：

7、如权利要求1所述的脉冲序列生成装置，其特征在于：其中脉冲发生器包括计数器3和计数器4，用于分别根据C1和C2以及传输信号的状态来生成脉冲序列。

8、如权利要求7所述的脉冲序列生成装置，其特征在于：

所述计数器3和计数器4在传输信号翻转时清零并同时开始计数，直到所述传输信号下一次翻转；

计数器3在计数的同时生成脉冲序列，当计数器3计到C1时，清零并重新开始计数，重新生成脉冲序列，当计数器4计到C2时，计数器3和计数器4同时清零并重新开始计数，计数器3开始重新生成脉冲序列。

9、如权利要求8所述的脉冲序列生成装置，其特征在于：

所述脉冲序列顺序包括延迟1、一组脉冲、延迟2，并且所述延迟1和延迟2的长度均大于一个高频时钟周期。

10、如权利要求1-9之一所述的脉冲序列生成装置，其特征在于：

所述脉冲序列生成装置用于USB设备中。