CN108512537A - 一种上电复位电路和上电复位器 - Google Patents
一种上电复位电路和上电复位器 Download PDFInfo
- Publication number
- CN108512537A CN108512537A CN201810750739.2A CN201810750739A CN108512537A CN 108512537 A CN108512537 A CN 108512537A CN 201810750739 A CN201810750739 A CN 201810750739A CN 108512537 A CN108512537 A CN 108512537A
- Authority
- CN
- China
- Prior art keywords
- circuit
- power supply
- voltage
- phase inverter
- output end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000005070 sampling Methods 0.000 claims abstract description 30
- 230000005611 electricity Effects 0.000 claims description 12
- 230000002441 reversible effect Effects 0.000 claims description 2
- 238000007689 inspection Methods 0.000 claims 1
- 230000001105 regulatory effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000012512 characterization method Methods 0.000 description 2
- 238000007600 charging Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 241000208340 Araliaceae Species 0.000 description 1
- 235000005035 Panax pseudoginseng ssp. pseudoginseng Nutrition 0.000 description 1
- 235000003140 Panax quinquefolius Nutrition 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 235000008434 ginseng Nutrition 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012913 prioritisation Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/28—Modifications for introducing a time delay before switching
- H03K17/284—Modifications for introducing a time delay before switching in field effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0027—Measuring means of, e.g. currents through or voltages across the switch
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0036—Means reducing energy consumption
Abstract
一种上电复位电路和上电复位器，电路包括：基准电压产生电路，基准电压产生电路的输入端与系统电源相连，用于调节系统电源得到基准电压；电压采样电路，用于对系统电源电压进行采样；比较电路，用于比较基准电压和采样电源电压，输出比较结果；逻辑电路，逻辑电路的电源端与系统电源相连，当检测到比较电路输出的用于表征系统上电完成的第一状态信号时，建立逻辑电路的输出端与系统电源之间的通路；状态锁定电路，状态锁定电路的输入端与逻辑电路的输出端相连，用于当检测到逻辑电路的输出端电压为系统电压时，锁存并输出系统电压；系统关闭电路，用于当检测到状态锁定电路输出系统电压时，对基准电压产生电路、比较电路和逻辑电路断电。
Description
技术领域
本发明涉及半导体集成电路设计技术领域，具体涉及一种精确且无静态功耗上电复位电路和上电复位器。
背景技术
上电复位(POR)电路是各类系统芯片中必不可少的功能模块，其主要负责判断电源是否达到稳定值，进而为系统内部的模块提供一个确定的初始状态。
POR电路作为数字或者相关电子系统几乎必备的模块，其功耗往往是低功耗系统主要的关注方面。例如，一些低功耗的产品中，由于其本身功耗较低，因此也就要求POR的功耗较低，需要POR电路在判断电源电压是否上升到指定的值时，同时要求上POR电路自身的功耗较低。
因此，如何降低电复位电路的功耗，成为本领域技术人员亟待解决的技术问题之一。
发明内容
有鉴于此，本发明实施例提供一种上电复位电路和上电复位器，以降低电复位电路的功耗。
为实现上述目的，本发明实施例提供如下技术方案：
一种上电复位电路，包括：
基准电压产生电路，所述基准电压产生电路的输入端与系统电源相连，用于通过对系统电源进行调节后，生成基准电压；
电压采样电路，用于对系统电源电压进行采样，得到采样电源电压；
比较电路，用于比较所述基准电压和采样电源电压，并输出与比较结果相匹配的状态信号；
逻辑电路，所述逻辑电路的电源端与系统电源相连，输入端与所述比较电路输出端相连，当检测到比较电路输出的用于表征系统上电完成的第一状态信号时，建立逻辑电路的输出端与系统电源之间的通路；
状态锁定电路，所述状态锁定电路的输入端与所述逻辑电路的输出端相连，用于当检测到所述逻辑电路的输出端电压为系统电压时，锁存并输出系统电压；
系统关闭电路，用于当检测到所述状态锁定电路输出系统电压时，对所述基准电压产生电路、比较电路和逻辑电路断电。
优选的，上述上电复位电路中，所述系统关闭电路包括：
设置在所述基准电压产生电路、比较电路和逻辑电路与系统电源之间的电源开关管；
所述电源开关管的控制端与所述状态锁定电路输出端相连；当所述电源开关管的控制端为低电平时，所述电源开关管导通，当所述电源开关管控制端为高电平时，所述电源开关管截止。
优选的，上述上电复位电路中，所述电源开关管为三极管或MOS管。
优选的，上述上电复位电路中，所述状态锁定电路，包括：
第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、第一电容和单向导通电路；
其中，所述第一反相器的输出端连接所述第二反相器的输入端；
所述第二反相器的输出端与所述第三反相器的输入端相连；
所述第三反相器的输出端与所述第四反相器的输入端相连；
所述第五反相器的输出端与所述第一反相器的输出端相连、输入端与所述第四反相器的输出端相连；
所述第一电容的第一端与所述第一反相器的输入端以及单向导通电路的输入端相连，所述第一电容的第二端接地；
所述单向导通电路的输出端与系统电源相连；
所述第一电容的第一端作为所述状态锁定电路的输入端，所述第四反相器的输出端作为所述状态锁定电路的输出端。
优选的，上述上电复位电路中，所述电压采样电路包括：
第二电容和第三电容；
所述第三电容的第一端与系统电源相连、第二端与所述第二电容的第一端相连，所述第二电容的第二端接地；
所述第二电容和第三电容的公共端作为所述电压采样电路的输出端。
优选的，上述上电复位电路中，所述第二电容和第三电容规格相同。
优选的，上述上电复位电路中，所述基准电压产生电路，包括：
源极与系统电源相连的第一PMOS管、第二PMOS管和第三PMOS管；所述第一PMOS管、第二PMOS管、第三PMOS管的栅极互联；
栅极和漏极与所述第一PMOS管的漏极相连的第一NMOS管；
漏极与所述第二PMOS管的漏极和栅极相连的第二NMOS管，所述第一NMOS管和第二NMOS管的栅极互联；
发射极与所述第一NMOS管的源极相连的第一二极管，所述第一二极管的集电极和基极接地；
一端与所述第一三极管的源极相连、另一端接地的第一电阻；
第一端与所述第二NMOS管的源极相连的第二电阻和第三电阻，所述第二电阻的第二端接地；
发射极与所述第三电阻的第二端相连的第二二极管，所述第二二极管的集电极和基极接地；
第一端与所述第三PMOS管的漏极相连，第二端接地的第四电阻，所述第四电阻的第一端作为所述基准电压产生电路的输出端。
优选的，上述上电复位电路中，所述比较电路为比较器，所述比较器的同相输入端用于获取所述基准电压产生电路输出的生成基准电压，所述比较器的反相输入端用于获取所述电压采样电路输出的采样电压。
优选的，上述上电复位电路中，所述比较器，包括：
源极与系统电源相连的第四PMOS管；
源极与所述第四PMOS管的漏极相连的第五PMOS管和第六PMOS管；所述第五PMOS管的栅极作为所述比较器的同相输入端，所述第六PMOS管的栅极作为所述比较器的反向输入端，所述第六PMOS管的漏极作为所述比较器的输出端；
栅极和漏极与所述第五PMOS管的漏极相连的第三NMOS管；
漏极与所述第六PMOS管的漏极相连的第四NMOS管，所述第四NMOS管的栅极与所述第三NMOS管的栅极相连，所述第四NMOS管和第三NMOS管的源极接地。
优选的，上述上电复位电路中，所述逻辑电路为一个反相器；
所述反相器的电源输入端与所述系统电源相连。
一种上电复位器，应用有上述任意一项所述的上电复位电路。
基于上述技术方案，本发明实施例提供的技术方案，当系统电源电压上升时，基准电压产生电路产生基准电压，电压采样电路采样并输出系统电压，比较电路比较所述基准电压和电源采样电压的大小，当电源采样电压大于基准电压时，输出第一状态信号，所述逻辑电路在获取到所述第一状态信号时，其输出端与系统电源之间短路，输出系统电源电压，所述状态锁定电路检测到所述系统电源电压时，将其锁定并输出，此时表征系统上电完成，所述系统关闭电路此时会检测到状态锁定电路输出电压为系统电源电压，对基准电压产生电路、比较电路和逻辑电路断电，以防止基准电压产生电路、比较电路和逻辑电路在静态下耗电，因此，本申请实施例提供的上电复位电路在静态时，所述基准电压产生电路、比较电路和逻辑电路无功耗，因此降低了上电复位电路的整体功耗。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
图1为本申请实施例公开的上电复位电路的结构示意图；
图2为本申请实施例公开的基准电压产生电路的具体结构示意图；
图3为本申请实施例公开的比较器的电路结构示意图；
图4为本申请实施例公开的状态锁定电路的结构示意图；
图5为本申请实施例公开的上电复位电路的详细结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为了适应低功耗设备，本申请提供了一种功耗较低的上电复位电路，通过将上电复位电路的静态功耗设计为0，来降低上电复位电路的总功耗。
图1为本申请实施例公开的上电复位电路的结构示意图，参见图1，本申请实施例公开的上电复位电路，包括：
基准电压产生电路100，所述基准电压产生电路的输入端与系统电源VCC相连，用于通过对系统电源VCC进行调节后，生成基准电压。在本申请实施例公开的技术方案中，所述基准电压产生电路100将系统电源VCC作为电流源，当系统上电时，所述基准电压产生电路100通过采集和调节所述系统电源VCC，得到一固定大小的电压，将该固定大小的电压称之为基准电压，具体的，所述基准电压的值应小于系统电源VCC达到系统的额定电压时电压采样电路200采集到的电源电压；
电压采样电路200，用于对系统电源电压进行采样，得到采样电源电压；
比较电路300，用于比较所述基准电压和采样电源电压，并输出与比较结果相匹配的状态信号，其中，所述信号可以为高低电平信号，其中，高电平信号可以用于表征基准电压大于采样电源电压，表示系统未上电完成，低电平信号用于表征采样电源大于电压基准电压，用以表示系统上电完成；
逻辑电路400，所述逻辑电路400的电源端与系统电源相连，所述逻辑电路400的输入端与所述比较电路300输出端相连，用于输出与所述比较电路300的输出信号相匹配的信号，即，当检测到比较电路300输出的用于表征系统上电完成的第一状态信号时，建立逻辑电路400的输出端与系统电源之间的通路，此时，所述逻辑电路400的输出端输出系统电源电压，当检测到比较电路300输出的用于表征系统上电未完成的第一状态信号时，所述逻辑电路400的输出端输出低电平信号；
状态锁定电路500，所述状态锁定电路500的输入端与所述逻辑电路400的输出端相连，用于当检测到所述逻辑电路400的输出端电压为系统电压时，锁存并输出系统电压，具体的，所述状态锁定电路500具体可以设置成为一锁相环，所述状态锁定电路500的输出端作为所述上电复位电路的输出端；
系统关闭电路600，所述系统关闭电路600的输入端与所述状态锁定电路500的输出端相连，其内部设置有位于基准电压产生电路100、比较电路300、逻辑电路400与系统电源之间的开关元件，其输出端与基准电压产生电路100、比较电路300和逻辑电路400内的上电开关相连，用于当检测到所述状态锁定电路500输出系统电压时，对所述基准电压产生电路100、比较电路300和逻辑电路400断电。
由本申请上述实施例公开的技术方案可见，当系统电源电压上升时，基准电压产生电路100产生基准电压，电压采样电路200采样并输出系统电压，比较电路300比较所述基准电压和电源采样电压的大小，当电源采样电压大于基准电压时，输出第一状态信号，所述逻辑电路400在获取到所述第一状态信号时，其输出端与系统电源之间短路，输出系统电源电压，所述状态锁定电路500检测到所述系统电源电压时，将其锁定并输出，此时表征系统上电完成，所述系统关闭电路600此时会检测到状态锁定电路500输出电压为系统电源电压，对基准电压产生电路100、比较电路300和逻辑电路400断电，以防止基准电压产生电路100、比较电路300和逻辑电路400在静态下耗电，因此，本申请实施例提供的上电复位电路在静态时，所述基准电压产生电路100、比较电路300和逻辑电路400无功耗，因此降低了上电复位电路的整体功耗。
此外，为了能够使得所述基准电压产生电路100能够提供精准的基准电压，本申请还设计了一种基准电压产生电路100的具体结构，图2为本申请实施例公开的基准电压产生电路的具体结构示意图，参见图2，所述基准电压产生电路100包括：
源极与系统电源相连的第一PMOS管M1、第二PMOS管M2和第三PMOS管M3；所述第一PMOS管M1、第二PMOS管M2、第三PMOS管M2的栅极互联，在本申请实施例公开的技术方案中，M1、M2、M3选择PMOS管为一种优化方案，其除了可以选择PMOS管之外，也可以采用与PMOS管工作方式相同的三极管或其他开关元件，除了M1、M2、M3之外，本申请实施例公开的其他地方所介绍的管件也可以采用相同工作方式的其他类型的三极管或开关管代替；
栅极和漏极与所述第一PMOS管M1的漏极相连的第一NMOS管Ma；
漏极与所述第二PMOS管M2的漏极和栅极相连的第二NMOS管Mb，所述第一NMOS管Ma和第二NMOS管Mb的栅极互联；
发射极与所述第一NMOS管Ma的源极相连的第一二极管Q1，所述第一二极管Q1的集电极和基极接地，在图2中，第一二极管Q1和第二二极管Q2采用的时P型二极管，当然，所述Q1、Q2也可以采用其他功能相同的MOS管或开关管代替；
一端与所述第一三极管Q1的源极相连、另一端接地的第一电阻R1；
第一端与所述第二NMOS管Mb的源极相连的第二电阻R2和第三电阻R3，所述第二电阻R2的第二端接地；
发射极与所述第三电阻R3的第二端相连的第二二极管Q2，所述第二二极管Q2的集电极和基极接地；
第一端与所述第三PMOS管M3的漏极相连，第二端接地的第四电阻R4，所述第四电阻R4的第一端作为所述基准电压产生电路100的输出端。
在本方案中，所述第一PMOS管M1、第二PMOS管M2和第三PMOS管M3的源极作为基准电压产生电路100的输入端，电流经过各个元件调节后输出，当系统电源电压上升到所述基准电压产生电路100所需要的稳定值后，所述基准电压产生电路100的输出端会输出一个稳定的基准电压，例如，基准电压产生电路100所需要的稳定值为1.5～1.8V，系统电源电压上升到该值范围内时，所述基准电压产生电路100的输出端(图中的A点)的电压会维持为一个精准电压，例如，1.2V。
在本申请实施例公开的技术方案中，所述电源电压采样电路200的具体结构可以依据用户需求自行设定，例如，在本申请实施例公开的技术方案中，可以采用分压式电路对所述系统电源电压进行采样，参见图5，所述电压采样电路200可以包括：
第二电容C2和第三电容C3；
所述第三电容C3的第一端与系统电源相连、第二端与所述第二电容C2的第一端相连，所述第二电容C2的第二端接地；
所述第二电容C2和第三电容C3的公共端作为所述电压采样电路200的输出端。
在本申请实施例公开的技术方案中，所述第二电容C2和第三电容C3的分压比例可以依据用户需求自行设定，例如，在申请实施例公开的技术方案中，所述第二电容C2和第三电容C3的规格相同。
所述比较电路300可以直接选择比较器，在本申请实施例公开的技术方案中，所述比较器输出高电平时表征基准电压大于采样电源电压，表示系统未上电完成，所述比较器输出低电平时表征采样电源大于电压基准电压，用以表示系统上电完成；针对于此，所述比较器的同相输入端用于获取所述基准电压产生电路输出的生成基准电压，所述比较器的反相输入端用于获取所述电压采样电路输出的采样电压。
为了能够实现电压大小的精准比较，本申请还公开了一种比较器的具体结构，参见图3，图3为本申请实施例公开的比较器的电路结构示意图，所述比较器具体包括：
源极与系统电源相连的第四PMOS管M4，在具体设计时，所述第四PMOS管M4的栅极可以与第三PMOS管M3的栅极相连；
源极与所述第四PMOS管M4的漏极相连的第五PMOS管M5和第六PMOS管M6；所述第五PMOS管M5的栅极A作为所述比较器的同相输入端，所述第六PMOS管M6的栅极B作为所述比较器的反向输入端，所述第六PMOS管M6的漏极作为所述比较器的输出端；
栅极和漏极与所述第五PMOS管M5的漏极相连的第三NMOS管Mc；
漏极与所述第六PMOS管M6的漏极相连的第四NMOS管Md，所述第四NMOS管Md的栅极与所述第三NMOS管Mc的栅极相连，所述第四NMOS管Md和第三NMOS管Mc的源极接地。
在该电路中，当基准电压大于所述采样电源电压时，比较器的输出端输出高电平信号，当所述当基准电压小于所述采样电源电压时，比较器的输出端输出低电平信号。
参见图5，在本申请实施例公开的技术方案中，所述逻辑电路400具体可以采用反相器；所述反相器的电源输入端与所述系统电源相连，输入端与比较电路300的输出端相连，输入端与所述状态锁定电路500相连。当所述比较电路300输出高电平时，所述反相器输出低电平，当所述比较电路300输出低电平时，所述反相器输出高电平，此时，所述反相器输出的高电平即为其接入的系统电源。
本申请还提供了一种状态锁定电路500的具体结构，参见图4，图4为本申请实施例公开的状态锁定电路的结构示意图，所述状态锁定电路500，包括：
第一反相器U1、第二反相器U2、第三反相器U3、第四反相器U4、第五反相器U5、第一电容C1和单向导通电路D；
其中，所述第一反相器U1的输出端连接所述第二反相器U2的输入端；
所述第二反相器U2的输出端与所述第三反相器U3的输入端相连；
所述第三反相器U3的输出端与所述第四反相器U4的输入端相连；
所述第五反相器U5的输出端与所述第一反相器U1的输出端相连、输入端与所述第四反相器U4的输出端相连；
所述第一电容C1的第一端与所述第一反相器U1的输入端以及单向导通电路D1的输入端相连，所述第一电容C1的第二端接地；
所述单向导通电路C1的输出端与系统电源相连；
所述第一电容C1的第一端作为所述状态锁定电路500的输入端，所述第四反相器U4的输出端作为所述状态锁定电路500的输出端。
在本方案中，当逻辑电路400输出系统电源电压时，通过所述系统电源电压对所述第一电容C1充电，通过第一反相器U1、第二反相器U2、第三反相器U3、第四反相器U4和第五反相器U5，延时并输出所述系统电源电压，当U4端输出系统电源后，逻辑电路400断电，系统电源无法通过逻辑电路400对第一电容C1充电，并且由于第一电容C1充电的一端接地另一端通过单向导通电路D与系统电源相连，由于第一电容C1与系统电源之间设置有单向导通电路D，因此使得系统电源无法经过单向导通电路D对C1进行充电，并且，如果系统电源电压正常时，第一电容C1无法通过单向导通电路D放电，此时会使得所述第四反相器U4的输出端一直保持在第一电容C1所提供的电压上，从而实现了系统电源电压的锁定。当系统电源为0时，第一电容C1通过单向导通电路D放电，第一电容C1放完电后，第四反相器U4输出端为低电平，此时，系统关闭电路600会建立系统电源与基准电压产生电路、比较电路和逻辑电路的电源输入端之间的连接，当系统电源上电时，通过系统电源对所述基准电压产生电路、比较电路和逻辑电路供电。
具体的，在本申请实施例公开的技术方案中，为了防止第一电容C1通过所述逻辑电路400放电，也可在所述第一电容C1与所述逻辑电路400之间设置一个单向导通电路，在本申请实施例公开的技术方案中，所述单向导通电路可以为二极管。
除了在所述第一电容C1与所述逻辑电路400之间设置一个单向导通电路之外，也可以在所述第一电容C1与所述逻辑电路400之间设置一个常闭型开关管，当所述常闭型开关管的控制端为高电平时，其断开，参见图4，所述常闭型开关管可以为第七PMOS管M7，所述第七PMOS管M7包含于所述状态锁定电路500内，此时所述第七PMOS管M7的漏极作为所述状态锁定电路500的输入端，其源极与所述第一电容C1的第一端相连、栅极与所述第四反相器U4输出端的输出端相连。
在本申请实施例公开的技术方案中，所述系统关闭电路600可以为设置在所述基准电压产生电路100、比较电路300和逻辑电路400与系统电源之间的电源开关管Moff，所述电源开关管Moff为常闭型开关，优选为PMOS开关管；
所述电源开关管Moff的控制端与所述状态锁定电路500输出端相连；当所述电源开关管Moff的控制端为低电平时，所述电源开关管Moff导通，当所述状态锁定电路500输出高电平(系统电源电压或C1提供的电压)时，所述电源开关管Moff控制端为高电平时，所述电源开关管Moff截止，基准电压产生电路100、比较电路300和逻辑电路400断电。
此外，综合上述各个实施例，参见图5本申请还公开了一种上电复位电路的具体结构示意图，由于图5中各个部分的具体结构已经在前序实施例进行了介绍，在此并不再次针对图5的具体结构重新进行说明，图5中各个模块的具体结构和连接关系参见前序实施例介绍即可。
对应于上述上电复位电路，本申请还公开了一种上电复位器，所述上电复位器中应用有本申请上述任意一项实施例公开的上电复位电路。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种上电复位电路，其特征在于，包括：
基准电压产生电路，所述基准电压产生电路的输入端与系统电源相连，用于通过对系统电源进行调节后，生成基准电压；
电压采样电路，用于对系统电源电压进行采样，得到采样电源电压；
比较电路，用于比较所述基准电压和采样电源电压，并输出与比较结果相匹配的状态信号；
逻辑电路，所述逻辑电路的电源端与系统电源相连，输入端与所述比较电路输出端相连，当检测到比较电路输出的用于表征系统上电完成的第一状态信号时，建立逻辑电路的输出端与系统电源之间的通路；
状态锁定电路，所述状态锁定电路的输入端与所述逻辑电路的输出端相连，用于当检测到所述逻辑电路的输出端电压为系统电压时，锁存并输出系统电压；
系统关闭电路，用于当检测到所述状态锁定电路输出系统电压时，对所述基准电压产生电路、比较电路和逻辑电路断电。
2.根据权利要求1所述的上电复位电路，其特征在于，所述系统关闭电+路包括：
设置在所述基准电压产生电路、比较电路和逻辑电路与系统电源之间的电源开关管；
所述电源开关管的控制端与所述状态锁定电路输出端相连；当所述电源开关管的控制端为低电平时，所述电源开关管导通，当所述电源开关管控制端为高电平时，所述电源开关管截止。
3.根据权利要求1所述的上电复位电路，其特征在于，所述状态锁定电路，包括：
第一反相器、第二反相器、第三反相器、第四反相器、第五反相器、第一电容和单向导通电路；
其中，所述第一反相器的输出端连接所述第二反相器的输入端；
所述第二反相器的输出端与所述第三反相器的输入端相连；
所述第三反相器的输出端与所述第四反相器的输入端相连；
所述第五反相器的输出端与所述第一反相器的输出端相连、输入端与所述第四反相器的输出端相连；
所述第一电容的第一端与所述第一反相器的输入端以及单向导通电路的输入端相连，所述第一电容的第二端接地；
所述单向导通电路的输出端与系统电源相连；
所述第一电容的第一端作为所述状态锁定电路的输入端，所述第四反相器的输出端作为所述状态锁定电路的输出端。
4.根据权利要求1所述的上电复位电路，其特征在于，所述电压采样电路包括：
第二电容和第三电容；
所述第三电容的第一端与系统电源相连、第二端与所述第二电容的第一端相连，所述第二电容的第二端接地；
所述第二电容和第三电容的公共端作为所述电压采样电路的输出端。
5.根据权利要求4所述的上电复位电路，其特征在于，所述第二电容和第三电容规格相同。
6.根据权利要求1所述的上电复位电路，其特征在于，所述基准电压产生电路，包括：
源极与系统电源相连的第一PMOS管、第二PMOS管和第三PMOS管；所述第一PMOS管、第二PMOS管、第三PMOS管的栅极互联；
栅极和漏极与所述第一PMOS管的漏极相连的第一NMOS管；
漏极与所述第二PMOS管的漏极和栅极相连的第二NMOS管，所述第一NMOS管和第二NMOS管的栅极互联；
发射极与所述第一NMOS管的源极相连的第一二极管，所述第一二极管的集电极和基极接地；
一端与所述第一三极管的源极相连、另一端接地的第一电阻；
第一端与所述第二NMOS管的源极相连的第二电阻和第三电阻，所述第二电阻的第二端接地；
发射极与所述第三电阻的第二端相连的第二二极管，所述第二二极管的集电极和基极接地；
第一端与所述第三PMOS管的漏极相连，第二端接地的第四电阻，所述第四电阻的第一端作为所述基准电压产生电路的输出端。
7.根据权利要求1所述的上电复位电路，其特征在于，所述比较电路为比较器，所述比较器的同相输入端用于获取所述基准电压产生电路输出的生成基准电压，所述比较器的反相输入端用于获取所述电压采样电路输出的采样电压。
8.根据权利要求7所述的上电复位电路，其特征在于，所述比较器，包括：
源极与系统电源相连的第四PMOS管；
源极与所述第四PMOS管的漏极相连的第五PMOS管和第六PMOS管；所述第五PMOS管的栅极作为所述比较器的同相输入端，所述第六PMOS管的栅极作为所述比较器的反向输入端，所述第六PMOS管的漏极作为所述比较器的输出端；
栅极和漏极与所述第五PMOS管的漏极相连的第三NMOS管；
漏极与所述第六PMOS管的漏极相连的第四NMOS管，所述第四NMOS管的栅极与所述第三NMOS管的栅极相连，所述第四NMOS管和第三NMOS管的源极接地。
9.根据权利要求1所述的上电复位电路，其特征在于，所述逻辑电路为一个反相器；
所述反相器的电源输入端与所述系统电源相连。
10.一种上电复位器，其特征在于，应用有权利要求1-9任意一项所述的上电复位电路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810750739.2A CN108512537B (zh) | 2018-07-10 | 2018-07-10 | 一种上电复位电路和上电复位器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810750739.2A CN108512537B (zh) | 2018-07-10 | 2018-07-10 | 一种上电复位电路和上电复位器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108512537A true CN108512537A (zh) | 2018-09-07 |
| CN108512537B CN108512537B (zh) | 2023-10-20 |
Family
ID=63404316
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810750739.2A Active CN108512537B (zh) | 2018-07-10 | 2018-07-10 | 一种上电复位电路和上电复位器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108512537B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110429930A (zh) * | 2019-08-29 | 2019-11-08 | 广东华芯微特集成电路有限公司 | 下电复位电路及电源装置 |
| CN112462836A (zh) * | 2020-12-15 | 2021-03-09 | 上海维安半导体有限公司 | 应用于ldo中带延迟功能的pok电路及ldo电路 |
| CN115932641A (zh) * | 2023-03-10 | 2023-04-07 | 北京紫光青藤微系统有限公司 | 电源检测电路 |
| CN110429930B (zh) * | 2019-08-29 | 2024-05-14 | 广东华芯微特集成电路有限公司 | 下电复位电路及电源装置 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080079464A1 (en) * | 2006-09-28 | 2008-04-03 | Illegems Paul F | Low Power Three-Level Detector |
| CN101566645A (zh) * | 2008-04-21 | 2009-10-28 | 北京同方微电子有限公司 | 一种用于电源电压脉冲干扰的检测电路 |
| CN201774453U (zh) * | 2010-08-26 | 2011-03-23 | Bcd半导体制造有限公司 | 一种开关电源的电源电压检测电路 |
| CN103117051A (zh) * | 2013-03-12 | 2013-05-22 | 上海贝岭股份有限公司 | 一种用于智能电网的液晶驱动电路 |
| WO2013166895A1 (zh) * | 2012-05-08 | 2013-11-14 | 卓捷创芯科技（深圳）有限公司 | 一种无源射频识别上电复位电路及无源射频识别标签 |
| CN103532531A (zh) * | 2013-10-12 | 2014-01-22 | 中山大学 | 一种上电复位电路及方法 |
| CN105281726A (zh) * | 2015-11-20 | 2016-01-27 | 中国科学院微电子研究所 | 一种新型上电复位电路 |
| US9882558B1 (en) * | 2015-07-07 | 2018-01-30 | Marvell International Ltd. | Power-on reset circuit |
| CN107786191A (zh) * | 2017-12-04 | 2018-03-09 | 电子科技大学 | 一种上电复位自关断电路 |
| CN208707611U (zh) * | 2018-07-10 | 2019-04-05 | 上海艾为电子技术股份有限公司 | 一种上电复位电路和上电复位器 |
-
2018
- 2018-07-10 CN CN201810750739.2A patent/CN108512537B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080079464A1 (en) * | 2006-09-28 | 2008-04-03 | Illegems Paul F | Low Power Three-Level Detector |
| CN101566645A (zh) * | 2008-04-21 | 2009-10-28 | 北京同方微电子有限公司 | 一种用于电源电压脉冲干扰的检测电路 |
| CN201774453U (zh) * | 2010-08-26 | 2011-03-23 | Bcd半导体制造有限公司 | 一种开关电源的电源电压检测电路 |
| WO2013166895A1 (zh) * | 2012-05-08 | 2013-11-14 | 卓捷创芯科技（深圳）有限公司 | 一种无源射频识别上电复位电路及无源射频识别标签 |
| CN103117051A (zh) * | 2013-03-12 | 2013-05-22 | 上海贝岭股份有限公司 | 一种用于智能电网的液晶驱动电路 |
| CN103532531A (zh) * | 2013-10-12 | 2014-01-22 | 中山大学 | 一种上电复位电路及方法 |
| US9882558B1 (en) * | 2015-07-07 | 2018-01-30 | Marvell International Ltd. | Power-on reset circuit |
| CN105281726A (zh) * | 2015-11-20 | 2016-01-27 | 中国科学院微电子研究所 | 一种新型上电复位电路 |
| CN107786191A (zh) * | 2017-12-04 | 2018-03-09 | 电子科技大学 | 一种上电复位自关断电路 |
| CN208707611U (zh) * | 2018-07-10 | 2019-04-05 | 上海艾为电子技术股份有限公司 | 一种上电复位电路和上电复位器 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110429930A (zh) * | 2019-08-29 | 2019-11-08 | 广东华芯微特集成电路有限公司 | 下电复位电路及电源装置 |
| CN110429930B (zh) * | 2019-08-29 | 2024-05-14 | 广东华芯微特集成电路有限公司 | 下电复位电路及电源装置 |
| CN112462836A (zh) * | 2020-12-15 | 2021-03-09 | 上海维安半导体有限公司 | 应用于ldo中带延迟功能的pok电路及ldo电路 |
| CN112462836B (zh) * | 2020-12-15 | 2023-09-01 | 上海维安半导体有限公司 | 应用于ldo中带延迟功能的pok电路及ldo电路 |
| CN115932641A (zh) * | 2023-03-10 | 2023-04-07 | 北京紫光青藤微系统有限公司 | 电源检测电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108512537B (zh) | 2023-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105141119B (zh) | 一种上电清零和欠压锁定启动电路 | |
| CN102385405A (zh) | 一种通用的带隙基准启动电路 | |
| CN106936414A (zh) | 上电复位电路 | |
| CN208707611U (zh) | 一种上电复位电路和上电复位器 | |
| CN204465489U (zh) | 一种新型低压上电复位电路 | |
| CN206164074U (zh) | 一种电源过流保护电路 | |
| CN108512537A (zh) | 一种上电复位电路和上电复位器 | |
| CN103091590A (zh) | 一种串联电容检测方法和设备 | |
| CN206164388U (zh) | 一种同步整流芯片 | |
| CN102347762B (zh) | 锁相环电路的锁定检测电路 | |
| CN109347459A (zh) | 基于温度传感的松弛振荡器 | |
| CN209658905U (zh) | 一种均流电路 | |
| CN208861199U (zh) | 一种带钳位功能的多级降压稳压电路 | |
| CN106843437B (zh) | 一种可用于电压检测的零静态功耗上电复位电路 | |
| CN207638631U (zh) | 一种igbt保护电路 | |
| CN100557974C (zh) | 过流保护固体继电器 | |
| CN203747652U (zh) | 功耗控制电路和智能功率模块、变频家电 | |
| CN105897168A (zh) | Rc振荡器 | |
| CN207051376U (zh) | 电压检测电路 | |
| CN213181889U (zh) | 一种测试电路、pcba控制器以及电器设备 | |
| CN204649888U (zh) | 一种新型局域网设备用电接口识别电路 | |
| CN209514542U (zh) | 一种复位电路 | |
| CN209516692U (zh) | 充电器输出电路及充电器 | |
| CN209046618U (zh) | 输入缓冲器 | |
| Savanth et al. | A 50nW voltage monitor scheme for minimum energy sensor systems |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: Room 1201, No.2, Lane 908, Xiuwen Road, Minhang District, Shanghai, 201199 Patentee after: SHANGHAI AWINIC TECHNOLOGY Co.,Ltd. Country or region after: China Address before: Room 303-39, building 33, 680 Guiping Road, Xuhui District, Shanghai 200233 Patentee before: SHANGHAI AWINIC TECHNOLOGY Co.,Ltd. Country or region before: China |