CN110380710A - 一种双施密特结构的波形变换电路 - Google Patents

一种双施密特结构的波形变换电路 Download PDF

Info

Publication number
CN110380710A
CN110380710A CN201910750115.5A CN201910750115A CN110380710A CN 110380710 A CN110380710 A CN 110380710A CN 201910750115 A CN201910750115 A CN 201910750115A CN 110380710 A CN110380710 A CN 110380710A
Authority
CN
China
Prior art keywords
nmos tube
circuit
tube
pmos tube
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910750115.5A
Other languages
English (en)
Inventor
曹杨
蔺旭辉
曹靓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN201910750115.5A priority Critical patent/CN110380710A/zh
Publication of CN110380710A publication Critical patent/CN110380710A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K12/00—Producing pulses by distorting or combining sinusoidal waveforms
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
    • H03K3/0233—Bistable circuits
    • H03K3/02337—Bistables with hysteresis, e.g. Schmitt trigger

Abstract

本发明公开一种双施密特结构的波形变换电路，属于数字电路技术领域。所述双施密特结构的波形变换电路包括依次相连的低通滤波电路、电压比较电路、模拟开关电路和施密特触发电路组。输入信号通过低通滤波电路去除高频干扰信号，再通过电压比较器将非标准正弦波进行初步波形转换形成第一级方波，模拟开关电路控制其输出信号在高低电平之间来回切换，生成与输入信号同频率的方波信号，同频方波信号进入施密特触发器组，对幅值失真的不规则方波进行调整和修正，生成低噪声、快速翻转的标准方波信号。

Description

一种双施密特结构的波形变换电路
技术领域
本发明涉及数字电路技术领域，特别涉及一种双施密特结构的波形变换电路。
背景技术
数字电路中，除有用信号外其它一切不需要的信号波动都称为噪声。噪声在经过多级电路放大后，将对电路产生不可估量的影响。因此，噪声抑制始终是电子电路研究领域十分重要的方向。
当电路输入信号本身不是标准正弦波，或在电路中存在非线性元件使其响应是非正弦信号时，其幅值可能出现失真导致逻辑错误。
发明内容
本发明的目的在于提供一种双施密特结构的波形变换电路，以解决目前的电路信号为非标准正弦波时，容易出现失真，从而导致逻辑错误的问题。
为解决上述技术问题，本发明提供一种双施密特结构的波形变换电路，包括：
依次相连的低通滤波电路、电压比较电路、模拟开关电路和施密特触发电路组；
所述低通滤波电路用于去除同步电压输入信号中的高频干扰，同时具备阈值监控能力；
所述电压比较电路用于形成第一级方波信号；
所述模拟开关电路生成与第一级方波信号同频率的方波，提高方波信号抖直性；
所述施密特触发电路组对幅值失真的不规则方波进行修正。
可选的，所述低通滤波电路包括上拉电阻R1、分压电阻R2和R3、PMOS管MP1和NMOS管MN1、MN2；其中，
所述上拉电阻R1一端连接电源VDD，另一端与PMOS管MP1的栅极和NMOS管MN2的源极连接；PMOS管MP1管的漏极、源极和衬底均与电源相连；
所述分压电阻R2一端连接电源，另一端通过分压电阻R3连接到地，并与NMOS管MN1的栅极和NMOS管MN2的栅极连接；
NMOS管MN1的漏极、源极和衬底均接地，NMOS管MN2的漏极和衬底均与接地。
可选的，所述电压比较电路包括反相器INV1和INV2、与门AND1和AND2、或非门NOR1；其中，
输入端VO通过反相器INV1与 与门AND1的一个输入端连接，参考电压VREF与 与门AND1的另一个输入端连接；
参考电压VREF通过反相器INV2与 与门AND2的一个输入端连接，输入端VO与 与门AND2的另一个输入端连接；
与门AND1和与门AND2的输出端与 或非门NOR1的输入端连接，或非门NOR1输出与输出端VF连接。
可选的，所述模拟开关电路包括反相器INV3和INV4、PMOS管MP2和MP3、NMOS管MN3和MN4；其中，
输入端VA与PMOS管MP2的源极、NMOS管MN3的源极连接；
输入端VF通过与非门INV3、与非门INV4与NMOS管MN3的栅极、PMOS管MP3的栅极连接；
输入端VB与PMOS管MP3的源极、NMOS管MN4的源极连接；
与非门INV3输出端与PMOS管MP2的栅极、NMOS管MN4的栅极连接；
PMOS管MP2的漏极、NMOS管MN3的漏极、PMOS管MP3的漏极和NMOS管MN4的漏极均与输出端VQ连接。
可选的，所述PMOS管MP2的衬底和PMOS管MP3的衬底均接电压VCC；所述NMOS管MN3的衬底和所述NMOS管MN4的衬底均接地。
可选的，所述施密特触发电路组包括若干个结构相同且有不同触发条件的施密特触发器；
所述施密特触发器包括NMOS管MN5、MN6、MN7、MN8和MN9，以及PMOS管MP4、MP5、MP6和MP7；其中，
输入端VQ与PMOS管MP4、MP5以及NMOS管MN5、MN6的栅极连接；PMOS管MP4的漏极与PMOS管MP5的源极连接；NMOS管MN5的源极与NMOS管MN6的漏极连接；
PMOS管MP5的漏极与NMOS管MN5的漏极、NMOS管MN7的栅极、NMOS管MN8的栅极、NMOS管MN9的栅极、PMOS管MP6的栅极、PMOS管MP7的栅极连接；
输出端VOUT与PMOS管MP7的漏极、PMOS管MN9的漏极连接；
PMOS管MP4、MP7的源极和衬底、PMOS管MP5的衬底、PMOS管MP6的源极、漏极和衬底均接电源VDD；
NMOS管MN5的衬底、NMOS管MN6、MN9的源极和衬底、NMOS管MN7、MN8的源极、漏极和衬底均接地。
可选的，所述施密特触发电路组中施密特触发器的数量为2个。
在本发明中提供了一种双施密特结构的波形变换电路，包括依次相连的低通滤波电路、电压比较电路、模拟开关电路和施密特触发电路组。输入信号通过低通滤波电路去除高频干扰信号，再通过电压比较器将非标准正弦波进行初步波形转换形成第一级方波，模拟开关电路控制其输出信号在高低电平之间来回切换，生成与输入信号同频率的方波信号，同频方波信号进入施密特触发器组，对幅值失真的不规则方波进行调整和修正，生成低噪声、快速翻转的标准方波信号。
本发明提供一种双施密特结构波形变换电路，不仅能够抑制噪声，还可以修正非标准正弦波同步输入信号，避免幅值处信号失真，同时输出波形的陡直性得到明显改善。
附图说明
图1是本发明提供的双施密特结构的波形变换电路的结构示意图；
图2是本发明提供的低通滤波电路的结构示意图；
图3是本发明提供的电压比较电路的结构示意图；
图4是本发明提供的模拟开关电路的结构示意图；
图5是本发明提供的施密特触发器的结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种双施密特结构的波形变换电路作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
本发明提供了一种双施密特结构的波形变换电路，其结构如图1所示，包括依次相连的低通滤波电路1、电压比较电路2、模拟开关电路3和施密特触发电路组4；其中，所述施密特触发电路组4包括两个结构相同的施密特触发器，分别为施密特触发器Ⅰ和施密特触发器Ⅱ。
同步电压输入信号经过所述低通滤波电路1之后，信号中的高频干扰被去除；进入所述电压比较电路2后形成第一级方波信号，为改善信号陡直性；然后进入所述模拟开关电路3，并且作为所述模拟开关电路3的输入控制逻辑，控制模拟开关电路3输出信号在输入端VA和输入端VB之间切换导通，产生与第一级方波信号相同频率的方波；施密特触发器电路组由两个结构完全相同的施密特触发器构成，且具有不同的触发条件，生成两路具有一定时间差的方波信号，通过不同的触发电压值，计算得到相位和频率，对幅值失真的不规则方波进行修正；同时，施密特触发器器根据其本身结构的“滞环”特性，能够抑制噪声，最终形成“干净”且输出快速跳变的标准方波信号。
如图2所示为所述低通滤波电路1的结构示意图。所述低通滤波电路1包括上拉电阻R1、分压电阻R2和R3、PMOS管MP1和NMOS管MN1、MN2；其中，所述上拉电阻R1一端连接电源VDD，另一端与PMOS管MP1的栅极和NMOS管MN2的源极连接；PMOS管MP1管的漏极、源极和衬底均与电源相连；所述分压电阻R2一端连接电源，另一端通过分压电阻R3连接到地，并与NMOS管MN1的栅极和NMOS管MN2的栅极连接；NMOS管MN1的漏极、源极和衬底均接地，NMOS管MN2的漏极和衬底均与接地。NMOS管MN2作为滤波通路开关来控制滤波通路关断或开启状态；PMOS管MP1的源极、漏极及衬底均连接到电源，用于去除输入信号中的高频干扰。
如图3所示为所述电压比较电路2的结构示意图。所述电压比较电路2包括反相器INV1和INV2、与门AND1和AND2、或非门NOR1；其中，输入端VO通过反相器INV1与 与门AND1的一个输入端连接，参考电压VREF与 与门AND1的另一个输入端连接；参考电压VREF通过反相器INV2与 与门AND2的一个输入端连接，输入端VO与 与门AND2的另一个输入端连接；与门AND1和与门AND2的输出端与 或非门NOR1的输入端连接，或非门NOR1输出与输出端VF连接。所述电压比较电路2通过将输入信号VO与参考电压VREF进行比较，输入信号VO高于参考电压VREF时输出正值电压，低于参考电压VREF时输出负值电压，实现将含噪声或缓慢变化的输入信号初步转变为方波信号。
如图4所示为所述模拟开关电路3的结构示意图。所述模拟开关电路3包括反相器INV3和INV4、PMOS管MP2和MP3、NMOS管MN3和MN4；其中，输入端VA与PMOS管MP2的源极、NMOS管MN3的源极连接；输入端VF通过与非门INV3、与非门INV4与NMOS管MN3的栅极、PMOS管MP3的栅极连接；输入端VB与PMOS管MP3的源极、NMOS管MN4的源极连接；与非门INV3输出端与PMOS管MP2的栅极、NMOS管MN4的栅极连接；PMOS管MP2的漏极、NMOS管MN3的漏极、PMOS管MP3的漏极和NMOS管MN4的漏极均与输出端VQ连接。所述PMOS管MP2的衬底和PMOS管MP3的衬底均接电压VCC；所述NMOS管MN3的衬底和所述NMOS管MN4的衬底均接地。输入信号由前一级的所述电压比较电路2的输出方波信号提供并由其逻辑来控制，使得模拟开关电路3的输出端信号在其输入端VA和VB的高低电平之间来回切换，生成与输入信号（即第一级方波）同频率的方波信号，并提高方波信号抖直性。
如图5所示为所述施密特触发器的结构示意图。所述施密特触发器包括NMOS管MN5、MN6、MN7、MN8和MN9，以及PMOS管MP4、MP5、MP6和MP7；其中，输入端VQ与PMOS管MP4、MP5以及NMOS管MN5、MN6的栅极连接；PMOS管MP4的漏极与PMOS管MP5的源极连接；NMOS管MN5的源极与NMOS管MN6的漏极连接；PMOS管MP5的漏极与NMOS管MN5的漏极、NMOS管MN7的栅极、NMOS管MN8的栅极、NMOS管MN9的栅极、PMOS管MP6的栅极、PMOS管MP7的栅极连接；输出端VOUT与PMOS管MP7的漏极、PMOS管MN9的漏极连接；PMOS管MP4、MP7的源极和衬底、PMOS管MP5的衬底、PMOS管MP6的源极、漏极和衬底均接电源VDD；NMOS管MN5的衬底、NMOS管MN6、MN9的源极和衬底、NMOS管MN7、MN8的源极、漏极和衬底均接地。根据施密特触发器本身电路结构特性，具备噪声抑制特性，并且将前第一级方波信号进一步变换为翻转速率更快、更“干净”的数字输出信号。本发明采用的所述施密特触发器组4中的两个施密特触发器具有不同的触发条件，生成两路具有一定时间差的方波信号，通过不同的触发电压值，计算得到相位和频率，进而对幅值失真的不规则方波信号进行修正。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (7)

1.一种双施密特结构的波形变换电路，其特征在于，包括：
依次相连的低通滤波电路、电压比较电路、模拟开关电路和施密特触发电路组；
所述低通滤波电路用于去除同步电压输入信号中的高频干扰，同时具备阈值监控能力；
所述电压比较电路用于形成第一级方波信号；
所述模拟开关电路生成与第一级方波信号同频率的方波，提高方波信号抖直性；
所述施密特触发电路组对幅值失真的不规则方波进行修正。
2.如权利要求1所述的双施密特结构的波形变换电路，其特征在于，所述低通滤波电路包括上拉电阻R1、分压电阻R2和R3、PMOS管MP1和NMOS管MN1、MN2；其中，
所述上拉电阻R1一端连接电源VDD，另一端与PMOS管MP1的栅极和NMOS管MN2的源极连接；PMOS管MP1管的漏极、源极和衬底均与电源相连；
所述分压电阻R2一端连接电源，另一端通过分压电阻R3连接到地，并与NMOS管MN1的栅极和NMOS管MN2的栅极连接；
NMOS管MN1的漏极、源极和衬底均接地，NMOS管MN2的漏极和衬底均与接地。
3.如权利要求1所述的双施密特结构的波形变换电路，其特征在于，所述电压比较电路包括反相器INV1和INV2、与门AND1和AND2、或非门NOR1；其中，
输入端VO通过反相器INV1与 与门AND1的一个输入端连接，参考电压VREF与 与门AND1的另一个输入端连接；
参考电压VREF通过反相器INV2与 与门AND2的一个输入端连接，输入端VO与 与门AND2的另一个输入端连接；
与门AND1和与门AND2的输出端与 或非门NOR1的输入端连接，或非门NOR1输出与输出端VF连接。
4.如权利要求1所述的双施密特结构的波形变换电路，其特征在于，所述模拟开关电路包括反相器INV3和INV4、PMOS管MP2和MP3、NMOS管MN3和MN4；其中，
输入端VA与PMOS管MP2的源极、NMOS管MN3的源极连接；
输入端VF通过与非门INV3、与非门INV4与NMOS管MN3的栅极、PMOS管MP3的栅极连接；
输入端VB与PMOS管MP3的源极、NMOS管MN4的源极连接；
与非门INV3输出端与PMOS管MP2的栅极、NMOS管MN4的栅极连接；
PMOS管MP2的漏极、NMOS管MN3的漏极、PMOS管MP3的漏极和NMOS管MN4的漏极均与输出端VQ连接。
5.如权利要求4所述的双施密特结构的波形变换电路，其特征在于，所述PMOS管MP2的衬底和PMOS管MP3的衬底均接电压VCC；所述NMOS管MN3的衬底和所述NMOS管MN4的衬底均接地。
6.如权利要求1所述的双施密特结构的波形变换电路，其特征在于，所述施密特触发电路组包括若干个结构相同且有不同触发条件的施密特触发器；
所述施密特触发器包括NMOS管MN5、MN6、MN7、MN8和MN9，以及PMOS管MP4、MP5、MP6和MP7；其中，
输入端VQ与PMOS管MP4、MP5以及NMOS管MN5、MN6的栅极连接；PMOS管MP4的漏极与PMOS管MP5的源极连接；NMOS管MN5的源极与NMOS管MN6的漏极连接；
PMOS管MP5的漏极与NMOS管MN5的漏极、NMOS管MN7的栅极、NMOS管MN8的栅极、NMOS管MN9的栅极、PMOS管MP6的栅极、PMOS管MP7的栅极连接；
输出端VOUT与PMOS管MP7的漏极、PMOS管MN9的漏极连接；
PMOS管MP4、MP7的源极和衬底、PMOS管MP5的衬底、PMOS管MP6的源极、漏极和衬底均接电源VDD；
NMOS管MN5的衬底、NMOS管MN6、MN9的源极和衬底、NMOS管MN7、MN8的源极、漏极和衬底均接地。
7.如权利要求6所述的双施密特结构的波形变换电路，其特征在于，所述施密特触发电路组中施密特触发器的数量为2个。
CN201910750115.5A 2019-08-14 2019-08-14 一种双施密特结构的波形变换电路 Pending CN110380710A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910750115.5A CN110380710A (zh) 2019-08-14 2019-08-14 一种双施密特结构的波形变换电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910750115.5A CN110380710A (zh) 2019-08-14 2019-08-14 一种双施密特结构的波形变换电路

Publications (1)

Publication Number Publication Date
CN110380710A true CN110380710A (zh) 2019-10-25

Family

ID=68259318

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910750115.5A Pending CN110380710A (zh) 2019-08-14 2019-08-14 一种双施密特结构的波形变换电路

Country Status (1)

Country Link
CN (1) CN110380710A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113093849A (zh) * 2021-03-31 2021-07-09 上海磐启微电子有限公司 一种实现干扰滤除功能的电路模块和集成电路系统
CN115085713A (zh) * 2022-07-28 2022-09-20 无锡众享科技有限公司 模拟开关电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101441384A (zh) * 2007-11-19 2009-05-27 精工爱普生株式会社 电泳显示装置、其驱动方法及电子设备
CN103475343A (zh) * 2013-07-15 2013-12-25 成都千嘉科技有限公司 一种微弱信号抗干扰、放大和整形的低功耗处理方法
CN105322846A (zh) * 2015-12-23 2016-02-10 北京机械设备研究所 一种基于锁相环的永磁同步电机转子磁极位置检测装置
CN107462771A (zh) * 2017-07-18 2017-12-12 广东电网有限责任公司佛山供电局 一种基于双施密特触发器的相频采集装置
CN207039555U (zh) * 2017-03-28 2018-02-23 峰岹科技（深圳）有限公司 一种施密特触发器电路
CN108105808A (zh) * 2017-11-14 2018-06-01 西安理工大学 电磁炉工作状态检测电路与开关频率控制方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101441384A (zh) * 2007-11-19 2009-05-27 精工爱普生株式会社 电泳显示装置、其驱动方法及电子设备
CN103475343A (zh) * 2013-07-15 2013-12-25 成都千嘉科技有限公司 一种微弱信号抗干扰、放大和整形的低功耗处理方法
CN105322846A (zh) * 2015-12-23 2016-02-10 北京机械设备研究所 一种基于锁相环的永磁同步电机转子磁极位置检测装置
CN207039555U (zh) * 2017-03-28 2018-02-23 峰岹科技（深圳）有限公司 一种施密特触发器电路
CN107462771A (zh) * 2017-07-18 2017-12-12 广东电网有限责任公司佛山供电局 一种基于双施密特触发器的相频采集装置
CN108105808A (zh) * 2017-11-14 2018-06-01 西安理工大学 电磁炉工作状态检测电路与开关频率控制方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张鹏,厉森,韩建强: "微谐振式传感器检测系统的波形变换电路设计", 《科技通报》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113093849A (zh) * 2021-03-31 2021-07-09 上海磐启微电子有限公司 一种实现干扰滤除功能的电路模块和集成电路系统
CN115085713A (zh) * 2022-07-28 2022-09-20 无锡众享科技有限公司 模拟开关电路
CN115085713B (zh) * 2022-07-28 2023-10-24 无锡众享科技有限公司 模拟开关电路

Similar Documents

Publication Publication Date Title
CN106130536B (zh) 电平转换电路及电子设备
CN110380710A (zh) 一种双施密特结构的波形变换电路
CN105915207B (zh) 一种电平移位电路
CN110071714A (zh) 一种用于芯片使能控制的输入接口电路
CN106300246B (zh) 过压保护电路
CN205810384U (zh) 一种分段线性磁控忆阻器的模拟等效电路
CN106374745A (zh) 基于电压交调抑制的单电感双路输出dc‑dc升压变换器
CN106330193A (zh) 占空比调整电路和模数转换系统
CN109546660B (zh) 基于神经滑模控制策略的有源电力滤波电路和控制方法
CN107786191A (zh) 一种上电复位自关断电路
CN208316290U (zh) 一种过流保护电路
CN102931931B (zh) 一种用于d类功放芯片的防破音电路
CN207083253U (zh) 一种自适应快速响应电路及led驱动电路
CN108880252A (zh) 线性恒流电路
CN108832595A (zh) 一种具有动态滤波功能的欠压锁定电路
CN208675196U (zh) 一种三态过零比较电路及电源管理芯片
CN219831333U (zh) 一种交直流输入检测装置
CN110048368A (zh) 一种高速高精度欠压保护电路
CN112600540B (zh) 一种适用于无线充电中电流解调的高精度比较器
CN208539869U (zh) 比较器
CN206211499U (zh) 过压保护电路
CN102006018A (zh) 一种用于ab类音频放大器的开启控制电路
CN110391796A (zh) 自适应时序的动态比较器
CN105511542A (zh) 一种应用于sar adc的电压缓冲器
CN108768352A (zh) 比较器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20191025

RJ01 Rejection of invention patent application after publication