CN210927586U - 一种隔离式igbt栅极驱动信号传输电路 - Google Patents

Abstract

本实用新型提供了一种隔离式IGBT栅极驱动信号传输电路，其包括：一输入信号接收模块，耦接于一第一电源与一第一地端之间，用以接收一输入信号，并对该输入信号进行一双载波调制处理后输出一差分信号；一高压电容器，作为一隔离介质且耦接该输入信号接收模块以接收该差分信号；以及一输出信号提供模块，耦接于一第二电源与一第二地端之间，且同时耦接该高压电容器，用以透过该高压电容器接收该差分信号，且在对该差分信号进行一双载波解调处理后提供一输出信号至用以控制一栅极运行的至少一IGBT器件。

Description

一种隔离式IGBT栅极驱动信号传输电路

技术领域

本实用新型是关于隔离式驱动电路，尤指一种应用于栅极驱动装置之中的隔离式驱动信号传输电路。

背景技术

绝缘闸双极晶体管(Insulated Gate Bipolar Transistor,IGBT)是半导体器件的一种，主要用于电动车辆、电动机车、与冷气机等电动机的驱动控制。在一闭回路控制系统中，系统的主控制芯片会根据输出电压(电流)信号而对应地产生一IGBT驱动信号，该IGBT驱动信号则透过IGBT闸极驱动器传送至IGBT 器件。因此，IGBT闸极驱动器为一种用以传输驱动信号至所述IGBT器件的电子芯片

市售的IGBT闸极驱动芯片会包含隔离介质，其是用于在所述IGBT闸极驱动芯片内部的一信号接收电路及一输出电路之间作出隔离。目前，普遍使用的隔离介质包括：光电耦合组件、NVE磁性开关、GMR巨磁阻等，这些隔离介质可以单独的信号隔离器(IC)的型态呈现。光耦合器即是以光作为媒介来传输电信号的一组装置，其功能是平时让输入电路及输出电路之间隔离，在需要时可以使电信号通过隔离层进行传送。光耦合器件广泛用于电气隔离、电平转换、驱动电路、及工业通讯中，但因为寄生输入输出电容问题，导致光耦合器对于抗共模瞬变抑制(Common-Mode Transient Immunity,CMTI)的能力较弱；此外，速度受限、功耗较高及组件容易老化等都是其主要问题。

光耦合器也被应用在用于驱动马达的IGBT闸极驱动器中。然而，习知的包含光耦合器的IGBT闸极驱动器具有一个潜在缺陷，即其高压侧可能须提供时序调整电路。另一问题是，IGBT闸极驱动器在低压侧的开关过程中，可能会因低压侧的电路寄生电感产生毛刺电压而使高压侧的驱动电路被损坏。

另一方面，中国专利公开号CN101640526A揭示一种内置隔离电源的IGBT 驱动电路，其并不使用光耦合器作为隔离介质；取而代之的，其使用一脉冲变压器做为不同型态的隔离介质，且令其耦接于一脉冲调制电路与一脉冲解调电路之间以提供信号隔离的功能。然而，以脉冲变压器做为隔离介质仍很难提供短延迟及良好的CMTI性能。

因此，本领域亟需一种新颖的隔离式驱动信号传输电路。

实用新型内容

本实用新型的一目的在于提供一种隔离式驱动信号传输电路，其具有优秀的抗共模瞬变抑制(CMTI)能力，且能够在隔离低频噪声的情况下传输高频信号。

本实用新型的另一目的在于提供一种隔离式驱动信号传输电路，其所使用的电流镜、带隙电压、电阻、电容等电路组件皆具有一致性的工艺条件，且其关键的电路设计参数是以比例值而非绝对值决定，从而使得包含本实用新型的隔离式驱动信号传输电路的芯片可提供一致性的效能。

为达成上述目的，本实用新型提出一种隔离式驱动信号传输电路，其包括：

一输入信号接收模块，耦接于一第一电源与一第一地端之间，用以接收一输入信号，并对该输入信号进行一双载波调制处理后输出一差分信号；

一隔离介质，其为一高压电容器，且耦接该输入信号接收模块以接收该差分信号；以及

一输出信号提供模块，耦接于一第二电源与一第二地端之间，且同时耦接该隔离介质，用以透过该隔离介质接收该差分信号，且在对该差分信号进行一双载波解调处理后提供一输出信号。

在一实施例中，该输入信号接收模块包括：

一载波信号产生单元，用以基于一第一阀值电压与一第二阀值电压产生一第一载波信号和一第二载波信号；

一多路器，耦接该输入信号及该载波信号产生单元以对该输入信号进行所述的双载波调制处理，以输出一第一调制信号或一第二调制信号，其中，该第一调制信号的产生方式为：于该输入信号为高电平时使该多路器输出该第一载波信号及于该输入信号为低电平时使该多路器输出该第二载波信号，且该第二调制信号的产生方式为：于该输入信号为高电平时使该多路器输出该第二载波信号及于该输入信号为低电平时使该多路器输出该第一载波信号；以及

一差分信号输出单元，耦接该多路器，且具有一输入端以接收该第一调制信号或该第二调制信号，并具有两个输出端以输出该差分信号。

在一实施例中，该载波信号产生单元包括：

一第一电流源；

一第一P型MOS晶体管，是以其源极端耦接该第一电流源；

一第一N型MOS晶体管，其闸极端是与该第一P型MOS晶体管的闸极端耦接以形成一第一共接点，且其汲极端是与该第一P型MOS晶体管的汲极端耦接以形成一第二共接点；

一第二电流源，耦接该第一N型MOS晶体管的源极端；

一第一延时电容，其两端分别耦接至该第二共接点与该第一地端；

一第一比较器，其正输入端与负输入端分别耦接该第一阀值电压和该第二共接点；

一第二比较器，其负输入端与正输入端分别耦接该第二阀值电压和该第二共接点；

一第一反或逻辑闸，其一输入端耦接该第一比较器的输出端；

一第二反或逻辑闸，其一输入端耦接该第二比较器的输出端，其另一输入端与该第一反或逻辑闸的输出端耦接以形成一第三共接点，且其输出端耦接该第一反或逻辑闸的另一输入端；其中，该第三共接点耦接该第一共接点；

一D型正反器，具有一时钟信号接收端、一数据接收端、一数据输出端与一反相数据输出端；其中，该时钟信号接收端耦接该第三共接点，且该数据接收端耦接该反相数据输出端；以及

一分频器，具有一信号接收端与一信号输出端，其中该信号接收端耦接该数据输出端；

其中，该D型正反器的该数据输出端用以输出具一第一频率的该第一载波信号，且该分频器的该信号输出端用以输出具一第二频率的该第二载波信号。

在可能的实施例中，该载波信号产生单元包括：

一第一电流源；

一反相器，具有一输入端、一输出端与一偏置端，且该偏置端耦接该第一电流源；

一第一延时电容，其两端分别耦接至该反相器的该输出端与该第一地端；

一第一比较器，其正输入端与负输入端分别耦接该第一阀值电压和该反相器的该输出端；

一第二比较器，其负输入端与正输入端分别耦接该第二阀值电压和该反相器的该输出端；

一第一反或逻辑闸，其一输入端耦接该第一比较器的输出端，且其输出端耦接该反相器的该输出端；

一第二反或逻辑闸，其一输入端耦接该第二比较器的输出端，其另一输入端耦接该第一反或逻辑闸的输出端，且其输出端同时耦接该第一反或逻辑闸的另一输入端和该反相器的该输出端；

一D型正反器，具有一时钟信号接收端、一数据接收端、一数据输出端与一反相数据输出端；其中，该时钟信号接收端耦接该第三共接点，且该数据接收端耦接收该反相数据输出端；以及

一分频器，具有一信号接收端与一信号输出端，其中该信号接收端耦接该数据输出端；

其中，该D型正反器的该数据输出端用以输出具一第一频率的该第一载波信号，且该分频器的该信号输出端用以输出具一第二频率的该第二载波信号。

在一实施例中，该输出信号提供模块包括：

一滤波单元，是透过该隔离介质接收该差分信号，用以对该差分信号进行一高通滤波处理，进而输出一高频调制信号；

一频率电压转换单元，耦接该滤波单元，用以接收该高频调制信号，并将该高频调制信号转换成一电压信号；以及

一比较器单元，耦接该频率电压转换单元与一参考电压，用以输出一解调信号；其中，该解调信号包含：该比较器单元于该电压信号大于该参考电压时所输出的一高电平信号以及该比较器单元于该电压信号小于该参考电压时所输出的一低电平信号。

在一实施例中，该滤波单元包括：

一第一电阻，其一端耦接至该隔离介质，且其另一端耦接至该第二地端；

一第二电阻，其一端耦接至该隔离介质，且其另一端耦接至该第二地端；其中，该第一电阻、该第二电阻与该隔离介质是组成具有两个输入端与两个输出端的一第一级高通滤波器；

一第一电容，其一端耦接至该第一电阻；

一第三电阻，其一端耦接至该第一电容的另一端，且其另一端耦接至该第二地端；

一第二电容，其一端耦接至该第二电阻；

一第四电阻，其一端耦接至该第二电容的另一端，且其另一端耦接至该第二地端；其中，该第一电容、该第三电阻、该第二电容与该第四电阻是组成具有两个输入端与两个输出端的一第二级高通滤波器；以及

一第三比较器，其两个输入端分别耦接至该第二级高通滤波器的所述两个输出端。

在一实施例中，该频率电压转换单元包括：

一第三电流源；

一第二P型MOS晶体管，是以其源极端耦接该第三电流源；

一第二N型MOS晶体管，其闸极端是与该第二P型MOS晶体管的闸极端耦接以形成一第四共接点，且其汲极端是与该第二P型MOS晶体管的汲极端耦接以形成一第五共接点；

一第二延时电容，其两端分别耦接至该第五共接点与该第二地端；

一第一反相器，其输入端与输出端分别耦接该第三比较器的输出端与该第四共接点；

一第四比较器，其正输入端与负输入端分别耦接一基础参考电压和该第二共接点；

一第一反及逻辑闸，其一输入端耦接该第四比较器的输出端，且其另一输入端耦接该第三比较器的输出端；

一第三P型MOS晶体管，其闸极端耦接该第一反及逻辑闸的输出端，其源极端耦接一第四电流源，且其汲极端耦接一第五电阻；以及

一输出电容，其两端分别耦接该第三P型MOS晶体管的汲极端与该第二地端。

在一实施例中，该比较器单元包括一比较器，其正输入端与负输入端分别耦接该输出电容和该参考电压，且其输出端用以输出所述解调信号。

在可能的实施例中，该频率电压转换单元更进一步包括：

一第五电流源；

一第四P型MOS晶体管，是以其源极端耦接该第五电流源；

一第三N型MOS晶体管，其闸极端是与该第四P型MOS晶体管的闸极端耦接以形成一第六共接点，且其汲极端是与该第四P型MOS晶体管的汲极端耦接以形成一第七共接点；

一第三延时电容，其两端分别耦接至该第七共接点与该第二地端；

一第二反相器，其输入端与输出端分别耦接该第一反相器的输出端与该第六共接点；

一第五比较器，其正输入端与负输入端分别耦接该基础参考电压和该第七共接点；

一第二反及逻辑闸，其一输入端耦接该第五比较器的输出端，且其另一输入端耦接该第一反相器的输出端；以及

一第四P型MOS晶体管，其闸极端耦接该第二反及逻辑闸的输出端，且其源极端耦接该第四电流源，且其汲极端耦接该输出电容。

另外，本实用新型进一步提出一种栅极驱动装置，其具有如前述的隔离式驱动信号传输电路。

附图说明

为进一步揭示本实用新型的具体技术内容，首先请参阅图示，其中：

图1为本实用新型隔离式驱动信号传输电路的一实施例的电路方块图；

图2为本实用新型绘示图1的隔离式驱动信号传输电路的一载波信号产生单元的一实施例的电路拓朴图；

图3为本实用新型绘示图1的隔离式驱动信号传输电路的一载波信号产生单元的另一实施例的电路拓朴图；

图4为本实用新型绘示图1的隔离式驱动信号传输电路的一工作波形图；

图5为本实用新型绘示图1的隔离式驱动信号传输电路的一滤波单元的一实施例的电路拓朴图；

图6为本实用新型绘示图1的隔离式驱动信号传输电路的一频率电压转换单元的一实施例的电路拓朴图；

图7为本实用新型绘示图1的隔离式驱动信号传输电路的另一工作波形图；

以及

图8为本实用新型绘示图1的隔离式驱动信号传输电路的一频率电压转换单元的另一实施例的电路拓朴图。

具体实施方式

为使本实用新型的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本实用新型作进一步的详细说明。

如图1所示，本实用新型的隔离式驱动信号传输电路的一实施例的电路方块图，其中，本实用新型的隔离式驱动信号传输电路可应用于一栅极驱动装置之中，以接收传送自一主控制芯片的一输入信号，例如一IGBT驱动信号。如图1所示，一隔离式驱动信号传输电路1是利用内部的一输入信号接收模块11 对该输入信号进行双载波调制处理以产生差分信号，接着再利用内部的一隔离介质12将所述差分信号传送至一输出信号提供模块13；最终，该输出信号提供模块13对所述差分信号进行解调处理后提供一输出信号至用以控制一栅极运行的至少一IGBT器件。

依据本实用新型的设计，该输入信号接收模块11是耦接于一第一电源VDD1 与一第一地端GND1之间，用以接收一输入信号，并对该输入信号进行一双载波调制处理后输出一差分信号。由图1可知，该输入信号接收模块11包括；一载波信号产生单元111，其为一组由电压决定频率的振荡器；一多路器 (Multiplexer)112；以及一差分信号输出单元113。请同时参阅图2，其绘示载波信号产生单元111的一实施例的电路拓朴图。如图2所示，该载波信号产生单元111是基于一第一阀值电压VTH1与一第二阀值电压VTH2产生一第一载波信号(A)和一第二载波信号(B)，且其包括：一第一电流源1111、一第一P型 MOS晶体管1112、一第一N型MOS晶体管1113、一第二电流源1114、一第一延时电容1110、一第一比较器1115、一第二比较器1116、一第一反或逻辑闸 1117、一第二反或逻辑闸1118、一D型正反器1119以及一分频器111A。

熟悉高频信号传输电路的电子工程师应该知道，该第一电流源1111、该第一P型MOS晶体管1112、该第一N型MOS晶体管1113、与该第二电流源1114 是合以形成一晶体管-晶体管逻辑缓冲电路(Transistor-transistor logic buffer,TTL buffer)，且所述晶体管-晶体管逻辑缓冲电路是与该第一延时电容1110共同组成一延时电路。更详细地说明，该第一P型MOS晶体管1112以其源极端耦接该第一电流源1111。此外，该第一N型MOS晶体管1113的闸极端是与该第一P型MOS晶体管1112的闸极端耦接以形成一第一共接点1CP，该第一N型MOS晶体管1113的汲极端是与该第一P型MOS晶体管1112的汲极端耦接以形成一第二共接点2CP，且该第一N型MOS晶体管1113的源极端耦接该第二电流源1114。另一方面，该第一延时电容1110的两端分别耦接至该第二共接点2CP与该第一地端GND1，且该第一比较器1115的正输入端与负输入端分别耦接该第一阀值电压VTH1和该第二共接点2CP

承上述说明，该第二比较器1116的负输入端与正输入端分别耦接该第二阀值电压VTH2和该第二共接点2CP，且该第一反或逻辑闸1117以一输入端耦接该第一比较器1115的输出端。值得注意的是，该第二反或逻辑闸1118，其一输入端耦接该第二比较器1116的输出端，其另一输入端与该第一反或逻辑闸1117的输出端耦接以形成一第三共接点3CP，且其输出端耦接该第一反或逻辑闸1117的另一输入端。并且，由图2可知该第三共接点3CP耦接该第一共接点1CP。再者，该D型正反器1119具有一时钟信号接收端、一数据接收端、一数据输出端与一反相数据输出端；其中，该时钟信号接收端耦接该第三共接点3CP，且该数据接收端耦接收该反相数据输出端。进一步地，该分频器111A 具有一信号接收端与一信号输出端，其中该信号接收端耦接该数据输出端。

依据本实用新型的设计，第一阀值电压VTH1被设为高阀值，第二阀值电压VTH2被设为低阀值，且第一延时电容1110为一充电电容，其充电时间t1 与放电时间t2可透过如下式(1)与式(2)计算。

t1＝Cdelay1*(VTH2-VTH1)/Idealy1……….(1)

t2＝Cdelay1*(VTH2-VTH1)/Idealy2……….(2)

于上式(1)与式(2)中，Idealy1为第一电流源1111所提供的定电流，Idealy2为第二电流源1114所提供的定电流，且Cdelay1为该第一延时电容 1110的电容值。补充说明的是，充电过程为将电压从VTH2充电至VTH1，且放电过程为将电压从VTH1放电至VTH2。并且，在Idealy1＝Idealy2的情况下可推得如下式(3)。

Fcarrier＝Idelay1/(4*Cdelay1*(VTH2-VTH1))……….(3)

更详细地说明，Idelay1为第一电流源1111所提供的定电流，且第一电流源1111为一电流镜，其基于一组带隙参考电压产生电路所提供的第一带隙基准电压VBG1和负载电阻(RL)而产生Idelay1，同时VTH1与VTH2是由第一带隙基准电压VBG1分压获得；因此，可将前述几个条件表征如下式(4)、式(5)和式(6)。

VTH1＝K1*VBG1……….(4)

VTH2＝K2*VBG1……….(5)

Idelay1＝Kx*VBG1/RL……….(6)

其中，K1与K2为分压系数，而Kx为电流镜的复制倍数。接着，将式(4)、式(5)和式(6)带入上式(3)中以后，即可获得如下式(7)。

Fcarrier1＝Kx/(4*Cdelay1*(K1-K2)*RL)……….(7)

特别说明的是，Fcarrier1为透过该D型正反器1119输出的一第一载波信号(A)的频率，且该第一载波信号(A)亦同时被传送至后级的该分频器111A。由图2可知，所述分频器111A包括N个D型正反器，且N个所述D型正反器彼此之间是采前、后级串接。该第一载波信号(A)是由该分频器111A转换成一第二载波信号(B)，且该第二载波信号(B)的频率可由下式(8)获得。

Fcarrier2＝Kx/(4*Cdelay1*(K1-K2)*RL*2N)……….(8)

请再参阅图1，并请同时参阅图3，其绘示载波信号产生单元111的另一实施例的电路拓朴图。比较图3与图2可以得知，在可能的实施例中，可以使用一反相器11IN取代图2所示的第一P型MOS晶体管1112及第一N型MOS晶体管1113。于此情况下，由于仅需要以第一电流源1111提供一偏置电流至该反相器11IN，因此可以省略第二电流源1114。

如图3所示，该反相器11IN具有一输入端、一输出端、与一偏置端，且该偏置端耦接所述第一电流源1111。并且，该第一延时电容1110的两端分别耦接至该反相器11IN的该输出端与该第一地端GND1。另一方面，该第一比较器1115的正输入端与负输入端分别耦接该第一阀值电压VTH1和该反相器11IN 的该输出端，且该第二比较器1116的负输入端与正输入端分别耦接该第二阀值电压VTH2和该反相器11IN的该输出端。再者，该第一反或逻辑闸1117的一输入端耦接该第一比较器1115的输出端，且其输出端耦接该反相器11IN的该输出端。值得注意的是，该第二反或逻辑闸1118的一输入端耦接该第二比较器1116的输出端，其另一输入端耦接该第一反或逻辑闸1117的输出端。并且，该第二反或逻辑闸1118的输出端同时耦接该第一反或逻辑闸1117的另一输入端和该反相器11IN的该输出端。

对于具有如图3所示的电路拓朴的载波信号产生单元111而言，第一延时电容1110的放电时间t2可以被忽略，因此其输出的第一载波信号(A)和第二载波信号(B)的频率可由下式(9)与式(10)获得。

Fcarrier1＝Kx/(2*Cdelay1*(K1-K2)*RL)……….(9)

Fcarrier2＝Kx/(2*Cdelay1*(K1-K2)*RL*2N)……….(10)

请再参阅图1，并请同时参阅图4所绘示的一工作波形图。依据本实用新型的设计，耦接于第一电源VDD1与第一地端GND1之间的输入信号接收模块11 是用以接收一输入信号，并使其内部的载波信号产生单元111基于第一阀值电压VTH1与第二阀值电压VTH2产生一第一载波信号(A)和一第二载波信号(B)；接着，耦接该输入信号及该载波信号产生单元111的多路器112会对应地输出一第一调制信号(I)或一第二调制信号(II)至差分信号输出单元113。特别地，由上式(7)、式(8)与图4可知，该第一调制信号(I)包含：于该输入信号为高电平时由该多路器112选择输出的该第一载波信号(A)以及于该输入信号为低电平时由该多路器112选择输出的该第二载波信号(B)。另一方面，第二调制信号(II)则包含：于该输入信号为高电平时由该多路器112选择输出的该第二载波信号(B)以及于该输入信号为低电平时由该多路器112选择输出的该第一载波信号(A)。当然，在以其一输入端接收所述第一调制信号(I)或所述第二调制信号(II)后，该差分信号输出单元113便以其两个输出端输出一差分信号至后级的隔离介质12。

特别地，本实用新型采用一高压电容器做为所述隔离介质12，并以一滤波单元131、一频率电压转换单元132、以及一比较器单元133组成所述输出信号提供模块13。请参照图5，其绘示滤波单元131的一实施例的电路拓朴图，其中，滤波单元131是透过该隔离介质12接收该差分信号以对该差分信号进行一高通滤波处理，进而输出一高频调制信号。如图5所示，滤波单元131包括：一第一电阻1311、一第二电阻1312、一第一电容1313、一第三电阻1315、一第二电容1314、一第四电阻1316以及一第三比较器1317。如图5中的虚线方框所示，该第一电阻1311、该第二电阻1312与该隔离介质12是组成具有两个输入端与两个输出端的一第一级高通滤波器，其中，该第一电阻1311的两端分别耦接至该隔离介质12与该第二地端GND2，且该第二电阻1312的两端分别耦接至该隔离介质12与该第二地端GND2；及如图5中的另一虚线方框所示，该第一电容1313、该第三电阻1315、该第二电容1314与该第四电阻1316是组成具有两个输入端与两个输出端的一第二级高通滤波器，其中，该第一电容1313以其一端耦接至该第一电阻1311，该第三电阻1315的两端分别耦接至该第一电容1313的另一端和该第二地端GND2，该第二电容1314以其一端耦接至该第二电阻1312，且该第四电阻1316的两端分别耦接至该第二电容1314的另一端和该第二地端GND2。

值得特别说明的是，透过该隔离介质12输入的该差分信号在经过第一级高通滤波器与第二级高通滤波器的高通滤波处理后，其电压通常会比较低，因此，该第三比较器1317乃以其两个输入端分别耦接至该第二级高通滤波器的所述两个输出端，以将差分信号的电压值(电平)提升至第二电源VDD2的电压值(电平)以提供所述的输出信号。

继续地参阅图1，并请同时参阅图6，其绘示频率电压转换单元132的一实施例的电路拓朴图，其中，频率电压转换单元132耦接滤波单元131以接收由滤波单元131所输出的一高频调制信号，并将该高频调制信号转换成一电压信号。如图6所示，频率电压转换单元132包括：一第三电流源1321、一第二 P型MOS晶体管1322、一第二N型MOS晶体管1323、一第二延时电容1324、一第一反相器1325、一第四比较器1326、一第一反及逻辑闸1327、一第三P 型MOS晶体管1328、一第四电流源1329、一第五电阻132A以及一输出电容132B。

熟悉高频信号传输电路的电子工程师应该知道，该第一反相器1325、该第三电流源1321、该第二P型MOS晶体管1322与该第二N型MOS晶体管1323 组成一晶体管-晶体管逻辑缓冲电路(Transistor-transistor logic buffer, TTL buffer)，且该晶体管-晶体管逻辑缓冲电路是与该第二延时电容1324共同组成一延时电路。更详细地说明，该第二P型MOS晶体管1322以其源极端耦接该第三电流源1321。并且，该第二N型MOS晶体管1323之闸极端是与该第二P型MOS晶体管1322的闸极端耦接以形成一第四共接点4CP，且其汲极端是与该第二P型MOS晶体管1322的汲极端耦接以形成一第五共接点5CP。再者，该第二延时电容1324的两端分别耦接至该第五共接点5CP与该第二地端GND2，且该第一反相器1325的输入端与输出端分别耦接该第三比较器1317的输出端与该第四共接点4CP。另一方面，该第四比较器1326的正输入端与负输入端分别耦接一基础参考电压VREF0和该第二共接点5CP，且该第一反及逻辑闸1327 的一输入端耦接该第四比较器1326的输出端，而其另一输入端则耦接该第三比较器1317的输出端。另外，该第三P型MOS晶体管1328之闸极端耦接该第一反及逻辑闸1327的输出端，其源极端耦接一第四电流源1329，且其汲极端耦接一第五电阻132A。并且，该输出电容132B的两端分别耦接该第三P型MOS 晶体管1328的汲极端与该第二地端GND2。

由图6所示的电路拓朴可知，该频率电压转换单元132透过该第一反相器 1325接收传送自该第三比较器1317的该高频调制信号，并透过该第三P型MOS 晶体管1328与该输出电容132B输出所述电压信号至后级的比较器单元133。特别地，本实用新型是采用一比较器1331作为一解调信号产生单元，如图6 所示，其正输入端与负输入端分别耦接该输出电容132B和一参考电压VREF。易于理解的，只要选择合适的参考电压VREF，便可以令Fcarrier1所对应的电压信号大于参考电压VREF，并同时令Fcarrier2所对应的电压信号小于参考电压 VREF。如此设计，则该比较器单元133在接收传送自该频率电压转换单元132的该电压信号，便会接着输出一解调信号；其中，该解调信号包含：该比较器单元133于该电压信号大于该参考电压VREF时所输出的一高电平信号以及该比较器单元133于该电压信号小于该参考电压VREF时所输出的一低电平信号。

请参照图7，其绘示图1的隔离式驱动信号传输电路的另一工作波形图。依据本实用新型之设计，由该第一反相器1325、该第三电流源1321、该第二P 型MOS晶体管1322、该第二N型MOS晶体管1323与该第二延时电容1324共同组成的延时电路又进一步地与该第四比较器1326组成所谓的单稳态触发(one shot)电路。再者，第四比较器1326的输出信号为一方波信号，且该方波信号的产生由输入信号的上升沿来触发。并且，该方波信号是用以控制该第三P型 MOS晶体管1328的开/关，以决定该第四电流源1329对该第五电阻132A提供电流。因此，输入信号的频率便决定电流流过第五电阻132A的平均大小值，亦即决定了解调信号的输出电压的大小。

图6中的大虚线方框标示一电路单元，其是依据传送自第三比较器1317 的高频调制信号的上升沿来产生单击(one shot)信号，以产生用以控制该第三 P型MOS晶体管1328的开/关的方波信号。其中，该单击信号的延时时间 (Tdelay)是由Idelay2、Cdelay2与Vth决定。Idelay2为第三电流源1321所提供的定电流的值，且Cdelay2为第二延时电容1324的电容值。另一方面， Vth为一阀值电压，即为图6中所标示的基础参考电压VREF0。因此，频率电压转换单元132所输出的电压信号(Vout)可透过下式(11)、(12)、(13)、和(14) 求得。

Tdelay＝Cdelay2*Vth/Idelay2……….(11)

Iout＝Ka*Idelay2……….(12)

Vout＝Iout*Tdelay*Fcarrier*Rout……….(13)

Vout＝Ka*Rout*Cdelay2*Vth*Fcarrier……….(14)

其中，Iout为该第四电流源1329所提供的定电流的值；Ka为Iout与 Idelay2的电流镜射倍数；及Rout为该第五电阻132A的电阻值。易于理解的，频率电压转换单元132所输出的电压信号(Vout)，其电压值(电平)正比于载波频率，同时也正比于Rout(第五电阻132A)、Cdelay2(第二延时电容1324)与基础参考电压VREF0(Vth)。

特别说明的是，当载波信号产生单元111具有如图2所示的电路拓朴结构时，吾人可进一步地将前述式(8)代入式(14)中而获得如下式(15)。

Vout＝Kx*Ka*Rout*Cdelay2*Vth*1/(4*Cdelay1*(K1-K2)*RL*2N)………. (15)

由于第一延时电容1110和第二延时电容1324的工艺条件相同以及阀值电压Vth(亦即，图6所示基础参考电压VREF0)可以是由另一组带隙参考电压产生电路所提供的第二带隙基准电压VBG2分压获得，因而可以获得下式(16)和式(17)。并且，将式(16)和式(17)同时代入前述式(15)后，可获得下式(18)。

Cdelay2/Cdelay1＝K3……….(16)

Vth＝K4*VBG2……….(17)

Vout＝Kx*Ka*K4**K3*Rout*VBG2*1/(4*(K1-K2)*R1*2N)(18)

由于Rout(即，第五电阻132A)与负载电阻(RL)的工艺条件相同，因而可以获得下式(19)。并且，将式(19)代入前述式(18)后，可获得下式(20)。

Rout＝K5*R1……….(19)

Vout＝Kx*Ka*K4**K3*K5*VBG2*/((4*(K1-K2)*2N)…….(20)

另一方面，当载波信号产生单元111具有如图3所示的电路拓朴结构时，吾人可进一步地推导获得如下式(21)。

Vout＝Kx*Ka*K4**K3*K5*VBG2*/((2*(K1-K2)*2N)…….(21)

请参照图8，其绘示频率电压转换单元132的另一实施例的电路拓朴图。比较图6与图8可以轻易发现，图8所示的频率电压转换单元132是更包括：一第五电流源1321’、一第四P型MOS晶体管1322’、一第三N型MOS晶体管1323’、一第三延时电容1324’、一第二反相器1325’、一第五比较器1326’、一第二反及逻辑闸1327’、以及一第四P型MOS晶体管1328’。其中，该第四 P型MOS晶体管1322’以其源极端耦接该第五电流源1321’。并且，该第三N 型MOS晶体管1323’的闸极端是与该第四P型MOS晶体管1322’的闸极端耦接以形成一第六共接点6CP，且其汲极端是与该第四P型MOS晶体管1322’的汲极端耦接以形成一第七共接点7CP。

承上述说明，该第三延时电容1324’的两端分别耦接至该第七共接点7CP 与该第二地端GND2，且该第二反相器1325’的输入端与输出端分别耦接该第一反相器1325的输出端与该第六共接点6CP。再者，该第五比较器1326’的正输入端与负输入端分别耦接该基础参考电压VREF0和该第七共接点7CP，且该第二反及逻辑闸1327’的一输入端耦接该第五比较器1326’的输出端，且其另一输入端耦接该第一反相器1325的输出端。另一方面，该第四P型MOS 晶体管1328’的闸极端耦接该第二反及逻辑闸1327’的输出端，其源极端耦接该第四电流源1329，且其汲极端耦接该输出电容132B。特别地，具有如图8 所示的电路拓朴的该频率电压转换单元的输出电压信号(Vout)可透过下式(22) 和式(22’)求得。

Vout＝2*Ka*Rout*Cdelay2*Vth*Fcarrier……….(22)

因此，可将前述式(16)、式(17)、式(19)一同代入式(22)。如此，当载波信号产生单元111具有如图2所示的电路拓朴结构且频率电压转换单元132具有如图8所示的电路拓朴结构时，吾人可以进一步地推导获得下式(23)。

Vout＝Kx*Ka*K4**K3*K5*VBG2*/((2*(K1-K2)*2N)…….(23)

另一方面，当载波信号产生单元111具有如图3所示的电路拓朴结构且频率电压转换单元132具有如图8所示的电路拓朴结构时，吾人可以进一步地推导获得如下式(24)。

Vout＝Kx*Ka*K4**K3*K5*VBG2*/((K1-K2)*2N)……….(23)

由上述说明可知，调制的载波频率与Idelay1、Cdelay1和VBG1有关，解调的输出信号的电压(Vout)与Rout、Cdelay2、VBG2及载波频率有关。因此，只要在设计电路的时候令第一延时电容1110和第二延时电容1324的工艺条件相同以及令Rout(即，第五电阻132A)与负载电阻(RL)的工艺条件相同，那么最后解调出来的输出信号的电压(Vout)便只会跟Ka、K1、K2、K3、K4、K5、和 VBG2有关。其中，Kx是电流镜(第一电流源1111)的复制倍数，Ka是Iout与Idelay2(第二电流源1114所提供的定电流)的比例，K1～K5分别是电阻、电容、及分压系数，VBG2与VBG2则带隙电压。简单地说，本实用新型的隔离式驱动信号传输电路可以采用一致性的工艺条件使芯片提供一致性的效能。

如此，上述已完整且清楚地说明本实用新型的隔离式驱动信号传输电路；并且，经由上述可得知本实用新型具有下列的优点：

(1)本实用新型的隔离式驱动信号传输电路具有优秀的抗共模瞬变抑制 (CMTI)能力，且能够在隔离低频噪声的情况下传输高频信号。

(2)本实用新型的隔离式驱动信号传输电路所使用的电流镜、带隙电压、电阻、电容等电路组件皆具有一致性的工艺条件，且其关键的电路设计参数是以比例值而非绝对值决定，因此能够使包含本实用新型的隔离式驱动信号传输电路的芯片提供一致性的效能。

本实用新型所公开的，为优选实施例的一种，但凡局部的变更或修饰而源于本实用新型的技术思想而为本领域技术人员所易于推知，皆不脱离本实用新型的专利权保护范围。

以上所述的具体实施例，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本实用新型的具体实施例而已，并不用于限制本实用新型，凡在本实用新型的精神和原则内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围内。

Claims (9)

1.一种隔离式IGBT栅极驱动信号传输电路，其特征在于，其包括：

一输入信号接收模块，耦接于一第一电源与一第一地端之间，用以接收一输入信号，并对该输入信号进行一双载波调制处理后输出一差分信号；

一隔离介质，其为一高压电容器，且耦接该输入信号接收模块以接收该差分信号；以及

一输出信号提供模块，耦接于一第二电源与一第二地端之间，且同时耦接该隔离介质，用以透过该隔离介质接收该差分信号，且在对该差分信号进行一双载波解调处理后提供一输出信号至用以控制一栅极运行的至少一IGBT器件。

2.根据权利要求1所述的隔离式IGBT栅极驱动信号传输电路，其特征在于，该输入信号接收模块包括：

一载波信号产生单元，用以基于一第一阀值电压与一第二阀值电压产生一第一载波信号和一第二载波信号；

一多路器，耦接该输入信号及该载波信号产生单元以对该输入信号进行所述的双载波调制处理，以输出一第一调制信号或一第二调制信号，其中，该第一调制信号的产生方式为：于该输入信号为高电平时使该多路器输出该第一载波信号及于该输入信号为低电平时使该多路器输出该第二载波信号，且该第二调制信号的产生方式为：于该输入信号为高电平时使该多路器输出该第二载波信号及于该输入信号为低电平时使该多路器输出该第一载波信号；以及

一差分信号输出单元，耦接该多路器，且具有一输入端以接收该第一调制信号或该第二调制信号，并具有两个输出端以输出该差分信号。

3.根据权利要求2所述的隔离式IGBT栅极驱动信号传输电路，其特征在于，该载波信号产生单元包括：

一第一电流源；

一第一P型MOS晶体管，是以其源极端耦接该第一电流源；

一第一N型MOS晶体管，其闸极端是与该第一P型MOS晶体管的闸极端耦接以形成一第一共接点，且其汲极端是与该第一P型MOS晶体管的汲极端耦接以形成一第二共接点；

一第二电流源，耦接该第一N型MOS晶体管的源极端；

一第一延时电容，其两端分别耦接至该第二共接点与该第一地端；

一第一比较器，其正输入端与负输入端分别耦接该第一阀值电压和该第二共接点；

一第二比较器，其负输入端与正输入端分别耦接该第二阀值电压和该第二共接点；

一第一反或逻辑闸，其一输入端耦接该第一比较器的输出端；

一第二反或逻辑闸，其一输入端耦接该第二比较器的输出端，其另一输入端与该第一反或逻辑闸的输出端耦接以形成一第三共接点，且其输出端耦接该第一反或逻辑闸的另一输入端；其中，该第三共接点耦接该第一共接点；

一D型正反器，具有一时钟信号接收端、一数据接收端、一数据输出端与一反相数据输出端；其中，该时钟信号接收端耦接该第三共接点，且该数据接收端耦接该反相数据输出端；以及

一分频器，具有一信号接收端与一信号输出端，其中该信号接收端耦接该数据输出端；

其中，该D型正反器的该数据输出端用以输出具一第一频率的该第一载波信号，且该分频器的该信号输出端用以输出具一第二频率的该第二载波信号。

4.根据权利要求2所述的隔离式IGBT栅极驱动信号传输电路，其特征在于，该载波信号产生单元包括：

一第一电流源；

一反相器，具有一输入端、一输出端与一偏置端，且该偏置端耦接该第一电流源；

一第一延时电容，其两端分别耦接至该反相器的该输出端与该第一地端；

一第一比较器，其正输入端与负输入端分别耦接该第一阀值电压和该反相器的该输出端；

一第二比较器，其负输入端与正输入端分别耦接该第二阀值电压和该反相器的该输出端；

一第一反或逻辑闸，其一输入端耦接该第一比较器的输出端，且其输出端耦接该反相器的该输出端；

一第二反或逻辑闸，其一输入端耦接该第二比较器的输出端，其另一输入端耦接该第一反或逻辑闸的输出端以形成一第三共接点，且其输出端同时耦接该第一反或逻辑闸的另一输入端和该反相器的该输出端；

一D型正反器，具有一时钟信号接收端、一数据接收端、一数据输出端与一反相数据输出端；其中，该时钟信号接收端耦接该第三共接点，且该数据接收端耦接收该反相数据输出端；以及

一分频器，具有一信号接收端与一信号输出端，其中该信号接收端耦接该数据输出端；

其中，该D型正反器的该数据输出端用以输出具一第一频率的该第一载波信号，且该分频器的该信号输出端用以输出具一第二频率的该第二载波信号。

5.根据权利要求3所述的隔离式IGBT栅极驱动信号传输电路，其特征在于，该输出信号提供模块包括：

一滤波单元，是透过该隔离介质接收该差分信号，用以对该差分信号进行一高通滤波处理，进而输出一高频调制信号；

一频率电压转换单元，耦接该滤波单元，用以接收该高频调制信号，并将该高频调制信号转换成一电压信号；以及

一比较器单元，耦接该频率电压转换单元与一参考电压，用以输出一解调信号；其中，该解调信号包含：该比较器单元于该电压信号大于该参考电压时所输出的一高电平信号以及该比较器单元于该电压信号小于该参考电压时所输出的一低电平信号。

6.根据权利要求5所述的隔离式IGBT栅极驱动信号传输电路，其特征在于，该滤波单元包括：

一第一电阻，其一端耦接至该隔离介质，且其另一端耦接至该第二地端；

一第二电阻，其一端耦接至该隔离介质，且其另一端耦接至该第二地端；其中，该第一电阻、该第二电阻与该隔离介质是组成具有两个输入端与两个输出端的一第一级高通滤波器；

一第一电容，其一端耦接至该第一电阻；

一第三电阻，其一端耦接至该第一电容的另一端，且其另一端耦接至该第二地端；

一第二电容，其一端耦接至该第二电阻；

一第四电阻，其一端耦接至该第二电容的另一端，且其另一端耦接至该第二地端；其中，该第一电容、该第三电阻、该第二电容、与该第四电阻是组成具有两个输入端与两个输出端的一第二级高通滤波器；以及

一第三比较器，其两个输入端分别耦接至该第二级高通滤波器的所述两个输出端。

7.根据权利要求6所述的隔离式IGBT栅极驱动信号传输电路，其特征在于，该频率电压转换单元包括：

一第三电流源；

一第二P型MOS晶体管，是以其源极端耦接该第三电流源；

一第二N型MOS晶体管，其闸极端是与该第二P型MOS晶体管的闸极端耦接以形成一第四共接点，且其汲极端是与该第二P型MOS晶体管的汲极端耦接以形成一第五共接点；

一第二延时电容，其两端分别耦接至该第五共接点与该第二地端；

一第一反相器，其输入端与输出端分别耦接该第三比较器的输出端与该第四共接点；

一第四比较器，其正输入端与负输入端分别耦接一基础参考电压和该第二共接点；

一第一反及逻辑闸，其一输入端耦接该第四比较器的输出端，且其另一输入端耦接该第三比较器的输出端；

一第三P型MOS晶体管，其闸极端耦接该第一反及逻辑闸的输出端，其源极端耦接一第四电流源，且其汲极端耦接一第五电阻；以及

一输出电容，其两端分别耦接该第三P型MOS晶体管的汲极端与该第二地端。

8.根据权利要求7所述的隔离式IGBT栅极驱动信号传输电路，其特征在于，该比较器单元包括一比较器，其正输入端与负输入端分别耦接该输出电容和该参考电压，且其输出端用以输出所述解调信号。

9.根据权利要求7所述的隔离式IGBT栅极驱动信号传输电路，其特征在于，该频率电压转换单元更包括：

一第五电流源；

一第四P型MOS晶体管，是以其源极端耦接该第五电流源；

一第三N型MOS晶体管，其闸极端是与该第四P型MOS晶体管的闸极端耦接以形成一第六共接点，且其汲极端是与该第四P型MOS晶体管的汲极端耦接以形成一第七共接点；

一第三延时电容，其两端分别耦接至该第七共接点与该第二地端；

一第二反相器，其输入端与输出端分别耦接该第一反相器的输出端与该第六共接点；

一第五比较器，其正输入端与负输入端分别耦接该基础参考电压和该第七共接点；

一第二反及逻辑闸，其一输入端耦接该第五比较器的输出端，且其另一输入端耦接该第一反相器的输出端；以及

一第四P型MOS晶体管，其闸极端耦接该第二反及逻辑闸的输出端，且其源极端耦接该第四电流源，且其汲极端耦接该输出电容。

Images