CN110876026B - 电子装置及其操作方法 - Google Patents

电子装置及其操作方法 Download PDF

Info

Publication number
CN110876026B
CN110876026B CN201910112267.2A CN201910112267A CN110876026B CN 110876026 B CN110876026 B CN 110876026B CN 201910112267 A CN201910112267 A CN 201910112267A CN 110876026 B CN110876026 B CN 110876026B
Authority
CN
China
Prior art keywords
control signal
voltage
output terminal
high voltage
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910112267.2A
Other languages
English (en)
Other versions
CN110876026A (zh
Inventor
李承龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN110876026A publication Critical patent/CN110876026A/zh
Application granted granted Critical
Publication of CN110876026B publication Critical patent/CN110876026B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/617—Noise processing, e.g. detecting, correcting, reducing or removing noise for reducing electromagnetic interference, e.g. clocking noise

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Theoretical Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electrophonic Musical Instruments (AREA)
  • Power Conversion In General (AREA)

Abstract

一种电子装置及其操作方法。电子装置包括：电阻元件，所述电阻元件被联接在第一电压的供电端子与输出信号的输出端子之间；驱动元件，所述驱动元件被联接在输出信号的输出端子与第二电压的供电端子之间，并且适用于基于控制信号进行操作；以及控制器，所述控制器适用于基于控制器的输入信号而生成到驱动元件的控制信号。控制器在控制信号的第一转换时段的初始时段期间利用第一驱动力驱动控制信号的输出端子，并且在第一转换时段的剩余时段期间利用与第一驱动力不同的第二驱动力驱动控制信号的输出端子。初始时段是根据驱动元件的阈值电压确定的。

Description

电子装置及其操作方法
技术领域
本专利文件中公开的技术和实现方式总体上涉及一种能够被用于半导体和电子装置中的驱动电路设计。
背景技术
一般而言，电子装置包括接口电路，所述接口电路用于链接两个或更多个电路以将电信号从一个电路传输到另一个电路。然而，在传输电信号时，信号转换时间可能对信号传输的准确性产生影响。如果在接口电路中电信号过快地从低到高或从高到低进行转换，则电磁干扰(EMI)和电气过应力(electrical over-stress，EOS)可能会导致不必要的噪声。另一方面，如果电信号过慢地从低到高或从高到低进行转换，则接收所传输的信号的电路可能由于信号时序裕量的减小而难以正确地捕获信号。此外，随着接口电路变得更加敏感，电子装置的特性会由于信号转换期间生成的功率噪声而显著降低。因此，需要以在信号转换期间避免生成功率噪声的方式来设计接口电路。
电子装置可以包括用于控制EMI、EOS等的电路以及与时序裕量相关联的电路。然而，这些附加电路不仅会对电子装置的性能具有负面影响，而且会对电子装置的制造成本具有负面影响。
例如，图像感测装置基于微量的光而生成电信号。如果当图像感测装置中的接口电路或在图像感测装置与另一电子装置之间的接口电路对电信号进行中继或转换时出现了功率噪声、EMI、EOS等，则图像感测装置的图像质量变差。
图像感测装置是利用半导体的光敏特性来捕获图像的传感器。图像感测装置大致被分为电荷耦合器件(CCD)图像传感器和互补金属氧化物半导体(CMOS)图像传感器。CMOS图像传感器基于CMOS集成电路制造工艺而被制造。CMOS图像传感器的这一特性使得可以将模拟控制电路和数字控制电路两者集成在单个集成电路(IC)中，从而使得CMOS图像传感器成为被最广泛使用的图像传感器的类型。
发明内容
本专利文件提供了能够优化在接口电路处的信号转换中的信号的转换时段的电子装置的设计以及其它内容。
在一个示例方面，所公开的技术能够被实现为提供一种电子装置，所述电子装置包括：电阻元件，所述电阻元件被联接在第一电压的供电端子与输出信号的输出端子之间；驱动元件，所述驱动元件被联接在输出信号的输出端子与第二电压的供电端子之间，以基于控制信号选择性地驱动输出信号的输出端子；以及控制器，所述控制器被联接到驱动元件，将基于控制器的输入信号而生成的控制信号提供给驱动元件，控制器在控制信号的第一转换时段的初始时段期间利用第一驱动力驱动控制信号的输出端子，并且在第一转换时段的剩余时段期间利用与第一驱动力不同的第二驱动力来驱动控制信号的输出端子，其中，初始时段是根据驱动元件的阈值电压确定的。
第一驱动力可以大于第二驱动力。
控制器可以包括：主驱动器，所述主驱动器基于输入信号在第一转换时段期间利用第三电压驱动控制信号的输出端子；以及子驱动器，所述子驱动器基于输入信号和控制信号在初始时段期间利用第三电压驱动控制信号的输出端子，在剩余时段期间所述子驱动器被禁用。
第一电压可以包括第一高电压，第三电压可以包括第二高电压，第一高电压和第二高电压可以具有相同的电压电平或不同的电压电平。
主驱动器可以在控制信号的第二转换时段期间利用第二电压来驱动控制信号的输出端子。
第二电压可以包括逻辑低电压。
控制器还可以包括被联接在第三电压的供电端子与主驱动器之间的电流源。
在另一示例方面，所公开的技术能够被实现为提供一种电子装置，所述电子装置包括：上拉电阻元件，所述上拉电阻元件被联接在第一高电压的供电端子与输出信号的输出端子之间，以使在输出信号的输出端子处的电压朝向第一电压增大；下拉驱动元件，所述下拉驱动元件被联接在输出信号的输出端子与低电压的供电端子之间，以基于用于下拉驱动元件的控制信号来选择性地利用低电压驱动输出信号的输出端子；主驱动器，所述主驱动器被联接在第二高电压的供电端子与低电压的供电端子之间，以基于主驱动器的输入信号，在控制信号的第一转换时段期间利用第二高电压驱动控制信号的输出端子，并且在控制信号的第二转换时段期间利用低电压驱动控制信号的输出端子；以及子驱动器，所述子驱动器被联接在第二高电压的供电端子与低电压的供电端子之间，以基于主驱动器的输入信号和用于下拉驱动元件的控制信号而在第一转换时段的初始时段期间利用第二高电压驱动控制信号的输出端子，所述子驱动器在第一转换时段的剩余时段和第二转换时段期间被禁用。
初始时段可以根据下拉驱动元件的阈值电压来确定。
第一高电压和第二高电压可以具有相同的电压电平或不同的电压电平。
子驱动器可以包括：检测电路，所述检测电路被联接在第二高电压的供电端子与低电压的供电端子之间，以基于控制信号检测初始时段，检测电路生成对应于检测结果的检测信号；以及驱动电路，所述驱动电路被联接在第二高电压的供电端子与控制信号的输出端子之间，以基于输入信号和检测信号而在初始时段期间利用第二高电压来驱动控制信号的输出端子。
检测电路可以包括：第一驱动元件，所述第一驱动元件被联接在第二高电压的供电端子与检测信号的输出端子之间，以基于控制信号利用第二高电压驱动检测信号的输出端子；以及第二驱动元件，所述第二驱动元件被联接在检测信号的输出端子与低电压的供电端子之间，以基于控制信号利用低电压来驱动检测信号的输出端子。
第二驱动元件的阈值电压可以等于下拉驱动元件的阈值电压。
驱动电路可以包括：第一驱动元件，所述第一驱动元件被联接在第二高电压的供电端子与联接端子之间，以基于输入信号利用第二高电压驱动联接端子；以及第二驱动元件，所述第二驱动元件被联接在联接端子与控制信号的输出端子之间，以基于检测信号利用第二高电压驱动控制信号的输出端子。
主驱动器可以包括：第一驱动元件，所述第一驱动元件被联接在第二高电压的供电端子与控制信号的输出端子之间，以基于输入信号利用第二高电压来驱动控制信号的输出端子；以及第二驱动元件，所述第二驱动元件被联接在控制信号的输出端子与低电压的供电端子之间，以基于输入信号利用低电压来驱动控制信号的输出端子。
电子装置还可以包括被联接在第二高电压的供电端子与主驱动器之间的电流源。
在另一示例方面，所公开的技术能够被实现为提供一种电子装置的操作方法，所述电子装置包括主驱动器、子驱动器、上拉电阻元件和下拉驱动元件，所述操作方法包括：无论控制信号如何，通过上拉电阻元件持续地向输出信号的输出端子提供第一高电压；当输入信号从第一电压电平转换到第二电压电平时，在控制信号的第一转换时段的初始时段期间，通过主驱动器和子驱动器利用第二高电压来驱动控制信号的输出端子；当输入信号从第一电压电平转换到第二电压电平时，在控制信号的第一转换时段的剩余时段期间，通过主驱动器利用第二高电压驱动控制信号的输出端子，并且禁用子驱动器；以及基于控制信号，通过下拉驱动元件利用低电压来驱动输出信号的输出端子。
初始时段可以根据下拉驱动元件的阈值电压来确定。
第一高电压和第二高电压可以具有相同的电压电平或不同的电压电平。
操作方法还可以包括：当输入信号从第二电压电平转换到第一电压电平时，在控制信号的第二转换时段期间，通过主驱动器利用低电压来驱动控制信号的输出端子；以及基于控制信号禁用下拉驱动元件。
在附图、说明书和权利要求中详细描述了所公开的技术的上述实施方式和其它方面。
附图说明
图1是示出基于所公开的技术的实施方式的电子装置的示例的框图。
图2是示出图1所示的电子装置的内部电路的电路图。
图3是用于描述图1所示的电子装置的操作的时序图。
图4是示出基于所公开的技术的实施方式的电子装置的另一示例的电路图。
具体实施方式
图1是示出基于所公开的技术的实施方式的电子装置的示例的框图。
参照图1，电子装置可以包括电阻元件100、驱动元件200和控制器300。
电阻元件100可以被联接在第一高电压VDDIO的供电端子与输出信号DOUT的输出端子之间，输出信号DOUT的输出端子将电阻元件100联接到驱动元件200。当驱动元件200用作电阻器时，输出电压DOUT可以是第一高电压VDDIO的分数，这是由于第一高电压VDDIO在电阻元件100与驱动元件200之间的分配而导致的。当驱动元件200关断时，电阻元件100可以被用于确保第一高电压VDDIO(或低于第一高电压VDDIO的某一电压)跨越驱动元件200的两端。电阻元件100可以被用于将特定高电压施加到输出信号DOUT的输出端子。因此，电阻元件100可以用作上拉电阻器。
驱动元件200可以被联接在输出信号DOUT的输出端子与逻辑低电压VSS(例如接地电压)的供电端子之间。驱动元件200可以基于控制信号CTRL进行操作。例如，驱动元件200可以基于控制信号CTRL而选择性地利用低电压VSS驱动输出信号DOUT的输出端子。在该配置中，驱动元件200可以被用于将输出信号DOUT的输出端子设置到或拉到逻辑低电压VSS。因此，驱动元件200可以用作下拉驱动器。
控制器300可以被联接在第二高电压VDDDRV的供电端子与低电压VSS的供电端子之间。第二高电压VDDDRV和第一高电压VDDIO可以具有相同的电压电平，或者也可以另选地具有不同的电压电平。控制器300可以基于输入信号DIN生成控制信号CTRL。
在所公开的技术的一些实施方式中，当输入信号DIN从第一电压电平转换到第二电压电平时，控制器300可以基于控制信号CTRL的第一转换时段期间的两个不同的驱动力(driving force)而生成控制信号CTRL。例如，控制器300可以在控制信号CTRL的第一转换时段的初始时段期间利用第一驱动力驱动控制信号CTRL的输出端子，并且可以在控制信号CTRL的第一转换时段的剩余时段期间利用第二驱动力驱动控制信号CTRL的输出端子。第一驱动力可以大于第二驱动力。可以根据驱动元件200的阈值电压确定第一转换时段的初始时段。第一转换时段可以是其中控制信号CTRL从停用电平转换到激活电平的时段。例如，假设逻辑高电平被用于激活驱动元件200且逻辑低电平被用于停用驱动元件200，则控制信号CTRL在第一转换时段期间从逻辑低电平转换到逻辑高电平。
另一方面，当输入信号DIN从第二电压电平转换到第一电压电平时，控制器300可以在控制信号CTRL的第二转换时段期间基于单个驱动力而生成控制信号CTRL。第二转换时段可以是其中控制信号CTRL从激活电平转换到停用电平的时段。例如，假设逻辑高电平被用于激活驱动元件200且逻辑低电平被用于停用驱动元件200，则控制信号CTRL在第二转换时段期间从逻辑高电平转换到逻辑低电平。
控制器300可以包括主驱动器310和子驱动器320。主驱动器310可以基于输入信号DIN来驱动控制信号CTRL的输出端子。例如，当输入信号DIN处于低电平时，主驱动器310可以将控制信号CTRL的输出端子上拉到第二高电压VDDDRV。假设(例如)在控制信号CTRL的第一转换时段期间输入信号DIN处于低电平，并且在控制信号CTRL的第二转换时段期间输入信号DIN处于高电平，则主驱动器310可以在控制信号CTRL的第一转换时段期间利用第二高电压VDDDRV驱动控制信号CTRL的输出端子，并且可以在控制信号CTRL的第二转换时段期间利用低电压VSS驱动控制信号CTRL的输出端子。
子驱动器320可以被用于更快地斜坡提升控制信号CTRL的输出端子处的电压。通过将子驱动器320与主驱动器310结合使用，控制信号CTRL可以被精细地调整以具有期望的波形。在所公开的技术的实施方式中，子驱动器320可以利用更高的电流驱动能力将控制信号CTRL的输出端子上拉到第二高电压VDDDRV。例如，子驱动器320可以基于输入信号DIN在控制信号CTRL的第一转换时段的初始时段期间使用多于一个的上拉晶体管(例如PMOS)来利用第二高电压VDDDRV驱动控制信号CTRL的输出端子。可以基于输入信号DIN和控制信号CTRL在控制信号CTRL的第一转换时段的剩余时段期间和控制信号CTRL的第二转换时段期间禁用子驱动器320。
图2是示出图1所示的电子装置的内部电路的电路图。
参照图2，电阻元件100可以包括被联接在第一高电压VDDIO的供电端子与输出信号DOUT的输出端子之间的电阻器RPUP。在通过改变电平来表示电信号时，上升时间是将信号的电平(例如电压电平)从特定低值增大到所需的高值所花费的时间。这里，输出信号DOUT的上升时间可以根据电气电路的阻抗值或联接到输出信号DOUT的输出端子的组件的阻抗值(包括电阻器RPUP的电阻值)而变化。
驱动元件200可以包括被联接在输出信号DOUT的输出端子与低电压VSS的供电端子之间的NMOS晶体管NDRV。这里，NMOS晶体管NDRV的栅极接收控制信号CTRL以导通或关断驱动元件200。下降时间是将信号电平从特定高值降低到所需的低值所花费的时间。输出信号DOUT的下降时间可以根据电气电路的阻抗值或联接到输出信号DOUT的输出端子的组件的阻抗值(包括NMOS晶体管NDRV的导通电阻)而变化。
控制器300的主驱动器310可以被联接在第二高电压VDDDRV的供电端子与低电压VSS的供电端子之间。主驱动器310可以基于输入信号DIN而利用第二高电压VDDDRV和低电压VSS中的任一个来驱动控制信号CTRL的输出端子。主驱动器310可以包括第一驱动元件P1和第二驱动元件N1。
第一驱动元件P1可以包括被联接在第二高电压VDDDRV的供电端子与控制信号CTRL的输出端子之间的PMOS晶体管。这里，第一驱动元件P1的PMOS晶体管的栅极接收输入信号DIN以导通或关断第一驱动元件P1。当输入信号DIN从第一电压电平转换到第二电压电平时，第一驱动元件P1可以在控制信号CTRL的第一转换时段期间利用第二高电压VDDDRV来驱动控制信号CTRL的输出端子。
第二驱动元件N1可以包括被联接在控制信号CTRL的输出端子与低电压VSS的供电端子之间的NMOS晶体管。这里，第二驱动元件N1的NMOS晶体管的栅极接收输入信号DIN。当输入信号DIN从第二电压电平转换到第一电压电平时，第二驱动元件N1可以在控制信号CTRL的第二转换时段期间利用低电压VSS驱动控制信号CTRL的输出端子。
控制器300的子驱动器320可以被联接在第二高电压VDDDRV的供电端子与控制信号CTRL的供电端子之间。子驱动器320可以包括检测电路321和驱动电路323。
检测电路321可以被联接在第二高电压VDDDRV的供电端子与低电压VSS的供电端子之间。检测电路321可以基于控制信号CTRL来检测控制信号CTRL的第一转换时段中的初始时段，并且可以生成对应于检测的结果的检测信号DD。检测电路321可以包括第一驱动元件P2和第二驱动元件N2。
第一驱动元件P2可以包括被联接在第二高电压VDDDRV的供电端子与检测信号DD的输出端子之间的PMOS晶体管。这里，第一驱动元件P2的PMOS晶体管的栅极接收控制信号CTRL以上拉检测信号DD的输出端子。第一驱动元件P2可以基于控制信号CTRL利用第二高电压VDDDRV驱动检测信号DD的输出端子。如下文将讨论的那样，第一驱动元件P2可以与另一驱动元件(例如P3)一起以更高的电流驱动能力进行驱动。
第二驱动元件N2可以包括被联接在检测信号DD的输出端子和低电压VSS的供电端子之间的NMOS晶体管。这里，第二驱动元件N2的NMOS晶体管的栅极接收控制信号CTRL，以检测控制信号CTRL的第一转换时段的初始时段是否已经结束。第二驱动元件N2可以基于控制信号CTRL利用低电压VSS来驱动检测信号DD的输出端子。第二驱动元件N2可以在控制信号CTRL的第一转换时段的初始时段期间被关断，以通过操作子驱动器320而提供更高的电流驱动能力，并且可以在控制信号CTRL的第一转换时段的剩余时段期间被导通，以禁用子驱动器320。在所公开的技术的实施方式中，第二驱动元件N2的阈值电压可以被设计为等于驱动元件200的阈值电压。
驱动电路323可以被联接在第二高电压VDDDRV的供电端子与控制信号CTRL的输出端子之间。驱动电路323可以基于输入信号DIN和检测信号DD而在控制信号CTRL的第一转换时段的初始时段期间利用第二高电压VDDDRV驱动控制信号CTRL的输出端子。换句话说，驱动电路323可以利用第二高电压VDDDRV驱动控制信号CTRL的输出端子，直到控制信号CTRL的输出端子的电压电平达到驱动元件200的阈值电压。可以基于输入信号DIN和检测信号DD而在控制信号CTRL的第一转换时段的剩余时段(在控制信号CTRL的第一转换时段的初始时段之后)和控制信号CTRL的第二转换时段期间禁用驱动电路323。驱动电路323可以包括第一驱动元件P3和第二驱动元件N3。
第一驱动元件P3可以包括被联接在第二高电压VDDDRV的供电端子与联接端子之间的PMOS晶体管，并且PMOS晶体管的栅极接收输入信号DIN。例如，第一驱动元件P3可以包括PMOS晶体管，该PMOS晶体管具有漏极端子、被联接到第二高电压VDDDRV的供电端子的源极端子以及用于接收输入信号DIN的栅极端子。第一驱动元件P3可以基于输入信号DIN而利用第二高电压VDDDRV驱动联接端子。
第二驱动元件N3可以包括被联接在联接端子与控制信号CTRL的输出端子之间的NMOS晶体管。这里，第二驱动元件N3的NMOS晶体管的栅极接收检测信号DD。第二驱动元件N3可以基于检测信号DD在控制信号CTRL的第一转换时段的初始时段期间利用第二高电压VDDDRV驱动控制信号CTRL的输出端子。换句话说，第二驱动元件N3可以利用第二高电压VDDDRV驱动控制信号CTRL的输出端子，直到控制信号CTRL的输出端子的电压电平达到驱动元件200的阈值电压。第二驱动元件N3可以在控制信号CTRL的第一转换时段的初始时段期间被导通，并且可以在控制信号CTRL的第一转换时段的剩余时段期间被关断。
在下文中，将参照图3描述基于所公开的技术的一些实施方式而实现的电子装置的内部电路的操作。
图3是用于描述图1所示的电子装置的操作的时序图。参照图3中的示例，该装置可以被操作为使用电阻元件100将特定电压(例如，第一高电压VDDIO或低于第一高电压VDDIO的某一电压)持续地提供给输出信号DOUT的输出端子。无论控制信号CTRL如何，都将特定电压施加到输出信号DOUT的输出端子，但输出信号DOUT的幅值可以根据控制信号CTRL而变化。
驱动元件200可以基于控制信号CTRL而选择性地将低电压VSS提供给输出信号DOUT的输出端子。例如，当输入信号DIN从第一电压电平(例如逻辑高电平)转换到第二电压电平(例如逻辑低电平)时，驱动元件200可以基于控制信号CTRL利用低电压VSS驱动输出信号DOUT的输出端子。另一方面，当输入信号DIN从第二电压电平(例如逻辑低电平)转换到第一电压电平(例如逻辑高电平)时，可以基于控制信号CTRL禁用驱动元件200。
当输入信号DIN从第一电压电平(例如逻辑高电平)转换到第二电压电平(例如逻辑低电平)时，可以如下所述地生成控制信号CTRL。
在控制信号CTRL的第一转换时段的初始时段期间，主驱动器310和子驱动器320可以利用第二高电压VDDDRV同时驱动控制信号CTRL的输出端子。
在控制信号CTRL的第一转换时段的剩余时段期间，主驱动器310可以利用第二高电压VDDDRV驱动控制信号CTRL的输出端子，并且子驱动器320可以被禁用。
可以根据驱动元件200的阈值电压来设置或确定控制信号CTRL的第一转换时段的初始时段。由于被包括在子驱动器320中的第二驱动元件N2的阈值电压被设计为等于驱动元件200的阈值电压，所以子驱动器320可以间接地检测第一转换时段的初始时段。因此，可以在第一转换时段的初始时段期间启用子驱动器320，并且可以在第一转换时段的剩余时段期间禁用子驱动器320。
当输入信号DIN从第二电压电平(例如逻辑低电平)转换到第一电压电平(例如逻辑高电平)时，主驱动器310可以在控制信号CTRL的第二转换时段期间利用低电压VSS驱动控制信号CTRL的输出端子。因此，可以基于控制信号CTRL来禁用驱动元件200。
图4是示出根据所公开的技术的实施方式的电子装置的另一示例的电路图。
参照图4，电子装置可以包括电阻元件400、驱动元件500以及控制器600。
由于电阻元件400和驱动元件500与上文参照图1和图2描述的电阻元件100和驱动元件200相同，因此将省略其详细描述。
控制器600可以包括主驱动器610、子驱动器620和电流源630。
由于主驱动器610和子驱动器620与上文参照图1和图2描述的主驱动器310和子驱动器320相同，因此将省略其详细描述。
电流源630可以被联接在第二高电压VDDDRV的供电端子与主驱动器610之间。当主驱动器610在控制信号CTRL的第一转换时段期间驱动控制信号CTRL时，电流源630可以更加线性地对控制信号CTRL的斜率进行控制。换句话说，由于被包括在主驱动器610中的第一驱动元件P11的导通电阻(例如漏极-源极导通电阻)对工艺、电压和温度(PVT)的变化敏感，因此，可以将对PVT的变化不敏感的电流源(例如电流源630)设置在第一驱动元件P11与第二高电压VDDDRV之间，从而无论PVT的变化如何，控制信号CTRL都可具有恒定的斜率。因此，在控制信号CTRL的第一转换时段期间，可以通过电流源630更加精准地控制驱动元件500。
在所公开的技术的一些实施方式中，电子装置可以优化控制信号的转换时段，最小化时序裕量的损失，同时对功率噪声、电磁干扰(EMI)、电气过应力(EOS)等具有强的抵抗力。
仅描述了用于实现所公开的技术的特定实施方式和示例。基于所描述的内容，其它的实现方式和实施方式是可能的。
相关申请的交叉引用
本专利文件要求于2018年8月13日提交的韩国专利申请第10-2018-0094528号的优先权和权益，该申请的公开内容通过引用而整体并入本文。

Claims (18)

1.一种电子装置，所述电子装置包括具有输出信号的输出端子的内部电路，所述电子装置包括：
电阻元件，所述电阻元件被联接在第一电压的供电端子与所述输出信号的输出端子之间；
驱动元件，所述驱动元件被联接在所述输出信号的输出端子与第二电压的供电端子之间，以基于控制信号而选择性地驱动所述输出信号的输出端子；以及
控制器，所述控制器被联接到所述驱动元件以将基于所述控制器的输入信号而生成的所述控制信号提供给所述驱动元件，所述控制器在所述控制信号的第一转换时段的初始时段期间利用第一驱动力驱动所述控制信号的输出端子，并且在所述第一转换时段的剩余时段期间利用与所述第一驱动力不同的第二驱动力来驱动所述控制信号的输出端子，
其中，所述初始时段是根据所述驱动元件的阈值电压确定的，
其中，所述第一电压是逻辑高电压，并且所述第二电压是逻辑低电压，并且
其中，所述第一驱动力大于所述第二驱动力。
2.根据权利要求1所述的电子装置，其中，所述控制器包括：
主驱动器，所述主驱动器基于所述输入信号而在所述第一转换时段期间利用第三电压来驱动所述控制信号的输出端子；以及
子驱动器，所述子驱动器基于所述输入信号和所述控制信号而在所述初始时段期间利用所述第三电压来驱动所述控制信号的输出端子，在所述剩余时段期间所述子驱动器被禁用。
3.根据权利要求2所述的电子装置，
其中，所述第一电压包括第一高电压，
其中，所述第三电压包括第二高电压，
其中，所述第一高电压和所述第二高电压具有相同的电压电平或不同的电压电平。
4.根据权利要求2所述的电子装置，其中，所述主驱动器在所述控制信号的第二转换时段期间利用所述第二电压驱动所述控制信号的输出端子。
5.根据权利要求2所述的电子装置，其中，所述控制器还包括电流源，所述电流源被联接在所述第三电压的供电端子与所述主驱动器之间。
6.一种电子装置，所述电子装置包括具有输出信号的输出端子的内部电路，所述电子装置包括：
上拉电阻元件，所述上拉电阻元件被联接在第一高电压的供电端子与所述输出信号的输出端子之间，以使在所述输出信号的输出端子处的电压朝向所述第一高电压增大；
下拉驱动元件，所述下拉驱动元件被联接在所述输出信号的输出端子与低电压的供电端子之间，以基于用于所述下拉驱动元件的控制信号而选择性地利用所述低电压来驱动所述输出信号的输出端子；
主驱动器，所述主驱动器被联接在第二高电压的供电端子与所述低电压的供电端子之间，以基于所述主驱动器的输入信号，在所述控制信号的第一转换时段期间利用所述第二高电压来驱动所述控制信号的输出端子，并且在所述控制信号的第二转换时段期间利用所述低电压来驱动所述控制信号的输出端子；以及
子驱动器，所述子驱动器被联接在所述第二高电压的供电端子与所述低电压的供电端子之间，以基于所述主驱动器的输入信号和用于所述下拉驱动元件的所述控制信号，在所述第一转换时段的初始时段期间利用所述第二高电压来驱动所述控制信号的输出端子，在所述第一转换时段的剩余时段期间和所述第二转换时段期间所述子驱动器被禁用。
7.根据权利要求6所述的电子装置，其中，所述初始时段是根据所述下拉驱动元件的阈值电压确定的。
8.根据权利要求6所述的电子装置，其中，所述第一高电压和所述第二高电压具有相同的电压电平或不同的电压电平。
9.根据权利要求6所述的电子装置，其中，所述子驱动器包括：
检测电路，所述检测电路被联接在所述第二高电压的供电端子与所述低电压的供电端子之间，以基于所述控制信号来检测所述初始时段，所述检测电路生成与检测结果对应的检测信号；以及
驱动电路，所述驱动电路被联接在所述第二高电压的供电端子与所述控制信号的输出端子之间，以基于所述输入信号和所述检测信号在所述初始时段期间利用所述第二高电压来驱动所述控制信号的输出端子。
10.根据权利要求9所述的电子装置，其中，所述检测电路包括：
第一驱动元件，所述第一驱动元件被联接在所述第二高电压的供电端子与所述检测信号的输出端子之间，以基于所述控制信号利用所述第二高电压驱动所述检测信号的输出端子；以及
第二驱动元件，所述第二驱动元件被联接在所述检测信号的输出端子与所述低电压的供电端子之间，以基于所述控制信号利用所述低电压来驱动所述检测信号的输出端子。
11.根据权利要求10所述的电子装置，其中，所述第二驱动元件的阈值电压等于所述下拉驱动元件的阈值电压。
12.根据权利要求9所述的电子装置，其中，所述驱动电路包括：
第一驱动元件，所述第一驱动元件被联接在所述第二高电压的供电端子与联接端子之间，以基于所述输入信号利用所述第二高电压来驱动所述联接端子；以及
第二驱动元件，所述第二驱动元件被联接在所述联接端子与所述控制信号的输出端子之间，以基于所述检测信号利用所述第二高电压来驱动所述控制信号的输出端子。
13.根据权利要求6所述的电子装置，其中，所述主驱动器包括：
第一驱动元件，所述第一驱动元件被联接在所述第二高电压的供电端子与所述控制信号的输出端子之间，以基于所述输入信号利用所述第二高电压来驱动所述控制信号的输出端子；以及
第二驱动元件，所述第二驱动元件被联接在所述控制信号的输出端子与所述低电压的供电端子之间，以基于所述输入信号利用所述低电压来驱动所述控制信号的输出端子。
14.根据权利要求6所述的电子装置，所述电子装置还包括电流源，所述电流源被联接在所述第二高电压的供电端子与所述主驱动器之间。
15.一种电子装置的操作方法，所述电子装置包括主驱动器、子驱动器、上拉电阻元件和下拉驱动元件，所述操作方法包括以下步骤：
无论控制信号如何，通过所述上拉电阻元件持续地向输出信号的输出端子提供第一高电压；
当输入信号从第一电压电平转换到第二电压电平时，在所述控制信号的第一转换时段的初始时段期间，通过所述主驱动器和所述子驱动器利用第二高电压来驱动所述控制信号的输出端子；
当所述输入信号从所述第一电压电平转换到所述第二电压电平时，在所述控制信号的所述第一转换时段的剩余时段期间，通过所述主驱动器利用所述第二高电压来驱动所述控制信号的输出端子，并且禁用所述子驱动器；以及
基于所述控制信号，通过所述下拉驱动元件利用低电压来驱动所述输出信号的输出端子。
16.根据权利要求15所述的操作方法，其中，所述初始时段是根据所述下拉驱动元件的阈值电压确定的。
17.根据权利要求15所述的操作方法，其中，所述第一高电压和所述第二高电压具有相同的电压电平或不同的电压电平。
18.根据权利要求15所述的操作方法，所述操作方法还包括以下步骤：
当所述输入信号从所述第二电压电平转换到所述第一电压电平时，在所述控制信号的第二转换时段期间，通过所述主驱动器利用所述低电压来驱动所述控制信号的输出端子；以及
基于所述控制信号而禁用所述下拉驱动元件。
CN201910112267.2A 2018-08-13 2019-02-13 电子装置及其操作方法 Active CN110876026B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0094528 2018-08-13
KR1020180094528A KR102617255B1 (ko) 2018-08-13 2018-08-13 전자 장치 및 그의 동작 방법

Publications (2)

Publication Number Publication Date
CN110876026A CN110876026A (zh) 2020-03-10
CN110876026B true CN110876026B (zh) 2022-08-23

Family

ID=69406037

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910112267.2A Active CN110876026B (zh) 2018-08-13 2019-02-13 电子装置及其操作方法

Country Status (4)

Country Link
US (1) US10908674B2 (zh)
KR (1) KR102617255B1 (zh)
CN (1) CN110876026B (zh)
TW (1) TWI773870B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017219551A1 (de) * 2017-11-03 2019-05-09 Continental Teves Ag & Co. Ohg Verpolschutzanordnung, Verfahren zum Betrieb der Verpolschutzanordnung und korrespondierende Verwendung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172578A (ja) * 1995-12-21 1997-06-30 Sony Corp 増幅型固体撮像素子の駆動方法およびその装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539341A (en) * 1993-06-08 1996-07-23 National Semiconductor Corporation CMOS bus and transmission line driver having programmable edge rate control
JP3463628B2 (ja) * 1999-10-18 2003-11-05 日本電気株式会社 スルーレート調整可能な出力回路を備えた半導体回路およびその調整方法ならびに自動調整装置
US7113121B1 (en) * 2000-05-23 2006-09-26 Marvell International Ltd. Communication driver
KR100500946B1 (ko) 2000-06-30 2005-07-14 매그나칩 반도체 유한회사 전자기 방해를 개선한 데이터 입출력 버퍼
US6710617B2 (en) * 2002-01-10 2004-03-23 Agilent Technologies, Inc. Variable slew rate control for open drain bus
KR100579045B1 (ko) 2004-04-14 2006-05-12 삼성전자주식회사 슬루율 제어가 가능한 전송선 드라이버 및 전송선 구동방법
US7075343B2 (en) * 2004-12-07 2006-07-11 Analog Devices, Inc. Self-timed switching regulator pre-driver
US7750964B2 (en) * 2005-09-30 2010-07-06 Sony Corporation Method and apparatus for driving a semiconductor device including driving of signal charges within and outside an effective transfer period
JP2010193246A (ja) * 2009-02-19 2010-09-02 Seiko Instruments Inc 出力バッファ回路
US8633736B2 (en) * 2010-05-27 2014-01-21 Standard Microsystems Corporation Driver with accurately controlled slew rate and limited current
US8599292B2 (en) * 2010-08-18 2013-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS sensor with low partition noise and low disturbance between adjacent row control signals in a pixel array

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172578A (ja) * 1995-12-21 1997-06-30 Sony Corp 増幅型固体撮像素子の駆動方法およびその装置

Also Published As

Publication number Publication date
TW202031036A (zh) 2020-08-16
US20200050254A1 (en) 2020-02-13
US10908674B2 (en) 2021-02-02
KR102617255B1 (ko) 2023-12-26
TWI773870B (zh) 2022-08-11
KR20200018998A (ko) 2020-02-21
CN110876026A (zh) 2020-03-10

Similar Documents

Publication Publication Date Title
TWI452832B (zh) 差動發信發射器及方法
EP1011196A1 (en) Input-circuit, output-circuit, input-output circuit and method of processing input signals
CN115398804B (zh) 有面积效率的压摆率受控驱动器
KR101166643B1 (ko) 데이터 출력 회로
CN110876026B (zh) 电子装置及其操作方法
US11387821B2 (en) Pulse signal sending circuit
TWI651734B (zh) 半導體裝置之資料輸出電路
US7466182B2 (en) Level shift circuit
US7768311B2 (en) Suppressing ringing in high speed CMOS output buffers driving transmission line load
EP0913942A2 (en) Integrated circuit assembly having output pads with application specific characteristics and method of operation
US20140132326A1 (en) Pulse noise suppression circuit and pulse noise suppression method thereof
US20050104641A1 (en) Schmitt trigger circuit realized with low-voltage devices for high-voltage signal application
JP5516449B2 (ja) 出力回路、システム、及び出力回路の制御方法
JP3671862B2 (ja) Ｃｍｏｓ出力回路
KR101697358B1 (ko) 출력버퍼
JP5332802B2 (ja) 低速ドライバ回路
KR101621844B1 (ko) 저전압 차동 신호 전송기
KR20100133610A (ko) 전압 레벨 시프터
US6952120B2 (en) Versatile system for controlling driver signal timing
US20240178837A1 (en) Control circuit for an output driver with a slew rate control circuit and an output driver comprising the same
EP4376299A1 (en) A control circuit for an output driver with a slew rate control circuit and an output driver comprising the same
JP2012191464A (ja) レベル変換バススイッチ
US20220209754A1 (en) Multi output gpio receiver
US10541684B2 (en) Input/output circuit
JP3878419B2 (ja) 半導体集積回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant