TWI773870B - 電子裝置及其操作方法 - Google Patents

電子裝置及其操作方法 Download PDF

Info

Publication number
TWI773870B
TWI773870B TW108101787A TW108101787A TWI773870B TW I773870 B TWI773870 B TW I773870B TW 108101787 A TW108101787 A TW 108101787A TW 108101787 A TW108101787 A TW 108101787A TW I773870 B TWI773870 B TW I773870B
Authority
TW
Taiwan
Prior art keywords
voltage
control signal
output terminal
signal
high voltage
Prior art date
Application number
TW108101787A
Other languages
English (en)
Other versions
TW202031036A (zh
Inventor
李承龍
Original Assignee
韓商愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 韓商愛思開海力士有限公司 filed Critical 韓商愛思開海力士有限公司
Publication of TW202031036A publication Critical patent/TW202031036A/zh
Application granted granted Critical
Publication of TWI773870B publication Critical patent/TWI773870B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/709—Circuitry for control of the power supply
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0016—Arrangements for reducing power consumption by using a control or a clock signal, e.g. in order to apply power supply
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/617—Noise processing, e.g. detecting, correcting, reducing or removing noise for reducing electromagnetic interference, e.g. clocking noise

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Theoretical Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electrophonic Musical Instruments (AREA)
  • Power Conversion In General (AREA)

Abstract

一種電子裝置及其操作方法。所述電子裝置包括：電阻元件，所述電阻元件被耦接在第一電壓的供電端子與輸出信號的輸出端子之間；驅動元件，所述驅動元件被耦接在輸出信號的輸出端子與第二電壓的供電端子之間，並且適用於基於控制信號進行操作；以及控制器，所述控制器適用於基於控制器的輸入信號而產生到驅動元件的控制信號。控制器在控制信號的第一轉換時段的初始時段期間利用第一驅動力驅動控制信號的輸出端子，並且在第一轉換時段的剩餘時段期間利用與第一驅動力不同的第二驅動力驅動控制信號的輸出端子。初始時段是根據驅動元件的閾值電壓確定的。

Description

電子裝置及其操作方法
本專利文件中揭示的技術和實現方式整體上關於一種能夠被用於半導體和電子裝置中的驅動電路設計。
一般而言，電子裝置包括介面電路，所述介面電路用於鏈接兩個或更多個電路以將電信號從一個電路傳輸到另一個電路。然而，在傳輸電信號時，信號轉換時間可能對信號傳輸的準確性產生影響。如果在介面電路中電信號過快地從低到高或從高到低進行轉換，則電磁干擾（EMI）和電氣過應力（electrical over-stress，EOS）可能會導致不必要的雜訊。另一方面，如果電信號過慢地從低到高或從高到低進行轉換，則接收所傳輸的信號的電路可能由於信號時序裕度的減小而難以正確地捕獲信號。此外，隨著介面電路變得更加敏感，電子裝置的特性會由於信號轉換期間產生的功率雜訊而顯著降低。因此，需要以在信號轉換期間避免產生功率雜訊的方式來設計介面電路。
電子裝置可以包括用於控制EMI、EOS等的電路以及與時序裕度相關聯的電路。 然而，這些附加電路不僅會對電子裝置的性能具有負面影響，而且會對電子裝置的製造成本具有負面影響。
例如，影像感測裝置基於微量的光而產生電信號。如果當影像感測裝置中的介面電路或在影像感測裝置與另一電子裝置之間的介面電路對電信號進行中繼或轉換時出現了功率雜訊、EMI、EOS等，則影像感測裝置的影像品質變差。
影像感測裝置是利用半導體的光敏特性來捕獲影像的感測器。影像感測裝置大致被分為電荷耦合裝置（CCD）影像感測器和互補金屬氧化物半導體（CMOS）影像感測器。CMOS影像感測器基於CMOS積體電路製造工序而被製造。CMOS影像感測器的這一特性使得可以將類比控制電路和數位控制電路兩者集成在單個積體電路（IC）中，從而使得CMOS影像感測器成為被最廣泛使用的影像感測器的類型。
本專利文件提供了能夠最佳化在介面電路處的信號轉換中的信號的轉換時段的電子裝置的設計以及其它內容。
在一個示例方面，所揭示的技術能夠被實現為提供一種電子裝置，所述電子裝置包括：電阻元件，所述電阻元件被耦接在第一電壓的供電端子與輸出信號的輸出端子之間；驅動元件，所述驅動元件被耦接在輸出信號的輸出端子與第二電壓的供電端子之間，以基於控制信號選擇性地驅動輸出信號的輸出端子；以及控制器，所述控制器被耦接到驅動元件，將基於控制器的輸入信號而產生的控制信號提供給驅動元件，控制器在控制信號的第一轉換時段的初始時段期間利用第一驅動力驅動控制信號的輸出端子，並且在第一轉換時段的剩餘時段期間利用與第一驅動力不同的第二驅動力來驅動控制信號的輸出端子，其中，初始時段是根據驅動元件的閾值電壓確定的。
第一驅動力可以大於第二驅動力。
控制器可以包括：主驅動器，所述主驅動器基於輸入信號在第一轉換時段期間利用第三電壓驅動控制信號的輸出端子；以及子驅動器，所述子驅動器基於輸入信號和控制信號在初始時段期間利用第三電壓驅動控制信號的輸出端子，在剩餘時段期間所述子驅動器被失能。
第一電壓可以包括第一高電壓，第三電壓可以包括第二高電壓，第一高電壓和第二高電壓可以具有相同的電壓位準或不同的電壓位準。
主驅動器可以在控制信號的第二轉換時段期間利用第二電壓來驅動控制信號的輸出端子。
第二電壓可以包括邏輯低電壓。
控制器還可以包括被耦接在第三電壓的供電端子與主驅動器之間的電流源。
在另一示例方面，所揭示的技術能夠被實現為提供一種電子裝置，所述電子裝置包括：上拉電阻元件，所述上拉電阻元件被耦接在第一高電壓的供電端子與輸出信號的輸出端子之間，以使在輸出信號的輸出端子處的電壓朝向第一電壓增大；下拉驅動元件，所述下拉驅動元件被耦接在輸出信號的輸出端子與低電壓的供電端子之間，以基於用於下拉驅動元件的控制信號來選擇性地利用低電壓驅動輸出信號的輸出端子；主驅動器，所述主驅動器被耦接在第二高電壓的供電端子與低電壓的供電端子之間，以基於主驅動器的輸入信號，在控制信號的第一轉換時段期間利用第二高電壓驅動控制信號的輸出端子，並且在控制信號的第二轉換時段期間利用低電壓驅動控制信號的輸出端子；以及子驅動器，所述子驅動器被耦接在第二高電壓的供電端子與低電壓的供電端子之間，以基於主驅動器的輸入信號和用於下拉驅動元件的控制信號而在第一轉換時段的初始時段期間利用第二高電壓驅動控制信號的輸出端子，所述子驅動器在第一轉換時段的剩餘時段和第二轉換時段期間被失能。
初始時段可以根據下拉驅動元件的閾值電壓來確定。
第一高電壓和第二高電壓可以具有相同的電壓位準或不同的電壓位準。
子驅動器可以包括：檢測電路，所述檢測電路被耦接在第二高電壓的供電端子與低電壓的供電端子之間，以基於控制信號檢測初始時段，檢測電路產生對應於檢測結果的檢測信號；以及驅動電路，所述驅動電路被耦接在第二高電壓的供電端子與控制信號的輸出端子之間，以基於輸入信號和檢測信號而在初始時段期間利用第二高電壓來驅動控制信號的輸出端子。
檢測電路可以包括：第一驅動元件，所述第一驅動元件被耦接在第二高電壓的供電端子與檢測信號的輸出端子之間，以基於控制信號利用第二高電壓驅動檢測信號的輸出端子；以及第二驅動元件，所述第二驅動元件被耦接在檢測信號的輸出端子與低電壓的供電端子之間，以基於控制信號利用低電壓來驅動檢測信號的輸出端子。
第二驅動元件的閾值電壓可以等於下拉驅動元件的閾值電壓。
驅動電路可以包括：第一驅動元件，所述第一驅動元件被耦接在第二高電壓的供電端子與耦接端子之間，以基於輸入信號利用第二高電壓驅動耦接端子；以及第二驅動元件，所述第二驅動元件被耦接在耦接端子與控制信號的輸出端子之間，以基於檢測信號利用第二高電壓驅動控制信號的輸出端子。
主驅動器可以包括：第一驅動元件，所述第一驅動元件被耦接在第二高電壓的供電端子與控制信號的輸出端子之間，以基於輸入信號利用第二高電壓來驅動控制信號的輸出端子；以及第二驅動元件，所述第二驅動元件被耦接在控制信號的輸出端子與低電壓的供電端子之間，以基於輸入信號利用低電壓來驅動控制信號的輸出端子。
電子裝置還可以包括被耦接在第二高電壓的供電端子與主驅動器之間的電流源。
在另一示例方面，所揭示的技術能夠被實現為提供一種電子裝置的操作方法，所述電子裝置包括主驅動器、子驅動器、上拉電阻元件和下拉驅動元件，所述操作方法包括：無論控制信號如何，透過上拉電阻元件持續地向輸出信號的輸出端子提供第一高電壓；當輸入信號從第一電壓位準轉換到第二電壓位準時，在控制信號的第一轉換時段的初始時段期間，透過主驅動器和子驅動器利用第二高電壓來驅動控制信號的輸出端子；當輸入信號從第一電壓位準轉換到第二電壓位準時，在控制信號的第一轉換時段的剩餘時段期間，透過主驅動器利用第二高電壓驅動控制信號的輸出端子，並且失能子驅動器；以及基於控制信號，透過下拉驅動元件利用低電壓來驅動輸出信號的輸出端子。
初始時段可以根據下拉驅動元件的閾值電壓來確定。
第一高電壓和第二高電壓可以具有相同的電壓位準或不同的電壓位準。
操作方法還可以包括：當輸入信號從第二電壓位準轉換到第一電壓位準時，在控制信號的第二轉換時段期間，透過主驅動器利用低電壓來驅動控制信號的輸出端子；以及基於控制信號失能下拉驅動元件。
在圖式、說明書和申請專利範圍中詳細描述了所揭示的技術的上述實施方式和其它方面。
相關申請案的交叉引用： 本專利文件請求於2018年8月13日提交的韓國專利申請案第10-2018-0094528號的優先權和權益，該申請案的揭示內容透過引用而整體併入本文。
圖1是示出基於所揭示的技術的實施方式的電子裝置的示例的方塊圖。
參照圖1，電子裝置可以包括電阻元件100、驅動元件200和控制器300。
電阻元件100可以被耦接在第一高電壓VDDIO的供電端子與輸出信號DOUT的輸出端子之間，輸出信號DOUT的輸出端子將電阻元件100耦接到驅動元件200。當驅動元件200作為電阻器時，輸出電壓DOUT可以是第一高電壓VDDIO的分數，這是由於第一高電壓VDDIO在電阻元件100與驅動元件200之間的分配而導致的。當驅動元件200關斷時，電阻元件100可以被用於確保第一高電壓VDDIO（或低於第一高電壓VDDIO的某一電壓）跨越驅動元件200的兩端。電阻元件100可以被用於將特定高電壓施加到輸出信號DOUT的輸出端子。因此，電阻元件100可以作為上拉電阻器。
驅動元件200可以被耦接在輸出信號DOUT的輸出端子與邏輯低電壓VSS（例如接地電壓）的供電端子之間。驅動元件200可以基於控制信號CTRL進行操作。例如，驅動元件200可以基於控制信號CTRL而選擇性地利用低電壓VSS驅動輸出信號DOUT的輸出端子。在該配置中，驅動元件200可以被用於將輸出信號DOUT的輸出端子設置到或拉到邏輯低電壓VSS。因此，驅動元件200可以作為下拉驅動器。
控制器300可以被耦接在第二高電壓VDDDRV的供電端子與低電壓VSS的供電端子之間。第二高電壓VDDDRV和第一高電壓VDDIO可以具有相同的電壓位準，或者也可以另選地具有不同的電壓位準。控制器300可以基於輸入信號DIN產生控制信號CTRL。
在所揭示的技術的一些實施方式中，當輸入信號DIN從第一電壓位準轉換到第二電壓位準時，控制器300可以基於控制信號CTRL的第一轉換時段期間的兩個不同的驅動力（driving force）而產生控制信號CTRL。例如，控制器300可以在控制信號CTRL的第一轉換時段的初始時段期間利用第一驅動力驅動控制信號CTRL的輸出端子，並且可以在控制信號CTRL的第一轉換時段的剩餘時段期間利用第二驅動力驅動控制信號CTRL的輸出端子。第一驅動力可以大於第二驅動力。可以根據驅動元件200的閾值電壓確定第一轉換時段的初始時段。第一轉換時段可以是其中控制信號CTRL從停用位準轉換到啟動位準的時段。例如，假設邏輯高位準被用於啟動驅動元件200且邏輯低位準被用於停用驅動元件200，則控制信號CTRL在第一轉換時段期間從邏輯低位準轉換到邏輯高位準。
另一方面，當輸入信號DIN從第二電壓位準轉換到第一電壓位準時，控制器300可以在控制信號CTRL的第二轉換時段期間基於單個驅動力而產生控制信號CTRL。第二轉換時段可以是其中控制信號CTRL從啟動位準轉換到停用位準的時段。例如，假設邏輯高位準被用於啟動驅動元件200且邏輯低位準被用於停用驅動元件200，則控制信號CTRL在第二轉換時段期間從邏輯高位準轉換到邏輯低位準。
控制器300可以包括主驅動器310和子驅動器320。主驅動器310可以基於輸入信號DIN來驅動控制信號CTRL的輸出端子。例如，當輸入信號DIN處於低位準時，主驅動器310可以將控制信號CTRL的輸出端子上拉到第二高電壓VDDDRV。假設（例如）在控制信號CTRL的第一轉換時段期間輸入信號DIN處於低位準，並且在控制信號CTRL的第二轉換時段期間輸入信號DIN處於高位準，則主驅動器310可以在控制信號CTRL的第一轉換時段期間利用第二高電壓VDDDRV驅動控制信號CTRL的輸出端子，並且可以在控制信號CTRL的第二轉換時段期間利用低電壓VSS驅動控制信號CTRL的輸出端子。
子驅動器320可以被用於更快地斜坡提升控制信號CTRL的輸出端子處的電壓。透過將子驅動器320與主驅動器310結合使用，控制信號CTRL可以被精細地調整以具有期望的波形。在所揭示的技術的實施方式中，子驅動器320可以利用更高的電流驅動能力將控制信號CTRL的輸出端子上拉到第二高電壓VDDDRV。例如，子驅動器320可以基於輸入信號DIN在控制信號CTRL的第一轉換時段的初始時段期間使用多於一個的上拉電晶體（例如PMOS）來利用第二高電壓VDDDRV驅動控制信號CTRL的輸出端子。可以基於輸入信號DIN和控制信號CTRL在控制信號CTRL的第一轉換時段的剩餘時段期間和控制信號CTRL的第二轉換時段期間失能子驅動器320。
圖2是示出圖1所示的電子裝置的內部電路的電路圖。
參照圖2，電阻元件100可以包括被耦接在第一高電壓VDDIO的供電端子與輸出信號DOUT的輸出端子之間的電阻器RPUP。在透過改變位準來表示電信號時，上升時間是將信號的位準（例如電壓位準）從特定低值增大到所需的高值所花費的時間。這裡，輸出信號DOUT的上升時間可以根據電氣電路的阻抗值或耦接到輸出信號DOUT的輸出端子的組件的阻抗值（包括電阻器RPUP的電阻值）而變化。
驅動元件200可以包括被耦接在輸出信號DOUT的輸出端子與低電壓VSS的供電端子之間的NMOS電晶體NDRV。這裡，NMOS電晶體NDRV的閘極接收控制信號CTRL以導通或關斷驅動元件200。下降時間是將信號位準從特定高值降低到所需的低值所花費的時間。輸出信號DOUT的下降時間可以根據電氣電路的阻抗值或耦接到輸出信號DOUT的輸出端子的組件的阻抗值（包括NMOS電晶體NDRV的導通電阻）而變化。
控制器300的主驅動器310可以被耦接在第二高電壓VDDDRV的供電端子與低電壓VSS的供電端子之間。主驅動器310可以基於輸入信號DIN而利用第二高電壓VDDDRV和低電壓VSS中的任一個來驅動控制信號CTRL的輸出端子。主驅動器310可以包括第一驅動元件P1和第二驅動元件N1。
第一驅動元件P1可以包括被耦接在第二高電壓VDDDRV的供電端子與控制信號CTRL的輸出端子之間的PMOS電晶體。這裡，第一驅動元件P1的PMOS電晶體的閘極接收輸入信號DIN以導通或關斷第一驅動元件P1。當輸入信號DIN從第一電壓位準轉換到第二電壓位準時，第一驅動元件P1可以在控制信號CTRL的第一轉換時段期間利用第二高電壓VDDDRV來驅動控制信號CTRL的輸出端子。
第二驅動元件N1可以包括被耦接在控制信號CTRL的輸出端子與低電壓VSS的供電端子之間的NMOS電晶體。這裡，第二驅動元件N1的NMOS電晶體的閘極接收輸入信號DIN。當輸入信號DIN從第二電壓位準轉換到第一電壓位準時，第二驅動元件N1可以在控制信號CTRL的第二轉換時段期間利用低電壓VSS驅動控制信號CTRL的輸出端子。
控制器300的子驅動器320可以被耦接在第二高電壓VDDDRV的供電端子與控制信號CTRL的供電端子之間。子驅動器320可以包括檢測電路321和驅動電路323。
檢測電路321可以被耦接在第二高電壓VDDDRV的供電端子與低電壓VSS的供電端子之間。檢測電路321可以基於控制信號CTRL來檢測控制信號CTRL的第一轉換時段中的初始時段，並且可以產生對應於檢測的結果的檢測信號DD。檢測電路321可以包括第一驅動元件P2和第二驅動元件N2。
第一驅動元件P2可以包括被耦接在第二高電壓VDDDRV的供電端子與檢測信號DD的輸出端子之間的PMOS電晶體。這裡，第一驅動元件P2的PMOS電晶體的閘極接收控制信號CTRL以上拉檢測信號DD的輸出端子。第一驅動元件P2可以基於控制信號CTRL利用第二高電壓VDDDRV驅動檢測信號DD的輸出端子。如下文將討論的那樣，第一驅動元件P2可以與另一驅動元件（例如P3）一起以更高的電流驅動能力進行驅動。
第二驅動元件N2可以包括被耦接在檢測信號DD的輸出端子和低電壓VSS的供電端子之間的NMOS電晶體。這裡，第二驅動元件N2的NMOS電晶體的閘極接收控制信號CTRL，以檢測控制信號CTRL的第一轉換時段的初始時段是否已經結束。第二驅動元件N2可以基於控制信號CTRL利用低電壓VSS來驅動檢測信號DD的輸出端子。第二驅動元件N2可以在控制信號CTRL的第一轉換時段的初始時段期間被關斷，以透過操作子驅動器320而提供更高的電流驅動能力，並且可以在控制信號CTRL的第一轉換時段的剩餘時段期間被導通，以失能子驅動器320。在所揭示的技術的實施方式中，第二驅動元件N2的閾值電壓可以被設計為等於驅動元件200的閾值電壓。
驅動電路323可以被耦接在第二高電壓VDDDRV的供電端子與控制信號CTRL的輸出端子之間。驅動電路323可以基於輸入信號DIN和檢測信號DD而在控制信號CTRL的第一轉換時段的初始時段期間利用第二高電壓VDDDRV驅動控制信號CTRL的輸出端子。換句話說，驅動電路323可以利用第二高電壓VDDDRV驅動控制信號CTRL的輸出端子，直到控制信號CTRL的輸出端子的電壓位準達到驅動元件200的閾值電壓。可以基於輸入信號DIN和檢測信號DD而在控制信號CTRL的第一轉換時段的剩餘時段（在控制信號CTRL的第一轉換時段的初始時段之後）和控制信號CTRL的第二轉換時段期間失能驅動電路323。驅動電路323可以包括第一驅動元件P3和第二驅動元件N3。
第一驅動元件P3可以包括被耦接在第二高電壓VDDDRV的供電端子與耦接端子之間的PMOS電晶體，並且PMOS電晶體的閘極接收輸入信號DIN。例如，第一驅動元件P3可以包括PMOS電晶體，該PMOS電晶體具有汲極端子、被耦接到第二高電壓VDDDRV的供電端子的源極端子以及用於接收輸入信號DIN的閘極端子。第一驅動元件P3可以基於輸入信號DIN而利用第二高電壓VDDDRV驅動耦接端子。
第二驅動元件N3可以包括被耦接在耦接端子與控制信號CTRL的輸出端子之間的NMOS電晶體。這裡，第二驅動元件N3的NMOS電晶體的閘極接收檢測信號DD。第二驅動元件N3可以基於檢測信號DD在控制信號CTRL的第一轉換時段的初始時段期間利用第二高電壓VDDDRV驅動控制信號CTRL的輸出端子。換句話說，第二驅動元件N3可以利用第二高電壓VDDDRV驅動控制信號CTRL的輸出端子，直到控制信號CTRL的輸出端子的電壓位準達到驅動元件200的閾值電壓。第二驅動元件N3可以在控制信號CTRL的第一轉換時段的初始時段期間被導通，並且可以在控制信號CTRL的第一轉換時段的剩餘時段期間被關斷。
在下文中，將參照圖3描述基於所揭示的技術的一些實施方式而實現的電子裝置的內部電路的操作。
圖3是用於描述圖1所示的電子裝置的操作的時序圖。參照圖3中的示例，該裝置可以被操作為使用電阻元件100將特定電壓（例如，第一高電壓VDDIO或低於第一高電壓VDDIO的某一電壓）持續地提供給輸出信號DOUT的輸出端子。無論控制信號CTRL如何，都將特定電壓施加到輸出信號DOUT的輸出端子，但輸出信號DOUT的幅值可以根據控制信號CTRL而變化。
驅動元件200可以基於控制信號CTRL而選擇性地將低電壓VSS提供給輸出信號DOUT的輸出端子。例如，當輸入信號DIN從第一電壓位準（例如邏輯高位準）轉換到第二電壓位準（例如邏輯低位準）時，驅動元件200可以基於控制信號CTRL利用低電壓VSS驅動輸出信號DOUT的輸出端子。另一方面，當輸入信號DIN從第二電壓位準（例如邏輯低位準）轉換到第一電壓位準（例如邏輯高位準）時，可以基於控制信號CTRL失能驅動元件200。
當輸入信號DIN從第一電壓位準（例如邏輯高位準）轉換到第二電壓位準（例如邏輯低位準）時，可以如下所述地產生控制信號CTRL。
在控制信號CTRL的第一轉換時段的初始時段期間，主驅動器310和子驅動器320可以利用第二高電壓VDDDRV同時驅動控制信號CTRL的輸出端子。
在控制信號CTRL的第一轉換時段的剩餘時段期間，主驅動器310可以利用第二高電壓VDDDRV驅動控制信號CTRL的輸出端子，並且子驅動器320可以被失能。
可以根據驅動元件200的閾值電壓來設置或確定控制信號CTRL的第一轉換時段的初始時段。由於被包括在子驅動器320中的第二驅動元件N2的閾值電壓被設計為等於驅動元件200的閾值電壓，所以子驅動器320可以間接地檢測第一轉換時段的初始時段。因此，可以在第一轉換時段的初始時段期間啟用子驅動器320，並且可以在第一轉換時段的剩餘時段期間失能子驅動器320。
當輸入信號DIN從第二電壓位準（例如邏輯低位準）轉換到第一電壓位準（例如邏輯高位準）時，主驅動器310可以在控制信號CTRL的第二轉換時段期間利用低電壓VSS驅動控制信號CTRL的輸出端子。因此，可以基於控制信號CTRL來失能驅動元件200。
圖4是示出根據所揭示的技術的實施方式的電子裝置的另一示例的電路圖。
參照圖4，電子裝置可以包括電阻元件400、驅動元件500以及控制器600。
由於電阻元件400和驅動元件500與上文參照圖1和圖2描述的電阻元件100和驅動元件200相同，因此將省略其詳細描述。
控制器600可以包括主驅動器610、子驅動器620和電流源630。
由於主驅動器610和子驅動器620與上文參照圖1和圖2描述的主驅動器310和子驅動器320相同，因此將省略其詳細描述。
電流源630可以被耦接在第二高電壓VDDDRV的供電端子與主驅動器610之間。當主驅動器610在控制信號CTRL的第一轉換時段期間驅動控制信號CTRL時，電流源630可以更加線性地對控制信號CTRL的斜率進行控制。換句話說，由於被包括在主驅動器610中的第一驅動元件P11的導通電阻（例如汲極-源極導通電阻）對電源、電壓和溫度（PVT）的變化敏感，因此，可以將對PVT的變化不敏感的電流源（例如電流源630）設置在第一驅動元件P11與第二高電壓VDDDRV之間，從而無論PVT的變化如何，控制信號CTRL都可具有恆定的斜率。因此，在控制信號CTRL的第一轉換時段期間，可以透過電流源630更加精準地控制驅動元件500。
在所揭示的技術的一些實施方式中，電子裝置可以最佳化控制信號的轉換時段，最小化時序裕度的損失，同時對功率雜訊、電磁干擾（EMI）、電氣過應力（EOS）等具有強的抵抗力。
僅描述了用於實現所揭示的技術的特定實施方式和示例。基於所描述的內容，其它的實現方式和實施方式是可能的。
100:電阻元件 200:驅動元件 300:控制器 310:主驅動器 320:子驅動器 321:檢測電路 323:驅動電路 400:電阻元件 500:驅動元件 600:控制器 610:主驅動器 620:子驅動器 630:電流源 CTRL:控制信號 DD:檢測信號 DIN:輸入信號 DOUT:輸出信號 P1:第一驅動元件 P11:第一驅動元件 P2:第一驅動元件 P3:第一驅動元件 N1:第二驅動元件 N2:第二驅動元件 N3:第二驅動元件 NDRV:NMOS電晶體 RPUP:電阻器 VDDIO:第一高電壓 VDDDRV:第二高電壓 VSS:低電壓
圖1是示出基於所揭示的技術的實施方式的電子裝置的示例的方塊圖。 圖2是示出圖1所示的電子裝置的內部電路的電路圖。 圖3是用於描述圖1所示的電子裝置的操作的時序圖。 圖4是示出基於所揭示的技術的實施方式的電子裝置的另一示例的電路圖。
無
100:電阻元件
200:驅動元件
300:控制器
310:主驅動器
320:子驅動器
CTRL:控制信號
DIN:輸入信號
DOUT:輸出信號
VDDIO:第一高電壓
VDDDRV:第二高電壓
VSS:低電壓

Claims (20)

  1. 一種電子裝置，所述電子裝置包括具有輸出信號的輸出端子的內部電路，所述電子裝置包括： 電阻元件，所述電阻元件被耦接在第一電壓的供電端子與所述輸出信號的輸出端子之間； 驅動元件，所述驅動元件被耦接在所述輸出信號的輸出端子與第二電壓的供電端子之間，以基於控制信號而選擇性地驅動所述輸出信號的輸出端子；以及 控制器，所述控制器被耦接到所述驅動元件以將基於所述控制器的輸入信號而產生的所述控制信號提供給所述驅動元件，所述控制器在所述控制信號的第一轉換時段的初始時段期間利用第一驅動力驅動所述控制信號的輸出端子，並且在所述第一轉換時段的剩餘時段期間利用與所述第一驅動力不同的第二驅動力來驅動所述控制信號的輸出端子， 其中，所述初始時段是根據所述驅動元件的閾值電壓確定的。
  2. 如請求項1所述的電子裝置，其中，所述第一驅動力大於所述第二驅動力。
  3. 如請求項1所述的電子裝置，其中，所述控制器包括： 主驅動器，所述主驅動器基於所述輸入信號而在所述第一轉換時段期間利用第三電壓來驅動所述控制信號的輸出端子；以及 子驅動器，所述子驅動器基於所述輸入信號和所述控制信號而在所述初始時段期間利用所述第三電壓來驅動所述控制信號的輸出端子，在所述剩餘時段期間所述子驅動器被失能。
  4. 如請求項3所述的電子裝置， 其中，所述第一電壓包括第一高電壓， 其中，所述第三電壓包括第二高電壓， 其中，所述第一高電壓和所述第二高電壓具有相同的電壓位準或不同的電壓位準。
  5. 如請求項3所述的電子裝置，其中，所述主驅動器在所述控制信號的第二轉換時段期間利用所述第二電壓驅動所述控制信號的輸出端子。
  6. 如請求項5所述的電子裝置，其中，所述第二電壓包括邏輯低電壓。
  7. 如請求項3所述的電子裝置，其中，所述控制器還包括電流源，所述電流源被耦接在所述第三電壓的供電端子與所述主驅動器之間。
  8. 一種電子裝置，所述電子裝置包括具有輸出信號的輸出端子的內部電路，所述電子裝置包括： 上拉電阻元件，所述上拉電阻元件被耦接在第一高電壓的供電端子與所述輸出信號的輸出端子之間，以使在所述輸出信號的輸出端子處的電壓朝向所述第一高電壓增大； 下拉驅動元件，所述下拉驅動元件被耦接在所述輸出信號的輸出端子與低電壓的供電端子之間，以基於用於所述下拉驅動元件的控制信號而選擇性地利用所述低電壓來驅動所述輸出信號的輸出端子； 主驅動器，所述主驅動器被耦接在第二高電壓的供電端子與所述低電壓的供電端子之間，以基於所述主驅動器的輸入信號，在所述控制信號的第一轉換時段期間利用所述第二高電壓來驅動所述控制信號的輸出端子，並且在所述控制信號的第二轉換時段期間利用所述低電壓來驅動所述控制信號的輸出端子；以及 子驅動器，所述子驅動器被耦接在所述第二高電壓的供電端子與所述低電壓的供電端子之間，以基於所述主驅動器的輸入信號和用於所述下拉驅動元件的所述控制信號，在所述第一轉換時段的初始時段期間利用所述第二高電壓來驅動所述控制信號的輸出端子，在所述第一轉換時段的剩餘時段期間和所述第二轉換時段期間所述子驅動器被失能。
  9. 如請求項8所述的電子裝置，其中，所述初始時段是根據所述下拉驅動元件的閾值電壓確定的。
  10. 如請求項8所述的電子裝置，其中，所述第一高電壓和所述第二高電壓具有相同的電壓位準或不同的電壓位準。
  11. 如請求項8所述的電子裝置，其中，所述子驅動器包括： 檢測電路，所述檢測電路被耦接在所述第二高電壓的供電端子與所述低電壓的供電端子之間，以基於所述控制信號來檢測所述初始時段，所述檢測電路產生與檢測結果對應的檢測信號；以及 驅動電路，所述驅動電路被耦接在所述第二高電壓的供電端子與所述控制信號的輸出端子之間，以基於所述輸入信號和所述檢測信號在所述初始時段期間利用所述第二高電壓來驅動所述控制信號的輸出端子。
  12. 如請求項11所述的電子裝置，其中，所述檢測電路包括： 第一驅動元件，所述第一驅動元件被耦接在所述第二高電壓的供電端子與所述檢測信號的輸出端子之間，以基於所述控制信號利用所述第二高電壓驅動所述檢測信號的輸出端子；以及 第二驅動元件，所述第二驅動元件被耦接在所述檢測信號的輸出端子與所述低電壓的供電端子之間，以基於所述控制信號利用所述低電壓來驅動所述檢測信號的輸出端子。
  13. 如請求項12所述的電子裝置，其中，所述第二驅動元件的閾值電壓等於所述下拉驅動元件的閾值電壓。
  14. 如請求項11所述的電子裝置，其中，所述驅動電路包括： 第一驅動元件，所述第一驅動元件被耦接在所述第二高電壓的供電端子與耦接端子之間，以基於所述輸入信號利用所述第二高電壓來驅動所述耦接端子；以及 第二驅動元件，所述第二驅動元件被耦接在所述耦接端子與所述控制信號的輸出端子之間，以基於所述檢測信號利用所述第二高電壓來驅動所述控制信號的輸出端子。
  15. 如請求項8所述的電子裝置，其中，所述主驅動器包括： 第一驅動元件，所述第一驅動元件被耦接在所述第二高電壓的供電端子與所述控制信號的輸出端子之間，以基於所述輸入信號利用所述第二高電壓來驅動所述控制信號的輸出端子；以及 第二驅動元件，所述第二驅動元件被耦接在所述控制信號的輸出端子與所述低電壓的供電端子之間，以基於所述輸入信號利用所述低電壓來驅動所述控制信號的輸出端子。
  16. 如請求項8所述的電子裝置，所述電子裝置還包括電流源，所述電流源被耦接在所述第二高電壓的供電端子與所述主驅動器之間。
  17. 一種電子裝置的操作方法，所述電子裝置包括主驅動器、子驅動器、上拉電阻元件和下拉驅動元件，所述操作方法包括以下步驟： 無論控制信號如何，透過所述上拉電阻元件持續地向輸出信號的輸出端子提供第一高電壓； 當輸入信號從第一電壓位準轉換到第二電壓位準時，在所述控制信號的第一轉換時段的初始時段期間，透過所述主驅動器和所述子驅動器利用第二高電壓來驅動所述控制信號的輸出端子； 當所述輸入信號從所述第一電壓位準轉換到所述第二電壓位準時，在所述控制信號的所述第一轉換時段的剩餘時段期間，透過所述主驅動器利用所述第二高電壓來驅動所述控制信號的輸出端子，並且失能所述子驅動器；以及 基於所述控制信號，透過所述下拉驅動元件利用低電壓來驅動所述輸出信號的輸出端子。
  18. 如請求項17所述的操作方法，其中，所述初始時段是根據所述下拉驅動元件的閾值電壓確定的。
  19. 如請求項17所述的操作方法，其中，所述第一高電壓和所述第二高電壓具有相同的電壓位準或不同的電壓位準。
  20. 如請求項17所述的操作方法，所述操作方法還包括以下步驟： 當所述輸入信號從所述第二電壓位準轉換到所述第一電壓位準時，在所述控制信號的第二轉換時段期間，透過所述主驅動器利用所述低電壓來驅動所述控制信號的輸出端子；以及 基於所述控制信號而失能所述下拉驅動元件。
TW108101787A 2018-08-13 2019-01-17 電子裝置及其操作方法 TWI773870B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0094528 2018-08-13
KR1020180094528A KR102617255B1 (ko) 2018-08-13 2018-08-13 전자 장치 및 그의 동작 방법

Publications (2)

Publication Number Publication Date
TW202031036A TW202031036A (zh) 2020-08-16
TWI773870B true TWI773870B (zh) 2022-08-11

Family

ID=69406037

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108101787A TWI773870B (zh) 2018-08-13 2019-01-17 電子裝置及其操作方法

Country Status (4)

Country Link
US (1) US10908674B2 (zh)
KR (1) KR102617255B1 (zh)
CN (1) CN110876026B (zh)
TW (1) TWI773870B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017219551A1 (de) * 2017-11-03 2019-05-09 Continental Teves Ag & Co. Ohg Verpolschutzanordnung, Verfahren zum Betrieb der Verpolschutzanordnung und korrespondierende Verwendung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172578A (ja) * 1995-12-21 1997-06-30 Sony Corp 増幅型固体撮像素子の駆動方法およびその装置
US20100207595A1 (en) * 2009-02-19 2010-08-19 Yutaka Sato Output buffer circuit
US20110291707A1 (en) * 2010-05-27 2011-12-01 Illegems Paul F Driver with Accurately Controlled Slew Rate and Limited Current

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539341A (en) * 1993-06-08 1996-07-23 National Semiconductor Corporation CMOS bus and transmission line driver having programmable edge rate control
JP3463628B2 (ja) * 1999-10-18 2003-11-05 日本電気株式会社 スルーレート調整可能な出力回路を備えた半導体回路およびその調整方法ならびに自動調整装置
US7113121B1 (en) * 2000-05-23 2006-09-26 Marvell International Ltd. Communication driver
KR100500946B1 (ko) 2000-06-30 2005-07-14 매그나칩 반도체 유한회사 전자기 방해를 개선한 데이터 입출력 버퍼
US6710617B2 (en) * 2002-01-10 2004-03-23 Agilent Technologies, Inc. Variable slew rate control for open drain bus
KR100579045B1 (ko) 2004-04-14 2006-05-12 삼성전자주식회사 슬루율 제어가 가능한 전송선 드라이버 및 전송선 구동방법
US7075343B2 (en) * 2004-12-07 2006-07-11 Analog Devices, Inc. Self-timed switching regulator pre-driver
US7750964B2 (en) * 2005-09-30 2010-07-06 Sony Corporation Method and apparatus for driving a semiconductor device including driving of signal charges within and outside an effective transfer period
US8599292B2 (en) * 2010-08-18 2013-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS sensor with low partition noise and low disturbance between adjacent row control signals in a pixel array

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09172578A (ja) * 1995-12-21 1997-06-30 Sony Corp 増幅型固体撮像素子の駆動方法およびその装置
US20100207595A1 (en) * 2009-02-19 2010-08-19 Yutaka Sato Output buffer circuit
US20110291707A1 (en) * 2010-05-27 2011-12-01 Illegems Paul F Driver with Accurately Controlled Slew Rate and Limited Current

Also Published As

Publication number Publication date
TW202031036A (zh) 2020-08-16
CN110876026B (zh) 2022-08-23
US20200050254A1 (en) 2020-02-13
US10908674B2 (en) 2021-02-02
KR102617255B1 (ko) 2023-12-26
KR20200018998A (ko) 2020-02-21
CN110876026A (zh) 2020-03-10

Similar Documents

Publication Publication Date Title
US7368976B2 (en) Method and apparatus for providing compensation against temperature, process and supply voltage variation
TW200937859A (en) Replica bias circuit for high speed low voltage common mode driver
US7729097B2 (en) Over-voltage and under voltage protection circuit
CN115398804B (zh) 有面积效率的压摆率受控驱动器
KR20110060720A (ko) 출력 드라이버
TWI773870B (zh) 電子裝置及其操作方法
TWI651734B (zh) 半導體裝置之資料輸出電路
US7466182B2 (en) Level shift circuit
US7768311B2 (en) Suppressing ringing in high speed CMOS output buffers driving transmission line load
US20140132326A1 (en) Pulse noise suppression circuit and pulse noise suppression method thereof
US20050104641A1 (en) Schmitt trigger circuit realized with low-voltage devices for high-voltage signal application
US6529060B2 (en) Semiconductor integrated circuit device with voltage interface circuit
JP6248649B2 (ja) 絶縁通信装置
JP2001251176A (ja) レベルシフト回路
JP6730213B2 (ja) 半導体回路及び半導体装置
JP2009284463A (ja) 単一電圧源ｃｍｏｓのための自動検出入力回路
JP2012191464A (ja) レベル変換バススイッチ
US11736094B2 (en) Filter circuit and semiconductor device
US20240178837A1 (en) Control circuit for an output driver with a slew rate control circuit and an output driver comprising the same
CN113452361B (zh) 具有倒灌电流防止机制的通用串行总线信号输出电路
TWI736190B (zh) 具有倒灌電流防止機制的通用序列匯流排訊號輸出電路及其操作方法
JP7339805B2 (ja) 双方向レベルシフト回路
JP3878419B2 (ja) 半導体集積回路
JP3883760B2 (ja) 高速、低ノイズ出力バッファ
KR100318267B1 (ko) 구동전류를 제어하기 위한 씨모스 출력 버퍼회로