TWI736190B - 具有倒灌電流防止機制的通用序列匯流排訊號輸出電路及其操作方法 - Google Patents

具有倒灌電流防止機制的通用序列匯流排訊號輸出電路及其操作方法 Download PDF

Info

Publication number
TWI736190B
TWI736190B TW109109653A TW109109653A TWI736190B TW I736190 B TWI736190 B TW I736190B TW 109109653 A TW109109653 A TW 109109653A TW 109109653 A TW109109653 A TW 109109653A TW I736190 B TWI736190 B TW I736190B
Authority
TW
Taiwan
Prior art keywords
voltage
circuit
pull
control terminal
signal output
Prior art date
Application number
TW109109653A
Other languages
English (en)
Other versions
TW202137709A (zh
Inventor
朱立程
陳力輔
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW109109653A priority Critical patent/TWI736190B/zh
Priority to US17/206,175 priority patent/US11569813B2/en
Application granted granted Critical
Publication of TWI736190B publication Critical patent/TWI736190B/zh
Publication of TW202137709A publication Critical patent/TW202137709A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/18—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to reversal of direct current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H7/00—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions
    • H02H7/22—Emergency protective circuit arrangements specially adapted for specific types of electric machines or apparatus or for sectionalised protection of cable or line systems, and effecting automatic switching in the event of an undesired change from normal working conditions for distribution gear, e.g. bus-bar systems; for switching devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165—Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166—Soft switching
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)

Abstract

一種具有倒灌電流防止機制的通用序列匯流排訊號輸出電路，並包含： 開關電路與第一及第二電壓拉低電路。開關電路在開關控制端接收到第一高態電壓時導通，以進行由訊號輸入端至訊號輸出端的訊號輸出。第一電壓拉低電路包含：被動元件高通濾波電路及放電電路。被動元件高通濾波電路將訊號輸出端之輸出端電壓耦合至拉低控制端。放電電路在拉低控制端之電壓大於預設準位時導通，以對開關控制端進行放電而拉低至第二高態電壓。第二電壓拉低電路在輸出端電壓大於參考電壓且不具有突波時將開關控制端拉低至低態電壓。

Description

具有倒灌電流防止機制的通用序列匯流排訊號輸出電路及其操作方法
本發明是關於通用序列匯流排傳輸技術，尤其是關於一種具有倒灌電流防止機制的通用序列匯流排訊號輸出電路及其操作方法。
通用序列匯流排是連接電腦系統與外部裝置的一種序列埠匯流排標準，也是一種輸入輸出介面的技術規範。近年來，Type-C的通用序列匯流排規格由於不需要考慮插頭的方向性，傳輸速度的大幅提升及支援的充電功率增加而提高充電速度，逐漸受到矚目。
然而，即使插頭不再具有方向性，使用者仍可能在使用時偏離接腳的正確對接位置，而使訊號輸出的電路誤觸到具有更高電壓的腳位。在這樣的狀況下，如果沒有快速的反應機制，高電壓將產生倒灌的大電流，造成訊號輸出電路或是與訊號輸出電路相關的其他電路的損壞。
鑑於先前技術的問題，本發明之一目的在於提供一種具有倒灌電流（reverse current）防止機制的通用序列匯流排訊號輸出電路（universal serial bus；USB）及其操作方法，以改善先前技術。
本發明之一目的在於提供一種具有倒灌電流防止機制的通用序列匯流排訊號輸出電路及其操作方法，藉由第一電壓拉低電路的設置，在訊號輸出端的電壓上升時迅速調降開關控制端的電壓避免倒灌大電流的產生，提供開關電路的保護機制。
本發明包含一種具有倒灌電流防止機制的通用序列匯流排訊號輸出電路，其一實施例包含：開關電路、第一電壓拉低電路及第二電壓拉低電路。開關電路包含開關控制端，配置以在開關控制端接收到第一高態電壓時導通，以進行由訊號輸入端至訊號輸出端的訊號輸出。第一電壓拉低電路包含：被動元件高通濾波電路及放電電路。被動元件高通濾波電路配置以將訊號輸出端之輸出端電壓耦合至拉低控制端。放電電路配置以在拉低控制端之電壓大於預設準位時導通，以對開關控制端進行放電而拉低至小於第一高態電壓的第二高態電壓。第二電壓拉低電路配置以將輸出端電壓與參考電壓比較並判斷輸出端電壓是否具有突波，並在輸出端電壓大於參考電壓且不具有突波時將開關控制端拉低至低態電壓。
本發明另包含一種具有倒灌電流防止機制的通用序列匯流排訊號輸出電路操作方法，應用於通用序列匯流排訊號輸出電路中，其一實施例包含下列步驟：使開關電路在開關控制端接收到第一高態電壓時導通，以進行由訊號輸入端至訊號輸出端的訊號輸出；使第一電壓拉低電路之被動元件高通濾波電路將訊號輸出端之輸出端電壓耦合至拉低控制端；使第一電壓拉低電路之放電電路在拉低控制端之電壓大於預設準位時導通，以對開關控制端進行放電而拉低至小於第一高態電壓的第二高態電壓；使第二電壓拉低電路將輸出端電壓與一參考電壓比較並判斷輸出端電壓是否具有突波；及使第二電壓拉低電路在輸出端電壓大於參考電壓且不具有突波時將開關控制端拉低至低態電壓。
有關本發明的特徵、實作與功效，茲配合圖式作較佳實施例詳細說明如下。
本發明之一目的在於提供一種具有倒灌電流防止機制的通用序列匯流排訊號輸出電路及其操作方法，藉由第一電壓拉低電路的設置，在訊號輸出端的電壓上升時迅速調降開關控制端的電壓避免倒灌大電流的產生，提供開關電路的保護機制。
請參照圖1。圖1為本發明之一實施例中，一種具有倒灌電流防止機制的通用序列匯流排訊號輸出電路100的示意圖。
通用序列匯流排訊號輸出電路100可設置於電子裝置中，以在與外部電子裝置電性耦接時，進行例如，但不限於電源訊號或是資料訊號的輸出。於一實施例中，上述的通用序列匯流排是Type-C的規格。
通用序列匯流排訊號輸出電路100包含：開關電路110、第一電壓拉低電路120及第二電壓拉低電路130。
於一實施例中，開關電路110包含第一N型電晶體MT1及第二N型電晶體MT2。其中，第一N型電晶體MT1的閘極電性耦接於開關控制端SC，源極電性耦接於訊號輸入端SI。第二N型電晶體MT2的閘極電性耦接於開關控制端SC，源極電性耦接於訊號輸出端SO。第一N型電晶體MT1及第二N型電晶體MT2的汲極彼此電性耦接。
於一實施例中，通用序列匯流排訊號輸出電路100更包含開關控制電路140。開關控制端SC接收來自開關控制電路140的控制訊號CS，以依據其電壓狀態控制開關電路110的導通與關閉。
更詳細地說，當控制訊號CS位於第一高態電壓時，開關控制端SC的電壓Vcp將接收到此高態電壓，而驅動第一N型電晶體MT1及第二N型電晶體MT2的閘極使開關電路110導通，進行由訊號輸入端SI至訊號輸出端SO的訊號輸出。當控制訊號CS位於低態電壓時，開關控制端SC的電壓Vcp將為低態電壓，第一N型電晶體MT1及第二N型電晶體MT2的閘極將接收到此低態電壓而關閉，進而使開關電路110關閉。
於一實施例中，控制訊號CS輸出的第一高態電壓可為例如，但不限於10伏特，低態電壓為例如，但不限於0伏特。訊號輸入端SI可電性耦接於具有例如，但不限於5伏特的輸入端電壓Vconn的電壓源。訊號輸出端SO的輸出端電壓Vcc將經過開關電路110的導通與壓降而接近但略小於5伏特。
在部分使用情境下，使用者可能因為操作不當，造成訊號輸出端SO誤觸其他具有高電壓的接腳，而導致輸出端電壓Vcc急速上升。在這樣的情形下，第一電壓拉低電路120提供快速反應的機制，使開關電路110的導通程度下降，避免上升的輸出端電壓Vcc造成大電流倒灌，造成開關電路110的損壞。
第二電壓拉低電路130則提供相對較慢的反應機制，判斷上升的輸出端電壓Vcc是否僅為突波，以在確認並非突波的情形下進一步關閉開關電路110，或在判斷突波發生的情形下恢復開關電路110的運作。
圖2為本發明一實施例中，通用序列匯流排訊號輸出電路100的多個電路節點的電壓與電流相對時間的波形圖。
以下將搭配圖1及圖2，針對第一電壓拉低電路120及第二電壓拉低電路130的結構與運作方式進行說明。
第一電壓拉低電路120包含：被動元件高通濾波電路150及放電電路160。
被動元件高通濾波電路150將訊號輸出端SO之輸出端電壓Vcc耦合至拉低控制端PC。於一實施例中，被動元件高通濾波電路150包含電容C1及電阻R1。其中，電容C1電性耦接於訊號輸出端SO及拉低控制端PC間。電阻R1電性耦接於拉低控制端PC及接地端GND間。
在圖2的時間點T1前，開關電路110是在正常運作的導通狀態。因此，開關控制端SC的電壓Vcp為第一高態電壓的10伏特。訊號輸出端SO的輸出端電壓Vcc維持在大約為5伏特。拉低控制端PC的電壓Vpc由於電阻R1可持續放電而位於低態電壓的0伏特。
在圖2的時間點T1，訊號輸出端SO產生誤觸情形，導致輸出端電壓Vcc急速上升至例如，但不限於24伏特。由於被動元件高通濾波電路150具有快速的反應時間，可迅速地在幾乎等同於時間點T1的時刻將升高的輸出端電壓Vcc耦合至拉低控制端PC。
於一實施例中，通用序列匯流排訊號輸出電路100可包含二極體電路170，電性耦接於拉低控制端PC及接地端GND，以將拉低控制端PC之電壓限制於最大值，例如但不限於5伏特以下，確保拉低控制端PC的電壓Vpc不至於直接接收到過高的電壓，提供後續接收電壓Vpc的放電電路160一個保護機制。於不同實施例中，二極體電路170可依需求，包含不同數目的二極體元件，達到不同大小的電壓限制。
放電電路160在拉低控制端PC之電壓Vpc大於預設準位時導通，以對開關控制端SC進行放電，將電壓Vcp拉低至小於第一高態電壓的第二高態電壓。於一實施例中，放電電路160包含N型電晶體M1及P型電晶體M2。
N型電晶體M1的閘極電性耦接於拉低控制端PC，源極電性耦接於接地端GND。P型電晶體M2的閘極接收小於第一高態電壓之驅動電壓。於一實施例中，P型電晶體M2的閘極可同樣連接至具有輸入端電壓Vconn的電壓源，而使驅動電壓相當於輸入端電壓Vconn。為方便說明，驅動電壓在圖2直接以Vconn標示。
P型電晶體M2的汲極電性耦接於N型電晶體M1的汲極，源極則電性耦接於開關控制端SC。
在圖2的時間點T1前，由於拉低控制端PC的電壓Vpc為低態電壓，N型電晶體M1是位於關閉的狀態。P型電晶體M2的源極接收到開關控制端SC上為第一高態電壓的電壓Vcp，閘極接收到驅動電壓，其源閘極間的電壓差使P型電晶體M2本應為導通狀態。然而，由於N型電晶體M1的關閉使P型電晶體M2的汲極的電壓上升至與驅動電壓相等時，將使P型電晶體M2亦為關閉，確保N型電晶體M1的汲極與源極間的跨壓不至於過大造成損壞。
在圖2的時間點T1，由於拉低控制端PC的電壓Vpc在被動元件高通濾波電路150的耦合下升高，將可使N型電晶體M1導通，進一步拉低N型電晶體M1與P型電晶體M2的汲極的電壓，使P型電晶體M2開始導通，對開關控制端SC放電，其電壓Vcp開始下降。
在圖2的時間點T2，當開關控制端SC的電壓Vcp下降至接近P型電晶體M2的閘極接收的驅動電壓加上P型電晶體M2的閾值電壓的準位時，將無法再使P型電晶體M2導通。因此，在P型電晶體M2關閉後，開關控制端SC的電壓Vcp將達到小於第一高態電壓的第二高態電壓。於一實施例中，第二高態電壓約為驅動電壓（例如但不限於5伏特）與P型電晶體M2的閾值電壓（例如但不限於1伏特）的總和，而大約為6伏特。
透過上述的機制對開關控制端SC進行放電，為第二高態電壓的電壓Vcp將使第一N型電晶體MT1及第二N型電晶體MT2的導通程度大幅下降，而不至於產生倒灌的大電流。如圖2所示，在開關電路110間產生的倒灌電流Icc僅在時間點T1到時間點T2間產生微小的突波，隨即因為上述的機制而下降至相當低的準位。
於一實施例中，通用序列匯流排訊號輸出電路100更包含被動元件低通濾波電路180。P型電晶體M2的閘極實際上是透過被動元件低通濾波電路180接收驅動電壓。於一實施例中，被動元件低通濾波電路180包含電阻R2及電容C2。其中，電阻R2電性耦接於驅動電壓的電壓源及P型電晶體M2的閘極間。電容C2電性耦接於P型電晶體M2的閘極及接地端GND間。
在本實施例中，由於P型電晶體M2的閘極電性耦接於具有輸入端電壓Vconn的電壓源，在訊號輸出端SO誤觸高電壓的情形發生時，瞬間抬升的輸出端電壓Vcc仍可能在瞬間透過導通的開關電路110造成輸入端電壓Vconn短暫的升高。因此，被動元件低通濾波電路180可使輸入端電壓Vconn以較慢的速度耦合至P型電晶體M2的閘極，避免P型電晶體M2的損壞。
第二電壓拉低電路130包含：比較器190及拉低控制電路195。
在圖2的時間點T3，比較器190比較輸出端電壓Vcc與參考電壓Vref以產生比較結果CR。由於比較器190為主動電路，反應時間較慢，因此比較結果CR產生的時間點T3，也較被動元件高通濾波電路150將輸出端電壓Vcc耦合至拉低控制端PC的時間點T1晚。
拉低控制電路195根據比較結果CR判斷輸出端電壓Vcc是否大於參考電壓Vref及輸出端電壓Vcc是否具有突波。於一實施例中，突波的發生可設定為輸出端電壓Vcc僅在一預設時間範圍內超過預設電壓值的狀況。
在圖2的時間點T4，當輸出端電壓Vcc大於參考電壓Vref且不具有突波時，拉低控制電路195可藉由例如但不限於放電的機制將開關控制端SC的電壓Vcp拉低至低態電壓。於一實施例中，從比較結果CR產生的時間點T3到完成突波判斷的時間點T4之間的突波消除區間，為例如但不限於20奈秒。
於一實施例中，拉低控制電路195亦可透過訊號（未繪示）的傳輸，控制開關控制電路140停止輸出具有第一高態電壓的控制訊號CS，而轉為輸出低態電壓，進一步確保開關電路110的關閉。
於一實施例中，拉低控制電路195可包含用以進行判斷的邏輯電路及用以進行放電的放電電路（未繪示）來實現上述的運作機制。本發明並不限於特定的電路結構。
當上升且非突波的輸出端電壓Vcc逐步隨著時間衰減時，第一電壓拉低電路120將由於被動元件高通濾波電路150耦合至拉低控制端PC的電壓下降使N型電晶體M1關閉，進一步使N型電晶體M1的汲極與P型電晶體M2的汲極電壓上升使P型電晶體M2關閉，而停止放電電路160的導通。拉低控制電路195亦可依據比較器190的比較結果CR判斷輸出端電壓Vcc不大於參考電壓Vref而停止拉低開關控制端SC的電壓Vcp，並控制開關控制電路140回復輸出具有第一高態電壓的控制訊號CS。開關電路110將可恢復原先的導通程度並正常運作。
另一方面，當輸出端電壓Vcc大於參考電壓Vref且具有突波時，拉低控制電路195可不進行電壓拉低的機制，且可使開關控制電路140持續輸出具有第一高態電壓的控制訊號CS。此時，第一電壓拉低電路120亦將在突波的電壓衰減後，停止放電電路160的導通，使開關控制端SC的電壓Vcp由第二高態電壓回復至第一高態電壓，進一步使開關電路110恢復原先的導通程度並正常運作。
因此，本發明的通用序列匯流排訊號輸出電路可藉由第一電壓拉低電路的設置，以被動元件高通濾波電路對訊號輸出端的電壓上升快速反應，驅動放電電路調降開關控制端的電壓以降低開關電路的導通程度，避免倒灌大電流的產生。相對反應速度較慢的第二電壓拉低電路再進一步提供突波判斷機制，決定是否完全關閉開關電路。開關電路及與訊號輸入端相關的其他電路將可獲得保護。
需注意的是，上述的電路結構與電壓數值僅為一範例。於其他實施例中，亦可採用可用以達到相同功能的電路結構與其他的電壓數值，來實現倒灌電流防止的機制。本發明並不為上述的實施方式所限。
請參照圖3。圖3為本發明一實施例中，一種具有倒灌電流防止機制的通用序列匯流排訊號輸出電路操作方法300的流程圖。
除前述裝置外，本發明另揭露一種具有倒灌電流防止機制的通用序列匯流排訊號輸出電路操作方法300，應用於例如，但不限於圖1的通用序列匯流排訊號輸出電路100中。通用序列匯流排訊號輸出電路操作方法300之一實施例如圖3所示，包含下列步驟：
S310：使開關電路110在開關控制端SC接收到第一高態電壓時導通，以進行由訊號輸入端SI至訊號輸出端SO的訊號輸出。
S320：使第一電壓拉低電路120之被動元件高通濾波電路150將訊號輸出端SO之輸出端電壓Vcc耦合至拉低控制端PC。
S330：使第一電壓拉低電路120之放電電路160在拉低控制端PC之電壓Vpc大於預設準位時導通，以對開關控制端SC進行放電而拉低至小於第一高態電壓的第二高態電壓。
S340：使第二電壓拉低電路130將輸出端電壓Vcc與參考電壓Vref比較並判斷輸出端電壓Vcc是否具有突波。
S350：使第二電壓拉低電路130在輸出端電壓Vcc大於參考電壓Vref且不具有突波時，將開關控制端SC拉低至低態電壓。
S360：使第二電壓拉低電路130在輸出端電壓Vcc不大於參考電壓Vref或具有突波時，不將開關控制端SC拉低至低態電壓。
需注意的是，上述的實施方式僅為一範例。於其他實施例中，本領域的通常知識者當可在不違背本發明的精神下進行更動。
綜合上述，本發明中的通用序列匯流排訊號輸出電路及其操作方法可藉由第一電壓拉低電路的設置，在訊號輸出端的電壓上升時迅速調降開關控制端的電壓避免倒灌大電流的產生，提供開關電路的保護機制。
雖然本發明之實施例如上所述，然而該些實施例並非用來限定本發明，本技術領域具有通常知識者可依據本發明之明示或隱含之內容對本發明之技術特徵施以變化，凡此種種變化均可能屬於本發明所尋求之專利保護範疇，換言之，本發明之專利保護範圍須視本說明書之申請專利範圍所界定者為準。
100:通用序列匯流排訊號輸出電路
110:開關電路
120:第一電壓拉低電路
130:第二電壓拉低電路
140:開關控制電路
150:被動元件高通濾波電路
160:放電電路
170:二極體電路
180:被動元件低通濾波電路
190:比較器
195:拉低控制電路
300:通用序列匯流排訊號輸出電路操作方法
S310~S360:步驟
C1:電容
C2:電容
CR:比較結果
CS:控制訊號
GND:接地端
Icc:倒灌電流
M1:N型電晶體
M2:P型電晶體
MT1:第一N型電晶體
MT2:第二N型電晶體
PC:拉低控制端
R1:電阻
R2:電阻
SC:開關控制端
SI:訊號輸入端
SO:訊號輸出端
Vcc:輸出端電壓
Vconn:輸入端電壓
Vcp:電壓
Vpc:電壓
Vref:參考電壓
T1~T4:時間點
［圖1］顯示本發明之一實施例中，一種具有倒灌電流防止機制的通用序列匯流排訊號輸出電路的示意圖； ［圖2］顯示本發明一實施例中，通用序列匯流排訊號輸出電路的多個電路節點的電壓與電流相對時間的波形圖；以及 ［圖3］顯示本發明一實施例中，一種具有倒灌電流防止機制的通用序列匯流排訊號輸出電路操作方法的流程圖。
100:通用序列匯流排訊號輸出電路
110:開關電路
120:第一電壓拉低電路
130:第二電壓拉低電路
140:開關控制電路
150:被動元件高通濾波電路
160:放電電路
170:二極體電路
180:被動元件低通濾波電路
190:比較器
195:拉低控制電路
C1:電容
C2:電容
CR:比較結果
CS:控制訊號
GND:接地端
Icc:倒灌電流
M1:N型電晶體
M2:P型電晶體
MT1:第一N型電晶體
MT2:第二N型電晶體
PC:拉低控制端
R1:電阻
R2:電阻
SC:開關控制端
SI:訊號輸入端
SO:訊號輸出端
Vcc:輸出端電壓
Vconn:輸入端電壓
Vcp:電壓
Vpc:電壓
Vref:參考電壓

Claims (10)

  1. 一種具有倒灌電流（reverse current）防止機制的通用序列匯流排（universal serial bus；USB）訊號輸出電路 ，包含： 一開關電路，包含一開關控制端，配置以在該開關控制端接收到一第一高態電壓時導通，以進行由一訊號輸入端至一訊號輸出端的一訊號輸出； 一第一電壓拉低電路，包含： 一被動元件高通濾波電路，配置以將該訊號輸出端之一輸出端電壓耦合至一拉低控制端；以及 一放電電路，配置以在該拉低控制端之電壓大於一預設準位時導通，以對該開關控制端進行放電而拉低至小於該第一高態電壓的一第二高態電壓；以及 一第二電壓拉低電路，配置以將該輸出端電壓與一參考電壓比較並判斷該輸出端電壓是否具有一突波，並在該輸出端電壓大於該參考電壓且不具有該突波時將該開關控制端拉低至一低態電壓。
  2. 如申請專利範圍第1項所述之通用序列匯流排訊號輸出電路，更包含一二極體電路，電性耦接於該拉低控制端以及一接地端，以將該拉低控制端之電壓限制於一最大值以下。
  3. 如申請專利範圍第1項所述之通用序列匯流排訊號輸出電路，其中該放電電路更包含： 一N型電晶體，包含一第一閘極、一第一汲極以及一第一源極，其中該第一閘極電性耦接於該拉低控制端，該第一源極電性耦接於一接地端；以及 一P型電晶體，包含一第二閘極、一第二汲極以及一第二源極，其中該第二閘極配置以接收小於該第一高態電壓之一驅動電壓，該第二汲極電性耦接於該第一汲極，該第二源極電性耦接於該開關控制端。
  4. 如申請專利範圍第3項所述之通用序列匯流排訊號輸出電路， 其中該N型電晶體導通時，該P型電晶體根據該第二源極以及該第二閘極間的一電壓差導通，以將該開關控制端拉低至該第二高態電壓。
  5. 如申請專利範圍第3項所述之通用序列匯流排訊號輸出電路，其中該N型電晶體關閉且該P型電晶體導通時，該第一汲極以及該第二汲極之電壓上升至與該驅動電壓相等以使該P型電晶體關閉。
  6. 如申請專利範圍第3項所述之通用序列匯流排訊號輸出電路，其中該P型電晶體的該第二閘極透過一被動元件低通濾波電路接收該驅動電壓。
  7. 如申請專利範圍第1項所述之通用序列匯流排訊號輸出電路，其中該第二電壓拉低電路包含： 一比較器，配置以比較該輸出端電壓與該參考電壓以產生一比較結果；以及 一拉低控制電路，配置以根據該比較結果判斷該輸出端電壓是否大於該參考電壓以及該輸出端電壓是否具有該突波，以在該輸出端電壓大於該參考電壓且不具有該突波時將該開關控制端拉低至該低態電壓。
  8. 如申請專利範圍第1項所述之通用序列匯流排訊號輸出電路，其中該開關電路包含： 一第一N型電晶體，包含一第三閘極、一第三汲極以及一第三源極，其中該第三閘極電性耦接於該開關控制端，該第三源極電性耦接於該訊號輸入端；以及 一第二N型電晶體，包含一第四閘極、一第四汲極以及一第四源極，其中該第四閘極該電性耦接於該開關控制端，該第四汲極電性耦接於該第三汲極，該第四源極電性耦接於該訊號輸出端。
  9. 如申請專利範圍第1項所述之通用序列匯流排訊號輸出電路，更包含一開關控制電路，配置以輸出該第一高態電壓至該開關控制端，其中該第二電壓拉低電路更在該輸出端電壓大於該參考電壓且不具有該突波時使該控制電路停止輸出該第一高態電壓。
  10. 一種具有倒灌電流防止機制的通用序列匯流排訊號輸出電路操作方法 ，應用於一通用序列匯流排訊號輸出電路中，包含： 使一開關電路在一開關控制端接收到一第一高態電壓時導通，以進行由一訊號輸入端至一訊號輸出端的一訊號輸出； 使一第一電壓拉低電路之一被動元件高通濾波電路將該訊號輸出端之一輸出端電壓耦合至一拉低控制端； 使該第一電壓拉低電路之一放電電路在該拉低控制端之電壓大於一預設準位時導通，以對該開關控制端進行放電而拉低至小於該第一高態電壓的一第二高態電壓； 使一第二電壓拉低電路將該輸出端電壓與一參考電壓比較並判斷該輸出端電壓是否具有一突波；以及 使該第二電壓拉低電路在該輸出端電壓大於該參考電壓且不具有該突波時將該開關控制端拉低至一低態電壓。
TW109109653A 2020-03-23 2020-03-23 具有倒灌電流防止機制的通用序列匯流排訊號輸出電路及其操作方法 TWI736190B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109109653A TWI736190B (zh) 2020-03-23 2020-03-23 具有倒灌電流防止機制的通用序列匯流排訊號輸出電路及其操作方法
US17/206,175 US11569813B2 (en) 2020-03-23 2021-03-19 USB signal output circuit and operation method thereof having reverse current prevention mechanism

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109109653A TWI736190B (zh) 2020-03-23 2020-03-23 具有倒灌電流防止機制的通用序列匯流排訊號輸出電路及其操作方法

Publications (2)

Publication Number Publication Date
TWI736190B true TWI736190B (zh) 2021-08-11
TW202137709A TW202137709A (zh) 2021-10-01

Family

ID=77748821

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109109653A TWI736190B (zh) 2020-03-23 2020-03-23 具有倒灌電流防止機制的通用序列匯流排訊號輸出電路及其操作方法

Country Status (2)

Country Link
US (1) US11569813B2 (zh)
TW (1) TWI736190B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101228701A (zh) * 2005-04-01 2008-07-23 飞思卡尔半导体公司 用于保护低电压收发信机的系统和方法
US7706112B2 (en) * 2006-12-19 2010-04-27 Akros Silicon Inc. Active clamp protection device
CN101969192A (zh) * 2010-09-09 2011-02-09 惠州Tcl移动通信有限公司 一种用于保护usb供电设备的通信终端
CN202334297U (zh) * 2011-12-01 2012-07-11 德明通讯(上海)有限公司 Usb双向供电保护电路
CN207184027U (zh) * 2017-08-14 2018-04-03 惠州市德赛西威汽车电子股份有限公司 一种usb接口对车载电源短路保护电路
US20190319447A1 (en) * 2018-04-17 2019-10-17 Texas Instruments Incorporated Usb type-c/pd controller having integrated vbus to cc short protection
EP3357150B1 (en) * 2015-09-30 2019-11-20 Qualcomm Incorporated Bi-directional current sensing circuit
CN110676830A (zh) * 2019-10-31 2020-01-10 深圳市欧瑞博科技有限公司 电流防倒灌电路以及智能门锁系统

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3251661B2 (ja) * 1991-10-15 2002-01-28 テキサス インスツルメンツ インコーポレイテツド 制御されたスルー・レートを有するｃｍｏｓバッファ回路
US9264025B2 (en) * 2013-08-14 2016-02-16 Nanya Technology Corporation Glitch filter and filtering method
US10873325B2 (en) * 2018-10-12 2020-12-22 Texas Instruments Incorporated Robust noise immune, low-skew, pulse width retainable glitch-filter
US11100034B1 (en) * 2020-02-21 2021-08-24 Cypress Semiconductor Corporation Dual integrated gate-driver with reverse current fault protection for USB Type-C and USB power delivery

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101228701A (zh) * 2005-04-01 2008-07-23 飞思卡尔半导体公司 用于保护低电压收发信机的系统和方法
US7706112B2 (en) * 2006-12-19 2010-04-27 Akros Silicon Inc. Active clamp protection device
CN101969192A (zh) * 2010-09-09 2011-02-09 惠州Tcl移动通信有限公司 一种用于保护usb供电设备的通信终端
CN202334297U (zh) * 2011-12-01 2012-07-11 德明通讯(上海)有限公司 Usb双向供电保护电路
EP3357150B1 (en) * 2015-09-30 2019-11-20 Qualcomm Incorporated Bi-directional current sensing circuit
CN207184027U (zh) * 2017-08-14 2018-04-03 惠州市德赛西威汽车电子股份有限公司 一种usb接口对车载电源短路保护电路
US20190319447A1 (en) * 2018-04-17 2019-10-17 Texas Instruments Incorporated Usb type-c/pd controller having integrated vbus to cc short protection
CN110676830A (zh) * 2019-10-31 2020-01-10 深圳市欧瑞博科技有限公司 电流防倒灌电路以及智能门锁系统

Also Published As

Publication number Publication date
TW202137709A (zh) 2021-10-01
US20210297076A1 (en) 2021-09-23
US11569813B2 (en) 2023-01-31

Similar Documents

Publication Publication Date Title
JPH08181591A (ja) パワーオンリセット回路
JPH07170168A (ja) 出力回路および動作方法
TWI514410B (zh) 電流供應電路與電壓供應電路
US8482891B2 (en) Electrostatic discharge protection circuit
TWI670936B (zh) 介面電路以及控制介面電路內之開關電路的方法
US7423855B2 (en) Active protection circuit arrangement
CN110297514B (zh) 电源开启重置电路
US8806255B2 (en) Interface connection control based on voltage at input rail
TWI736190B (zh) 具有倒灌電流防止機制的通用序列匯流排訊號輸出電路及其操作方法
US6392446B1 (en) Device and method for reducing a time constant of a data bus during a voltage transition
CN113452361B (zh) 具有倒灌电流防止机制的通用串行总线信号输出电路
JP2604970B2 (ja) 電源立上り検出回路
JP3149857B2 (ja) 温度検出機構を有する出力電流調整回路
TWI709300B (zh) 過電壓保護電路及其方法
TW201941540A (zh) 電源開啟重置電路
TW201820787A (zh) 熱插拔電路
TWI773870B (zh) 電子裝置及其操作方法
US10348292B1 (en) Power-on reset signal generating apparatus and voltage detection circuit thereof
CN116131238B (zh) 一种抑制热插拔浪涌电流的电路和可插拔模块
CN111130328B (zh) 介面电路以及控制介面电路内的开关电路的方法
US10804894B1 (en) Semiconductor device
TWI803228B (zh) 介面電路
CN110824223B (zh) 电压开启重置信号产生装置及其电压检测电路
US11831145B2 (en) Current sensing protection device for sensing whether current sensing element occurs short phenomenon
TWI774430B (zh) 電流偵測短路保護電路