JP5516449B2 - 出力回路、システム、及び出力回路の制御方法 - Google Patents
出力回路、システム、及び出力回路の制御方法 Download PDFInfo
- Publication number
- JP5516449B2 JP5516449B2 JP2011028880A JP2011028880A JP5516449B2 JP 5516449 B2 JP5516449 B2 JP 5516449B2 JP 2011028880 A JP2011028880 A JP 2011028880A JP 2011028880 A JP2011028880 A JP 2011028880A JP 5516449 B2 JP5516449 B2 JP 5516449B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- gate
- circuit
- output circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
- H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Description
図7に示すように、複数のデバイス11,12,13は、データを送受信する伝送路14を介して相互に接続される。デバイス13は、データを出力する出力回路15を備えている。なお、図示しないが、他のデバイス11,12は、同様に構成された出力回路を備えている。
(システム構成)
図1に示すように、電子システムは、複数(図1において4つ)のデバイス21,22,23,24を備え、これらのデバイス21〜24はバス25を介して互いに接続されている。
図2に示すように、デバイス22は、第1の高電位電圧VDIにより動作するロジック回路31を備え、ロジック回路31は、シフト回路32を介して、第2の高電位電圧VDEにより動作する入出力回路33と接続されている。シフト回路32は、ロジック回路31から出力される信号のレベルを、入出力回路33,34が扱う信号レベルにレベルシフトする。また、シフト回路32は、入出力回路33,34からロジック回路31に出力される信号のレベルを、ロジック回路31が扱う信号レベルにレベルシフトする。
(第一実施形態)
図3に示すように、入出力回路34のインバータ回路41には、図2に示すシフト回路32から出力される信号に基づく信号Soが供給される。インバータ回路41の出力端子は次段のインバータ回路42の入力端子に接続され、そのインバータ回路42の出力端子は次段のインバータ回路43の入力端子に接続されている。このように、直列に接続されたインバータ回路41〜43は、駆動電圧として供給される高電位電圧VDEにより動作する。
次に、上記のように構成された入出力回路34の作用を説明する。
トランジスタT3は、ゲート端子に供給される高電位電圧VDEによりオンし、トランジスタT2のゲート電圧をグランドレベルとするため、トランジスタT2はオフする。
トランジスタT3はオフし、トランジスタT2のゲート端子はフローティング状態となる。
(1)第1のトランジスタT1は、信号S3に応答してオンオフし、オンしたトランジスタT1は外部端子P2に接続された伝送路27をプルダウンする。伝送路27のレベルは、トランジスタT1のゲートと外部端子P2とをACカップリングするキャパシタC1により、キャパシタC1の容量値に応じた傾きで立ち下がる。
次に伝送路27をプルダウンする入出力回路の第二実施形態を説明する。尚、この実施形態において、図3に示す形態と同じ部材については同じ符号を付し、その説明の全て又は一部を省略する。
次に、上記のように構成された入出力回路34aの作用を説明する。
(1)外部端子P2とグランドとの間には第1のトランジスタT11と第2のトランジスタT12とが直列に接続されている。第1のトランジスタT11は、インバータ回路43から出力される信号S3に応答してオンオフする。第2のトランジスタT12は、インバータ回路41から出力される信号S1に応答してオンオフする。第1のトランジスタT11のゲート端子と外部端子P2との間には、波形整形用のキャパシタC1が接続されている。第2のトランジスタT12のゲート端子はキャパシタC11を介してグランドに接続されている。
・図2では、第1の高電位電圧VDIと第2の高電位電圧VDEを示したが、ロジック回路31と入出力回路33とに同じ電圧を供給するデバイスに具体化してもよい。
33,34,34a 入出力回路(出力回路)
41 インバータ回路(第2のゲート回路)
43 インバータ回路(第1のゲート回路)
44 プルダウン回路
C1 第1のキャパシタ
C11 第2のキャパシタ
P1,P2 外部端子
T1 第1のトランジスタ
T11 第1のトランジスタ
T12 第2のトランジスタ
S1 信号(第2の駆動信号)
S3 信号(第1の駆動信号)
Claims (9)
- 外部端子に接続され、ゲート端子に入力される信号に応じて前記外部端子の電位を駆動する第1のトランジスタと、
前記第1のトランジスタのゲート端子に第1端が接続され、前記外部端子に第2端が接続された第1のキャパシタと、
前記外部端子のレベルに応じて、前記第1のトランジスタのゲート端子をプルダウンするプルダウン回路と、
を有する出力回路。 - 前記プルダウン回路は、
前記第1のトランジスタの前記ゲートと基準電位とに、ソース端子とドレイン端子とが接続された第2のトランジスタと、
前記外部端子に第1端が接続され前記第2のトランジスタのゲート端子に第2端が接続された第2のキャパシタと、
を有する請求項1記載の出力回路。 - 前記プルダウン回路は、前記第2のトランジスタのゲート端子と前記基準電位との間に接続され、ゲート端子に駆動電圧が供給される第3のトランジスタを有する請求項2記載の出力回路。
- 外部端子と基準電位との間で直列接続された第1のトランジスタ及び第2のトランジスタと、
前記第1のトランジスタのゲート端子に第1端が接続され、前記外部端子に第2端が接続された第1のキャパシタと、
前記第2のトランジスタのゲート端子に第1端が接続され、前記基準電位に第2端が接続された第2のキャパシタと、
前記第1のトランジスタのゲート端子に第1の駆動信号を供給する第1のゲート回路と、
前記第2のトランジスタのゲート端子に前記第1の駆動信号と同じ論理の第2の駆動信号を供給する第2のゲート回路と、
を有する出力回路。 - 前記第1のゲート回路及び前記第2のゲート回路はインバータ回路であり、
前記第2のゲート回路から出力される前記第2の駆動信号が入力される第3のインバータ回路を有し、
前記第1のゲート回路は、前記第3のインバータ回路の出力信号に基づいて前記第1の駆動信号を出力する、請求項4記載の出力回路。 - 外部端子に接続された伝送路を介して互いに通信する複数のデバイスを備え、
前記デバイスは、
前記外部端子に接続され、ゲート端子に入力される信号に応じて前記外部端子の電位を駆動する第1のトランジスタと、
前記第1のトランジスタのゲート端子に第1端が接続され、前記外部端子に第2端が接続された第1のキャパシタと、
前記外部端子のレベルに応じて、前記第1のトランジスタのゲート端子をプルダウンするプルダウン回路と、
を有する出力回路を含む、システム。 - 外部端子に接続された伝送路を介して互いに通信する複数のデバイスを備え、
前記デバイスは、
前記外部端子と基準電位との間で直列接続された第1のトランジスタ及び第2のトランジスタと、
前記第1のトランジスタのゲート端子に第1端が接続され、前記外部端子に第2端が接続された第1のキャパシタと、
前記第2のトランジスタのゲート端子に第1端が接続され、前記基準電位に第2端が接続された第2のキャパシタと、
前記第1のトランジスタのゲート端子に第1の駆動信号を供給する第1のゲート回路と、
前記第2のトランジスタのゲート端子に前記第1の駆動信号と同じ論理の第2の駆動信号を供給する第2のゲート回路と、
を有する出力回路を含む、システム。 - 外部端子に接続された出力回路の制御方法であって、
前記出力回路は、
前記外部端子に接続され、ゲート端子に入力される信号に応じて前記外部端子をプルダウンする第1のトランジスタと、
前記第1のトランジスタのゲート端子に第1端が接続され、前記外部端子に第2端が接続された第1のキャパシタと、
を含み、
前記外部端子のレベルに応じて、前記第1のトランジスタのゲート端子をプルダウンする、ことを特徴とする出力回路の制御方法。 - 外部端子に接続された出力回路の制御方法であって、
前記出力回路は、
前記外部端子と基準電位との間で直列接続された第1のトランジスタ及び第2のトランジスタと、
前記第1のトランジスタのゲート端子に第1端が接続され、前記外部端子に第2端が接続された第1のキャパシタと、
前記第2のトランジスタのゲート端子に第1端が接続され、前記基準電位に第2端が接続された第2のキャパシタと、
を含み、
前記第1のトランジスタを第1の駆動信号により駆動し、
前記第2のトランジスタを、前記第1の駆動信号と同じ論理の第2の駆動信号により駆動する、ことを特徴とする出力回路の制御方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011028880A JP5516449B2 (ja) | 2011-02-14 | 2011-02-14 | 出力回路、システム、及び出力回路の制御方法 |
US13/351,797 US8487649B2 (en) | 2011-02-14 | 2012-01-17 | Output circuit, system including output circuit, and method of controlling output circuit |
CN201210024935.4A CN102638258B (zh) | 2011-02-14 | 2012-01-17 | 输出电路、包括输出电路的系统以及控制输出电路的方法 |
EP12151757.7A EP2487796B1 (en) | 2011-02-14 | 2012-01-19 | Output circuit, system including output circuit, and method of controlling output circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011028880A JP5516449B2 (ja) | 2011-02-14 | 2011-02-14 | 出力回路、システム、及び出力回路の制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012169843A JP2012169843A (ja) | 2012-09-06 |
JP5516449B2 true JP5516449B2 (ja) | 2014-06-11 |
Family
ID=45531218
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011028880A Active JP5516449B2 (ja) | 2011-02-14 | 2011-02-14 | 出力回路、システム、及び出力回路の制御方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8487649B2 (ja) |
EP (1) | EP2487796B1 (ja) |
JP (1) | JP5516449B2 (ja) |
CN (1) | CN102638258B (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10854586B1 (en) * | 2019-05-24 | 2020-12-01 | Bae Systems Information And Electronics Systems Integration Inc. | Multi-chip module hybrid integrated circuit with multiple power zones that provide cold spare support |
US10990471B2 (en) | 2019-05-29 | 2021-04-27 | Bae Systems Information And Electronic Systems Integration Inc. | Apparatus and method for reducing radiation induced multiple-bit memory soft errors |
US11342915B1 (en) | 2021-02-11 | 2022-05-24 | Bae Systems Information And Electronic Systems Integration Inc. | Cold spare tolerant radiation hardened generic level shifter circuit |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5051625B1 (en) * | 1988-10-28 | 1993-11-16 | Nissan Motor Co.,Ltd. | Output buffer circuits for reducing noise |
US5334889A (en) * | 1990-06-20 | 1994-08-02 | Oki Electric Industry, Co., Ltd. | CMOS output buffer circuit with less noise |
US5117129A (en) | 1990-10-16 | 1992-05-26 | International Business Machines Corporation | Cmos off chip driver for fault tolerant cold sparing |
FR2813461B1 (fr) | 2000-08-22 | 2003-01-31 | St Microelectronics Sa | Dispositif de protection d'un transistor integre contre des decharges electrostatiques |
JP3844120B2 (ja) | 2001-10-19 | 2006-11-08 | 株式会社ルネサステクノロジ | 半導体装置 |
US20040017698A1 (en) * | 2002-07-25 | 2004-01-29 | Micron Technology, Inc. | Refined gate coupled noise compensation for open-drain output from semiconductor device |
JP4817372B2 (ja) * | 2006-03-28 | 2011-11-16 | 富士通セミコンダクター株式会社 | オープンドレイン出力回路 |
US7859314B2 (en) | 2006-03-31 | 2010-12-28 | Nxp B.V. | Method and system for a signal driver using capacitive feedback |
JP4973243B2 (ja) * | 2007-03-06 | 2012-07-11 | 富士通セミコンダクター株式会社 | 半導体出力回路及び外部出力信号生成方法並びに半導体装置 |
US7852110B2 (en) * | 2008-05-21 | 2010-12-14 | Texas Instruments Incorporated | Controlling the slew-rate of an output buffer |
US8072721B2 (en) * | 2009-06-10 | 2011-12-06 | Hong Kong Applied Science And Technology Research Institute Co., Ltd. | ESD protection using a capacitivly-coupled clamp for protecting low-voltage core transistors from high-voltage outputs |
JP5565336B2 (ja) * | 2011-02-14 | 2014-08-06 | 富士通セミコンダクター株式会社 | 出力回路、システム、及び出力回路の制御方法 |
-
2011
- 2011-02-14 JP JP2011028880A patent/JP5516449B2/ja active Active
-
2012
- 2012-01-17 CN CN201210024935.4A patent/CN102638258B/zh active Active
- 2012-01-17 US US13/351,797 patent/US8487649B2/en active Active
- 2012-01-19 EP EP12151757.7A patent/EP2487796B1/en not_active Not-in-force
Also Published As
Publication number | Publication date |
---|---|
CN102638258A (zh) | 2012-08-15 |
EP2487796B1 (en) | 2018-01-03 |
JP2012169843A (ja) | 2012-09-06 |
US8487649B2 (en) | 2013-07-16 |
EP2487796A3 (en) | 2013-07-31 |
CN102638258B (zh) | 2014-12-03 |
US20120206186A1 (en) | 2012-08-16 |
EP2487796A2 (en) | 2012-08-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102362433B (zh) | 低速、负载无关、受控转换速率、没有直流电力消耗的输出缓冲器 | |
US9257973B1 (en) | Supply-state-enabled level shifter interface circuit and method | |
US7804327B2 (en) | Level shifters | |
EP1102402A1 (en) | Level adjustment circuit and data output circuit thereof | |
JP5516449B2 (ja) | 出力回路、システム、及び出力回路の制御方法 | |
US9385718B1 (en) | Input-output buffer circuit with a gate bias generator | |
US8847660B2 (en) | Level shift switch and electronic device with the same | |
EP2330739A1 (en) | Edge rate suppression for open drain buses | |
US8614598B2 (en) | Output circuit, system including output circuit, and method of controlling output circuit | |
EP1999849B1 (en) | Electronic device and integrated circuit | |
US8648638B2 (en) | Electronic chips with slew-rate control at output signals | |
CN105703761A (zh) | 输入/输出驱动电路 | |
US8344763B2 (en) | Low-speed driver circuit | |
JP2011119979A (ja) | レベルシフト回路 | |
JP6730213B2 (ja) | 半導体回路及び半導体装置 | |
CN110876026B (zh) | 电子装置及其操作方法 | |
JP2018082226A (ja) | データ通信システム及び半導体装置 | |
KR20100133610A (ko) | 전압 레벨 시프터 | |
CN110415750B (zh) | 移位寄存器 | |
JP2012147173A (ja) | 双方向レベルシフト回路 | |
KR101053539B1 (ko) | 출력 드라이버를 구비한 데이터 출력 회로 | |
JP2009302820A (ja) | 電流駆動型ドライバ | |
JP6113489B2 (ja) | 半導体回路及び半導体装置 | |
CN118300573A (zh) | 一种驱动电路、lin总线以及驱动方法 | |
KR101473418B1 (ko) | 전압 분배기를 이용한 open-drain 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20131101 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140227 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140317 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5516449 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |