KR20000054989A - 전원 전압 이상의 입력신호를 용인하는 입력 버퍼 회로 - Google Patents

전원 전압 이상의 입력신호를 용인하는 입력 버퍼 회로 Download PDF

Info

Publication number
KR20000054989A
KR20000054989A KR1019990003386A KR19990003386A KR20000054989A KR 20000054989 A KR20000054989 A KR 20000054989A KR 1019990003386 A KR1019990003386 A KR 1019990003386A KR 19990003386 A KR19990003386 A KR 19990003386A KR 20000054989 A KR20000054989 A KR 20000054989A
Authority
KR
South Korea
Prior art keywords
voltage
voltage level
level
input
power supply
Prior art date
Application number
KR1019990003386A
Other languages
English (en)
Inventor
여협구
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990003386A priority Critical patent/KR20000054989A/ko
Publication of KR20000054989A publication Critical patent/KR20000054989A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0008—Arrangements for reducing power consumption
    • H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/088—Transistor-transistor logic

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

전원 전압 이상의 입력신호를 용인하는 입력 버퍼 회로가 개시된다. 본 발명의 입력 버퍼 회로는, 소정의 전원 전압 이상의 전압 레벨을 가지는 입력신호에 대하여 전원 전압 레벨이하의 전송 신호를 발생하는 입력부와, 소정의 소스 전압 공급단과 접지 전압 사이에 형성되며 전송 신호를 버퍼링하여 출력신호를 발생하는 버퍼부와, 출력신호에 응답하여 버퍼부의 소스 전압 공급단에 소정의 소스 전압을 공급하는 소스 전압 공급부를 구비하며, 소스 전압은 전송 신호의 전압 레벨이 접지 전압쪽일 때에는 전원 전압레벨이며, 전원 전압 레벨일 때에는 전송 신호의 전압 레벨이고, 버퍼부는 출력신호가 접지 전압 레벨로 천이하는 시작점에서 출력신호의 전하를 방전시키는 전류패스를 제공한다.

Description

전원 전압 이상의 입력신호를 용인하는 입력 버퍼 회로{Input buffer circuit tolerant of input signal voltage higher than power supply voltage}
본 발명은 반도체 집적회로에 관한 것으로서, 특히 입력 버퍼 회로에 관한 것이다.
반도체 집적회로는 고집적, 고성능 및 저전력화를 추구하고 있다. 반도체 집적회로의 저전력화는 집적회로의 동작 전원 전압을 낮추는 방법으로 실현되고 있다.
일반적으로, 입력 버퍼 회로는 일정한 전압 범위 예컨대, TTL(transistor transistor logic) 레벨의 입력신호을 다른 일정한 전압 범위 예컨대, CMOS 로직 레벨로 전환시키는데 사용되고, 전환된 신호는 집적회로의 내부 회로로 공급된다. 또한, 입력 버퍼 회로는 집적회로의 입력패드에 접속된다. 한편, 외부로부터 반도체 집적회로의 입력패드로 수신되는 입력신호는 집적회로의 정상적인 동작에 적합한 전압이 아닐 수 있다. 이러한 현상은 집적회로의 입력패드와 전기적으로 연결되는 외부 소자들이 집적회로의 전원 전압 보다 높은 전압을 입력패드에 공급할 때 종종 발생한다. 따라서, 입력 버퍼 회로는 전원 전압 이상의 전압레벨의 입력에 대해서도 동작될 수 있도록 요구된다.
이러한 상황을 예를 들어 설명하면, 집적회로의 전원 전압은 5V에서 3.3V로 옮겨가고 있다.그리고 현재의 전원전압은 5V와 3.3V가 공존하고 있다. 그러므로, 전원 전압레벨 3.3V 뿐만 아니라 전원 전압 이상의 전압레벨 5V을 갖는 입력신호에서도 구동되는 입력 버퍼 회로들이 요구되고 있다. 이러한 입력 버퍼 회로는 입력신호에 3.3V 또는 5V가 수신되더라도 입력신호의 로직레벨이 일정하기 때문에 가능하다. 즉, 2.4V 이상의 전압레벨은 로직 "하이"로 인식하는 반면, 0.4V 이하의 전압레벨은 로직 "로우"로 인식하기 때문이다.
따라서, 혼합된 집적회로의 적용에 있어서 전원 전압 3.3V로 구동되는 입력 버퍼 회로는 전원 전압 3.3V 이상의 전압레벨 5V의 입력신호를 용인하는 것이 필요하다.
본 발명의 목적은 전원 전압 이상의 전압레벨을 갖는 입력신호를 용인할 수 있는 입력 버퍼 회로를 제공하는 것이다.
도 1은 본 발명의 일실시예에 따른 입력 버퍼 회로를 나타내는 도면이다.
도 2는 본 발명의 비교예에 따른 입력 버퍼 회로를 나타내는 도면이다.
상기 목적을 달성하기 위하여 본 발명의 입력 버퍼 회로는, 소정의 전원 전압 이상의 전압 레벨을 가지는 입력신호에 대하여 전원 전압 레벨이하의 전송 신호를 발생하는 입력부와, 소정의 소스 전압 공급단과 접지 전압 사이에 형성되며 전송 신호를 버퍼링하여 출력신호를 발생하는 버퍼부와, 출력신호에 응답하여 버퍼부의 소스 전압 공급단에 소정의 소스 전압을 공급하는 소스 전압 공급부를 구비하며, 소스 전압은 전송 신호의 전압 레벨이 접지 전압쪽일 때에는 전원 전압레벨이며, 전원 전압 레벨일 때에는 전송 신호의 전압 레벨이고, 버퍼부는 출력신호가 접지 전압 레벨로 천이하는 시작점에서 출력신호의 전하를 방전시키는 전류패스를 제공한다.
이와 같은 입력 버퍼 회로는 전원 전압 이상의 전압레벨을 가지는 입력신호를 용인하고 소비 전력이 증가되지 않으며 속도를 형상시킨다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 대하여, 동일한 참조부호는 동일한 부재임을 나타낸다.
도 1은 본 발명의 일실시예에 따른 입력 버퍼 회로를 나타내는 도면이다. 이를 참조하면, 입력 버퍼 회로(10)는 전원 전압이 이상의 전압 레벨을 갖는 입력신호(IN)에 대하여 전원 전압 레벨의 출력신호(OUT)를 발생한다. 입력 버퍼 회로(1)는 구체적으로 입력부(10), 버퍼부(20) 및 소스 전압 공급부(30)을 포함한다.
입력부(10)는 전원 전압(VCC) 이상의 전압 레벨인 입력신호(IN)에 대하여 전원 전압(VCC) 이하의 전압레벨을 갖는 전송신호(A)를 발생한다. 입력부(10)는 바람직하게는, 전원 전압(VCC)이 게이트에 인가되고 입력신호(IN)가 드레인에 연결되는 엔모스 트랜지스터(T1)로 구성된다.
입력부(10)의 동작을 살펴보면, 입력부(10)는 입력신호(IN)가 전원 전압(VCC) 이상의 전압레벨인 경우 전원 전압(VCC)에서 엔모스 트랜지스터(T1)의 문턱전압(Vth) 만큼 전압 강하된 전압레벨의 전송신호(A)를 발생한다. 또한, 입력부(10)는 입력신호(IN)가 접지 전압(VSS)쪽의 전압레벨인 경우, 접지 전압(VSS) 레벨의 전송 신호(A)를 발생한다.
버퍼부(20)는 전송 신호(A)를 버퍼링하여 출력신호(OUT)를 발생하고, 출력신호(OUT)가 접지(VSS) 전압쪽으로 천이하는 시작점에서 출력신호(OUT)의 전하를 방전시키는 전류패스를 제공한다.
버퍼부(20)는 구체적으로, 버퍼부(20)의 소스 전압 공급단(S)과 접지 전압(VSS) 사이에 피모스 트랜지스터(T2) 및 엔모스 트랜지스터들(T3,T4,T5)을 포함한다. 피모스 트랜지스터(T2)는 소스 전압 공급단(S)이 소스에 연결되고 접지(VSS) 전압쪽 전압레벨의 전송 신호(A)에 게이팅되어 "하이레벨"의 출력신호(OUT)를 발생한다. 엔모스 트랜지스터들(T2,T3)은 직렬연결되어 접지 전압(VSS)이 엔모스 트랜지스터(T3)의 소스에 연결되고, 전원(VCC) 전압쪽 전압레벨의 전송 신호(A)에 게이팅되어 "로우레벨"의 출력신호(OUT)를 발생한다.
여기서, 엔모스 트랜지스터(T5)는 출력신호(OUT)가 "하이레벨"에서 "로우레벨"로 천이하는 시작점에서 "하이레벨"의 출력신호(OUT)에 게이팅되어 출력신호(OUT)의 전하를 방전시킨다. 따라서, 출력신호(OUT)는 엔모스 트랜지스터(T4)를 통하여 흐르는 전류패스보다 엔모스 트랜지스터(T5)를 통하여 흐르는 전류패스로 인하여 빨리 "로우레벨"이 된다.
소스 전압 공급부(30)는 전송 신호(A)의 전압레벨이 접지 전압(VSS)쪽일 때에는 전원 전압(VCC) 레벨의 소스 전압을, 전송 신호(A)의 전압레벨이 전원 전압(VCC) 레벨일 때에는 전송 신호(A)의 전압 레벨의 소스 전압을 버퍼부(20)의 소스 전압 공급단(S)에 공급한다. 소스 전압 공급부(30)은 구체적으로, 전원 드라이버부(32), 제1 제어부(34) 및 제2 제어부(36)를 포함한다.
전원 드라이버부(32)는 전원 전압(VCC)으로부터 버퍼부(20)의 소스 전압 공급단(S)으로 소스 전압을 공급한다. 전원 드라이버부(32)는 바람직하게 피모스 트랜지스터(T6)로 구성된다.
제1 제어부(34)는 출력신호(OUT)에 응답하여 전원 전압(VCC) 레벨로 소스전압을 전원 드라이버부(32)를 구동한다. 제1 제어부는 바람직하게 엔모스 트랜지스터(T7)로 구성되며, "하이레벨"의 출력신호(OUT)에 게이팅되어 전원 드라이버부(32)의 피모스 트랜지스터(T6) 게이트 전압레벨을 "로우레벨"로 제공한다. 그리하여 피모스 트랜지스터(T6)는 "턴-온"되어 전원 전압(VCC) 레벨을 소스 전압 공급단(S)의 소스 전압으로 제공한다.
제2 제어부(36)는 출력신호(OUT)에 응답하여 전송 신호(A)의 전압 레벨로 소스 전압을 제공하도록 전원 드라이버부(32)를 구동한다. 제2 제어부(36)는 바람직하게 피모스 트랜지스터(T8)로 구성되며, 피모스 트랜지스터(T8)는 "로우레벨"의 출력신호(OUT)에 게이팅되어 "턴-온"된다. "턴-온"된 피모스 트랜지스터(T8)를 통하여 전원 드라이버부(32)의 피모스 트랜지스터(T6) 게이트와 버퍼부(20)의 소스 전압 공급단(S)는 연결되므로 전원 드라이버부(32)의 피모스 트랜지스터(T6)는 다이오드로 동작한다. 따라서, 소스 전압 공급단(S)의 소스 전압은 전원 전압(VCC)에서 피모스 트랜지스터(T6)의 문턱전압(Vth) 만큼 하강한 전압 레벨이 된다.
소스 전압 공급부(30)의 동작을 살펴보면 다음과 같다.
첫 번째로, 출력신호(OUT)가 "하이레벨"인 경우 제1 제어부(34)의 엔모스 트랜지스터(T7)은 "턴-온"되고 전원 드라이버부(32)의 피모스 트랜지스터(T6)도 "턴-온"되어 전원 전압(VCC) 레벨이 버퍼부(20)의 소스 전압 공급단(S)으로 공급된다. 이때, 제2 제어부(36)의 피모스 트랜지스터(T8)는 "턴-오프" 상태이다.
두 번째로, 출력신호(OUT)가 "로우레벨"인 경우 제2 제어부(36)의 피모스 트랜지스터(T8)는 "턴-온"되고 전원 드라이버부(32)의 피모스 트랜지스터(T6)를 다이오드로 동작하여 전원 전압(VCC) 레벨에서 피모스 트랜지스터(T6)의 문턱전압(Vth) 만큼 전압 강하된 전압 레벨이 버퍼부(20)의 소스 전압 공급단(S)으로 공급된다. 이때, 제1 제어부(34)의 엔모스 트랜지스터(T7)는 "턴-오프" 상태이다.
이상에서 설명한 본 발명의 입력 버퍼 회로(1)는 입력신호(IN)가 전원 전압(VCC) 이상의 전압레벨인 경우 즉, "하이레벨"인 경우 "로우레벨"의 출력신호(OUT)를 발생하며, 입력신호(IN)가 접지 전압(VSS)의 전압레벨인 경우 즉, "로우레벨"인 경우 "하이레벨"의 출력신호(OUT)를 발생한다. 따라서, 입력 버퍼 회로(1)는 입력신호(IN) 레벨에 맞추어 동일한 출력신호(OUT) 레벨을 구현하기 위하여 출력신호(OUT)와 연결되어 출력신호(OUT)를 반전하는 인버터를 더 구비할 수도 있다.
본 발명의 입력 버퍼 회로(1)에서, 입력신호(IN)가 전원 전압(VCC) 이상의 전압레벨인 경우, 입력부(10)를 통하여 전송신호(A)의 전압 레벨은 전원 전압(VCC)에서 엔모스 트랜지스터(T1)의 문턱전압(Vth) 만큼 전압 강하된 전압레벨이 된다. 이 전송 신호(A)의 전압레벨은 소스 전압 공급부(30)를 통하여 공급되는 버퍼부(20)의 소스 전압 공급단(S)의 전압 레벨과 같다. 그러므로, 버퍼부(20)의 피모스 트랜지스터(T2)는 소스단자에 대한 게이트 단자의 전압이 "0"으로써 "턴-오프"되어 피모스 트랜지스터(T2)를 통하여 흐르는 전류패스는 생기지 않는다. 따라서, 입력 버퍼 회로(1)의 소비 전력은 최소화된다.
또한, 본 발명의 입력 버퍼 회로(1)에서는 출력신호(OUT)가 "하이레벨"에서 "로우레벨"로 천이하는 시작점에서 "하이레벨"의 출력신호(OUT)에 게이팅되어 출력신호(OUT)의 전하를 방전시키는 전류패스로 제공하여 출력신호는 빨리 "로우레벨"이 된다. 따라서, 출력신호(OUT)의 "하이레벨"에서 "로우레벨"로의 천이시간을 줄여 입력 버퍼 회로(1)의 속도를 형상시킨다.
이러한 소비 전력 및 속도 측면에서의 장점은 도 1에 대한 비교예인 도 2를 참조하여 설명한다.
비교예
도 2를 참조하면, 입력 버퍼 회로(100)는 도 1의 입력 버퍼 회로(1)와 동작상 거의 동일하다. 다만, 소스 전압 공급부(130)와 도 1의 소스 전압 공급부(30) 사이에, 버퍼부(120)와 도1의 버퍼부(20) 사이에 차이가 있을 뿐이다.
입력 버퍼 회로(100)의 소스 전압 공급부(130)는 다이오드(diode)형의 피모스 트랜지스터(T16)에 의하여 버퍼부(120)의 소스 전압 공급단(S)에 전원 전압(VCC)에서 피모스 트랜지스터(T16)의 문턱전압(Vth) 만큼 전압 하강된 전압레벨을 공급한다.
또한, 입력 버퍼 회로(100)의 소스 전압 공급부(130)는 입력신호(IN)가 "로우레벨"인 경우 입력부(110)를 통하여 전송 신호(A)의 전압레벨이 "로우레벨"이 되며, 피모스 트랜지스터(T17)에 의하여 버퍼부(120)의 소스 전압 공급단(S)에 전원 전압(VCC)을 공급한다.
이러한 입력 버퍼 회로(100)에 있어서, 입력신호(IN)가 전원 전압(VCC) 이상의 전압레벨인 경우 즉, "하이레벨"인 경우 전송신호(A)는 전원 전압(VCC)에서 엔모스 트랜지스터(T1)의 문턱전압(Vth) 만큼 하강된 전압레벨인 "하이레벨"이다. 이후, "하이레벨"의 전송 신호(A)는 버퍼부(120)의 엔모스 트랜지스터(T3,T4)를 통하여 접지 전압(VSS) 레벨의 출력신호(OUT)를 발생한다. 이때, 버퍼부(120)의 소스 전압 공급단(S)의 전압레벨이 전송 신호(A)의 전압레벨과 동일하지 않을 경우, 버퍼부(120)의 피모스 트랜지스터(T2)를 통하여 흐르는 원치않는 전류를 흘린다.
본 비교예의 입력 버퍼 회로(100)에서는 버퍼부(120) 내 소스 전압 공급단(S)의 전압 레벨이 소스 전압 공급부(130)의 인버터(INV) 출력에 게이팅되는 피모스 트랜지스터(T17)에 의하여 결정된다. 즉, 출력신호가 "하이레벨"인 경우 인버터(INV) 출력은 "로우레벨"이 되어 피모스 트랜지스터(T17)를 "턴-온"시켜, 버퍼부(120) 내 소스 전압 공급단(S)의 전압레벨은 전원 전압(VCC)이다.
반면 출력신호가 "로우레벨"인 경우 인버터(INV) 출력은 "하이레벨"이 되어 피모스 트랜지스터(T17)를 "턴-오프"시켜, 버퍼부(120) 내 소스 전압 공급단(S)의 전압레벨은 다이오드형의 피모스 트랜지스터(T16)에만 의하여 전원 전압(VCC)에서 피모스 트랜지스터(T16)의 문턱전압(Vth) 만큼 하강된 전압레벨이 된다.
여기서,소스 전압 공급부(130)의 인버터(INV)는 "하이레벨" 또는 "로우레벨"로 천이하는 트리거 전압레벨이 서로 다르기 때문에 피모스 트랜지스터(T17)를 "턴-오프" 또는 "턴-온"시키는 데 히스테리시스(hysteresis)현상을 수반한다. 그러므로 인버터(INV)는 "하이레벨"로 천이하여 피모스 트랜지스터(T17)을 "턴-오프"시켜야 하는데 지연되어, 버퍼부(120) 내 소스 전압 공급단(S)에 전원 전압(VCC)을 공급한다. 따라서, 전송 신호(A)의 전압레벨 즉, 전원 전압(VCC) 엔모스 트랜지스터(T1)의 문턱전압(Vth) 만큼 하강된 전압레벨은 버퍼부(120) 내 소스 전압 공급단(S)의 전원 전압(VCC)과 동일하지 않다.
따라서, 피모스 트랜지스터(T2)를 통하여 흐르는 원치않는 전류는 버퍼부(120)의 엔모스 트랜지스터(T3, T4)를 통하는 전류패스와 합류하여 누설전류패스를 형성한다. 그리하여 입력 버퍼 회로(100)의 소비 전력이 증가된다. 이는 도 1의 본 발명의 실시예가 도 2의 비교예와 비교하여 소비 전력 측면에서 장점이 있다고 할 수 있다.
그리고, 본 비교예의 입력 버퍼 회로(100)는 입력신호(IN)로 들어오는 전원 전압 이상의 전압 레벨 이외에 정상적인 전압 레벨 예컨대, TTL 로직 레벨에 대하여 그 로직 임계값을 맞추기 의하여 버퍼부(120) 내의 엔모스 트랜지스터(T4)의 크기를 작게 한다. 예를 들면, 로직 임계값 1.4V를 맞추기 위하여 엔모스 트랜지스터(T4)의 크기는 버퍼부(120) 내 피모스 트랜지스터(T2)의 크기에 비하여 1/150 정도로 설계된다.
본 비교예의 입력 버퍼 회로(100)는 출력신호(OUT)가 "로우레벨"로 천이하는 동안 버퍼부(120)의 엔모스 트랜지스터(T3,T4)를 통하여 출력신호(OUT)의 전하를 방전시킨다. 그러므로 작은 크기의 엔모스 트랜지스터(T4)를 통해 전하를 방전하는데 시간이 걸리게 된다. 따라서, 본 비교예의 입력 버퍼 회로(100)는 속도가 늦다. 그러므로, 도 1의 본 발명의 실시예는 도 2의 비교예와 비교하여 속도 측면에서 장점을 지닌다.
도면과 명세서에서 최적 실시예가 기재되었다. 여기서, 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허 청구 범위에 기재된 본 발명의 범위를 제한하기 위해 사용된 것이 아니다. 본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 본 발명에 따르면, 입력 버퍼 회로는 입력신호가 전원 전압 이상의 전압레벨인 경우, 전송신호의 전압 레벨과 버퍼부의 소스 전압 공급단의 전압 레벨이 같기 때문에 버퍼부를 통해 흐르는 누설 전류가 발생하지 않는다. 따라서, 입력 버퍼 회로는 전원 전압 이상의 전압레벨을 가지는 입력신호를 용인하고 소비 전력이 증가되지 않는다.
또한, 입력 버퍼 회로는 출력신호가 "하이레벨"에서 "로우레벨"로 천이하는 시작점에서 출력신호의 전하를 방전시키는 전류패스를 제공하여 출력신호의 천이시간을 줄이기 때문에 속도를 향상시킨다.

Claims (3)

  1. 입력 버퍼 회로에 있어서,
    소정의 전원 전압 이상의 전압 레벨을 가지는 입력신호에 대하여 상기 전원 전압 레벨이하의 전송 신호를 발생하는 입력부;
    소정의 소스 전압 공급단과 접지 전압 사이에 형성되며 상기 전송 신호를 버퍼링하여 출력신호를 발생하는 버퍼부; 및
    상기 출력신호에 응답하여 상기 버퍼부의 소스 전압 공급단에 소정의 소스 전압을 공급하는 소스 전압 공급부를 구비하며,
    상기 소스 전압은 상기 전송 신호의 전압 레벨이 접지 전압쪽일 때에는 상기 전원 전압레벨이며, 상기 전원 전압 레벨일 때에는 상기 전송 신호의 전압 레벨이고,
    상기 버퍼부는 상기 출력신호가 접지 전압 레벨로 천이하는 시작점에서 상기 출력신호의 전하를 방전시키는 전류패스를 제공하는 것을 특징으로 하는 입력 버퍼 회로.
  2. 제1 항에 있어서, 상기 소스 전압 공급부는
    상기 전원 전압으로부터 상기 버퍼부의 소스 전압 공급단으로 소스 전압을 공급하는 전원 드라이버부;
    상기 출력신호에 응답하여 상기 전원 전압 레벨로 상기 소스 전압을 공급하도록 상기 전원 드라이버를 구동하는 제1 제어부; 및
    상기 출력신호에 응답하여 상기 전송 신호의 전압 레벨로 상기 소스 전압을 공급하도록 상기 전원 드라이버를 구동하는 제2 제어부를 구비하는 것을 특징으로 하는 입력 버퍼 회로.
  3. 제1 항에 있어서, 상기 버퍼부의 상기 전류패스는
    상기 출력 신호에 게이팅되어 상기 버퍼부의 접지 전압쪽으로 상기 출력 신호의 전하를 방전시키는 전류패스인 것을 특징으로 하는 입력 버퍼 회로.
KR1019990003386A 1999-02-02 1999-02-02 전원 전압 이상의 입력신호를 용인하는 입력 버퍼 회로 KR20000054989A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990003386A KR20000054989A (ko) 1999-02-02 1999-02-02 전원 전압 이상의 입력신호를 용인하는 입력 버퍼 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990003386A KR20000054989A (ko) 1999-02-02 1999-02-02 전원 전압 이상의 입력신호를 용인하는 입력 버퍼 회로

Publications (1)

Publication Number Publication Date
KR20000054989A true KR20000054989A (ko) 2000-09-05

Family

ID=19573075

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990003386A KR20000054989A (ko) 1999-02-02 1999-02-02 전원 전압 이상의 입력신호를 용인하는 입력 버퍼 회로

Country Status (1)

Country Link
KR (1) KR20000054989A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100378201B1 (ko) * 2001-06-29 2003-03-29 삼성전자주식회사 전원전압 이상의 입력신호를 용인하는 신호전송회로

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100378201B1 (ko) * 2001-06-29 2003-03-29 삼성전자주식회사 전원전압 이상의 입력신호를 용인하는 신호전송회로

Similar Documents

Publication Publication Date Title
US8115533B2 (en) Voltage level shifter and semiconductor device having the same therein
KR100574488B1 (ko) 레벨 쉬프터
KR20010049227A (ko) 레벨조정회로 및 이를 포함하는 데이터 출력회로
US7215043B2 (en) Power supply voltage switch circuit
US5986489A (en) Slew rate control circuit for an integrated circuit
KR20050020698A (ko) 반도체 집적 회로
US6259299B1 (en) CMOS level shift circuit for integrated circuits
US6559676B1 (en) Output buffer circuit
US20050162209A1 (en) High speed voltage level translator
JPH1198000A (ja) 出力バッファ回路
KR20000054989A (ko) 전원 전압 이상의 입력신호를 용인하는 입력 버퍼 회로
US6873189B2 (en) I/O buffer circuit
JPH05122049A (ja) 出力バツフア回路
KR20010005093A (ko) 저전력 레벨 쉬프터 구현을 위한 반도체집적회로
US7439772B2 (en) Level shifting circuit and method reducing leakage current
US6731156B1 (en) High voltage transistor protection technique and switching circuit for integrated circuit devices utilizing multiple power supply voltages
KR100369346B1 (ko) 저전력레벨쉬프터
KR100261179B1 (ko) 씨모스 전압 레벨 쉬프트 회로
US5481208A (en) Piecewisely-controlled tri-state output buffer
KR20000051047A (ko) 전원 전압 이상의 입력신호를 용인하는 입력 버퍼 회로
KR100282228B1 (ko) 데이터 출력버퍼
JPH07142968A (ja) 半導体集積回路
KR960013857B1 (ko) 데이타 출력버퍼
CN117713795A (zh) 一种宽电压域电平转换电路
KR100356070B1 (ko) 이중 안정 래치를 가지는 반도체 장치의 파워-업 회로

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination