JP3619491B2 - 超音波診断装置の送信回路 - Google Patents
超音波診断装置の送信回路 Download PDFInfo
- Publication number
- JP3619491B2 JP3619491B2 JP2001379074A JP2001379074A JP3619491B2 JP 3619491 B2 JP3619491 B2 JP 3619491B2 JP 2001379074 A JP2001379074 A JP 2001379074A JP 2001379074 A JP2001379074 A JP 2001379074A JP 3619491 B2 JP3619491 B2 JP 3619491B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- circuit
- constant voltage
- transistors
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Ultra Sonic Daignosis Equipment (AREA)
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は超音波診断装置の送信回路に関し、特に出力回路を構成するエミッタホロア回路の改良に関する。
【０００２】
【従来の技術及びその課題】
超音波診断装置の送信回路は、送信信号を増幅して高電圧の出力信号を生成し、それを超音波振動子へ供給する回路である。従来の一般的な送信回路では、スイッチング回路構成が採用され、入力信号をトリガとして矩形波のパルスが生成される。このようなスイッチング回路構成の場合、その回路の電源電圧まで一律に出力信号の振幅が振れるため、送信重み付けや送信パワーコントロールなどを行うのが困難であった。
【０００３】
ところで、近年、ハーモニックイメージングモードが一部の超音波診断装置に搭載されている。このハーモニックイメージングモードは、生体からの反射波の内で高調波成分を抽出し、その高調波成分を画像化するものである。よって、ハーモニックイメージングモードでは、不必要な高調波が送信波に含まれないことが前提条件とされる。つまり、例えば、送信信号として正弦波が送信回路に入力されてきた場合に、その送信信号の波形を忠実に再現しつつ増幅するリニアアンプが求められている。これに関しては、例えば、特開２０００−８７２６３に開示されている。しかしながら、負荷の主成分は、例えば数１００ｐＦの容量（超音波振動子の容量、ケーブルの容量、装置入力部の容量などの合計）であり、それに対して例えば１００Ｖｐｐの正弦波を印加すると、大きな出力電流が流れることになる。このため、既存の出力回路では、高周波化が困難であった。
【０００４】
ここで、図３を用いて、従来の送信回路の一例について説明する。リニアアンプ方式の送信回路は、通常、図３に示すような回路構成を有する。符号１０はエミッタホロア回路であり、符号１２は電圧増幅部である。実際には、省電力のためのバイアスコントロール回路、低歪化やＤＣレベル安定化のための負帰還などが設けられるが、図示省略されている（後述する図１についても同様）。図３に示されるように、２段のエミッタホロアが形成されており、各トランジスタＱ１〜Ｑ４には低消費電力で大出力を得るためにＢ級動作条件が設定される（厳密には、クロスオーバー歪をなくすために、わずかのバイアス電流を流しておき、ＡＢ級動作条件を設定する）。一方のトランジスタＱ１，Ｑ３が能動状態にある時に他方のトランジスタＱ２，Ｑ４はオフとなる。また、一方のトランジスタＱ１，Ｑ３がオフ状態にある時に他方のトランジスタＱ２，Ｑ４は能動状態となる。
【０００５】
しかし、トランジスタＱ１〜Ｑ４に着目すると、実際には、トランジスタＱ１〜Ｑ４の素子内ベース領域に蓄積された電荷がなくなるまで、トランジスタＱ１〜Ｑ４はオフとならない。低周波数領域では、信号の周期が長いために、その影響は少ないが、信号の周波数が高くなると、ＮＰＮ及びＰＮＰの両方のトランジスタがオンしている時間が信号周期に対して大きな割合を占めるようになる。特に、トランジスタＱ３，Ｑ４は、その前段のトランジスタＱ１，Ｑ２に比べて大電流を流す必要があり、高速のトランジスタを使うのが困難で、そのトランジスタＱ３，Ｑ４の両者がオンになる問題が顕著となる。つまり、負荷に流れるべき電流が、本来オフ状態にあるべきトランジスタの方に流れて出力が低下してしまうのである。また、負荷の主体が容量にあるため、エミッタホロアの性質により、周波数特性上でピークが発生したり、発振が生じたりする可能性もあった。負荷容量の影響を抑え込む方法として、出力に直列に入れた抵抗Ｒ６の抵抗値を大きくする（例えば５０Ωにする）ことも考えられるが、そこには１Ａ程度の出力電流が流れるため、現実的ではない。
【０００６】
なお、特許第２９３３６３３号、特開２０００−１０６５０８公報にも広帯域化を図った電力増幅回路が開示されているが、本発明と回路構成が異なる。
【０００７】
本発明は、上記従来の課題に鑑みなされたものであり、その目的は、送信回路における出力トランジスタから蓄積電荷を短時間に逃がして送信回路の動作特性を良好にし、特に周波数特性を改善することにある。
【０００８】
【課題を解決するための手段】
（１）望ましくは、入力された送信信号を超音波振動子へ出力するエミッタホロア回路を有し、前記エミッタホロア回路は、前記超音波振動子への出力信号が取り出される出力点にエミッタが共通接続された相補型の第１及び第２出力トランジスタと、前記第１及び第２出力トランジスタの前段にカスケード接続され、前記第１及び第２出力トランジスタの各ベースに対してそれぞれのエミッタが接続された相補型の第３及び第４出力トランジスタと、前記第１及び第２出力トランジスタにおける入力端子としてのベースの間に設けられ、前記第１出力トランジスタのベース−エミッタ間の降下電圧と前記第２出力トランジスタのベース−エミッタ間の降下電圧の加算値に相当する一定電圧を形成する第１定電圧回路と、を含む。
【０００９】
上記構成によれば、第１及び第２トランジスタ（図１におけるＱ３，Ｑ４を参照）と、第２及び第３トランジスタ（図１におけるＱ１，Ｑ２を参照）とがカスケード接続され、第１トランジスタ及び第２トランジスタのベース間に第１定電圧回路（図１における３０を参照）が設けられ、その第１定電圧回路は、第１出力トランジスタのベース−エミッタ間の降下電圧と第２出力トランジスタのベース−エミッタ間の降下電圧の加算値に相当する一定電圧を形成する。この第１定電圧回路によって、第１及び第２トランジスタに蓄積された電荷が速やかに放電される。よって、送信回路を広帯域化することが可能となる。ここで、第１定電圧回路は低インピーダンス回路である。
【００１０】
（２）望ましくは、前記第１定電圧回路は定電圧形成用トランジスタを含み、前記定電圧形成用トランジスタのコレクタが前記第１出力トランジスタのベースに接続され、前記定電圧形成用トランジスタのエミッタが前記第２出力トランジスタのベースに接続され、前記定電圧形成用トランジスタのコレクタ−ベース間及びベース−エミッタ間にバイアス抵抗が設けられる。
【００１１】
（３）望ましくは、前記第１出力トランジスタのベース端子と前記定電圧形成用トランジスタのコレクタとの間には第１抵抗器が設けられ、前記第１出力トランジスタのベース端子と前記定電圧形成用トランジスタのエミッタとの間には第２抵抗器が設けられ、前記第１抵抗器及び前記第２抵抗器は４〜１０Ωの範囲内の抵抗値を有する。
【００１２】
（４）上記目的を達成するために、本発明は、入力された送信信号を超音波振動子へ出力するエミッタホロア回路を有し、前記エミッタホロア回路は、前記超音波振動子への出力信号が取り出される出力点にエミッタが共通接続された相補型の第１及び第２出力トランジスタと、前記第１及び第２出力トランジスタの前段にカスケード接続され、前記第１及び第２出力トランジスタの各ベースに対してそれぞれのエミッタが接続された相補型の第３及び第４出力トランジスタと、前記第１及び第２出力トランジスタにおける入力端子としてのベースの間に設けられ、一定電圧を形成する第１定電圧回路と、前記第３及び第４出力トランジスタにおける入力端子としてのベースの間に設けられ、一定電圧を形成する直列接続された第２及び第３定電圧回路と、前記出力点に接続される容量負荷によるピークの発生や発振を抑制する手段として、前記出力点と前記第２及び第３定電圧回路の中点との間であって、当該エミッタホロア回路の入出力間に設けられた帰還抵抗と、を含むことを特徴とする。
【００１３】
上記構成によれば、エミッタホロア回路の入出力間への帰還抵抗の挿入によって、容量負荷による周波数特性上でのピーク発生や発振を抑制し、送信回路を広帯域化することが可能となる。
【００１４】
【発明の実施の形態】
以下、本発明の好適な実施形態を図面に基づいて説明する。
【００１５】
図１には、本発明の好適な実施形態が示されており、図１は超音波診断装置の送信回路を示す回路図である。この図１の回路構成は、図３に示した従来の回路構成に対比されるものであり、従来と同様の構成には同一符号を付してある。
【００１６】
図１において、送信回路はリニアアンプを構成し、それは大別して電圧増幅部２２とエミッタホロア回路２０とからなる。電圧増幅部２２については、例えば、上記の特開２００１−８７２６３公報の図３に開示されている。電圧増幅部２２は、送信波形の正側成分と負側成分とを個別的に出力し、それらをトランジスタＱ１，Ｑ２のベースに与える。
【００１７】
エミッタホロア回路２０においては、図示のように、２段のエミッタホロアが形成されている。一方のトランジスタＱ１，Ｑ３が能動状態にある時に他方のトランジスタＱ２，Ｑ４はオフとなる。また、一方のトランジスタＱ１，Ｑ３がオフ状態にある時に他方のトランジスタＱ２，Ｑ４は能動状態となる。
【００１８】
本実施形態においては、最終段のトランジスタＱ３，Ｑ４に蓄積された電荷は、抵抗Ｒ１，Ｒ２及び定電圧回路３０を通り、前段のトランジスタＱ１，Ｑ２に吸収される。本実施形態において、定電圧回路３０は、トランジスタＱ３，Ｑ４のベース−エミッタ間の両降下電圧を加算した一定電圧を形成するものである。更に、定電圧回路３０のインピーダンスは小さく、抵抗Ｒ１，Ｒ２も１０Ω以下とされるので（望ましくは実用面から４〜１０Ω）、蓄積電荷の放電は従来より短時間で行われる。その結果、送信回路を高帯域化することが可能となる。ちなみに、図３に示した従来の回路構成では、トランジスタＱ１，Ｑ２の間には定電圧回路はなく、数１００Ω程度の抵抗Ｒ７が挿入されていたため放電に時間がかかっていた。これに対し図１の回路構成によれば、短時間での放電を実現し、良好な送信リニアアンプを構成できる。
【００１９】
エミッタホロアは理想的にはゲイン１のアンプであるから、通常、入力と出力の電圧は同じとなり、エミッタホロアの入出力間に挿入した抵抗Ｒ３の両端には電位差が発生せず、抵抗Ｒ３は何も作用しない。なお、符号３２及び符号３４はそれぞれ定電圧回路を表している。それらの中点２８と出力点２６との間に帰還経路２４が形成され、その帰還経路２４上に抵抗Ｒ３が設けられている。
【００２０】
ところが、容量負荷により入出力の位相が変わると、そこに電位差が発生し、電流が流れる。すなわち、抵抗Ｒ３が前段の増幅器の負荷となりゲインが低下する。そこで、抵抗Ｒ３の抵抗値を適当に選べば、容量負荷によるピークの発生や発振を抑制できる。また、コンデンサＣ１，Ｃ２の容量を小さくできるので、より広帯域化を図れる。
【００２１】
図２には、図１に示した定電圧回路３０の構成例が示されている。トランジスタＱ５のコレクタ−ベース間及びエミッタ−ベース間にはバイアス抵抗Ｒ８，Ｒ９が設けられている。定電圧回路３２，３４についても同様の回路構成を採用できる。なお、ダイオードを必要個数だけ直列接続し、それにより定電圧回路を構成することもできる。
【００２２】
【発明の効果】
以上説明したように、本発明によれば、出力トランジスタの蓄積電荷を迅速に放電して周波数特性を改善できる。また、エミッタホロア回路の入出力間に帰還かけることにより送信回路を広帯域化することができる。
【図面の簡単な説明】
【図１】本発明に係る送信回路の好適な実施形態を示す回路図である。
【図２】図１に示す定電圧回路の具体的な構成例を示す回路図である。
【図３】従来の送信回路の例を示す回路図である。
【符号の説明】
２０ エミッタホロア回路、２２ 電圧増幅部、２４ 帰還経路、３０，３２，３４ 定電圧回路。
【発明の属する技術分野】
本発明は超音波診断装置の送信回路に関し、特に出力回路を構成するエミッタホロア回路の改良に関する。
【０００２】
【従来の技術及びその課題】
超音波診断装置の送信回路は、送信信号を増幅して高電圧の出力信号を生成し、それを超音波振動子へ供給する回路である。従来の一般的な送信回路では、スイッチング回路構成が採用され、入力信号をトリガとして矩形波のパルスが生成される。このようなスイッチング回路構成の場合、その回路の電源電圧まで一律に出力信号の振幅が振れるため、送信重み付けや送信パワーコントロールなどを行うのが困難であった。
【０００３】
ところで、近年、ハーモニックイメージングモードが一部の超音波診断装置に搭載されている。このハーモニックイメージングモードは、生体からの反射波の内で高調波成分を抽出し、その高調波成分を画像化するものである。よって、ハーモニックイメージングモードでは、不必要な高調波が送信波に含まれないことが前提条件とされる。つまり、例えば、送信信号として正弦波が送信回路に入力されてきた場合に、その送信信号の波形を忠実に再現しつつ増幅するリニアアンプが求められている。これに関しては、例えば、特開２０００−８７２６３に開示されている。しかしながら、負荷の主成分は、例えば数１００ｐＦの容量（超音波振動子の容量、ケーブルの容量、装置入力部の容量などの合計）であり、それに対して例えば１００Ｖｐｐの正弦波を印加すると、大きな出力電流が流れることになる。このため、既存の出力回路では、高周波化が困難であった。
【０００４】
ここで、図３を用いて、従来の送信回路の一例について説明する。リニアアンプ方式の送信回路は、通常、図３に示すような回路構成を有する。符号１０はエミッタホロア回路であり、符号１２は電圧増幅部である。実際には、省電力のためのバイアスコントロール回路、低歪化やＤＣレベル安定化のための負帰還などが設けられるが、図示省略されている（後述する図１についても同様）。図３に示されるように、２段のエミッタホロアが形成されており、各トランジスタＱ１〜Ｑ４には低消費電力で大出力を得るためにＢ級動作条件が設定される（厳密には、クロスオーバー歪をなくすために、わずかのバイアス電流を流しておき、ＡＢ級動作条件を設定する）。一方のトランジスタＱ１，Ｑ３が能動状態にある時に他方のトランジスタＱ２，Ｑ４はオフとなる。また、一方のトランジスタＱ１，Ｑ３がオフ状態にある時に他方のトランジスタＱ２，Ｑ４は能動状態となる。
【０００５】
しかし、トランジスタＱ１〜Ｑ４に着目すると、実際には、トランジスタＱ１〜Ｑ４の素子内ベース領域に蓄積された電荷がなくなるまで、トランジスタＱ１〜Ｑ４はオフとならない。低周波数領域では、信号の周期が長いために、その影響は少ないが、信号の周波数が高くなると、ＮＰＮ及びＰＮＰの両方のトランジスタがオンしている時間が信号周期に対して大きな割合を占めるようになる。特に、トランジスタＱ３，Ｑ４は、その前段のトランジスタＱ１，Ｑ２に比べて大電流を流す必要があり、高速のトランジスタを使うのが困難で、そのトランジスタＱ３，Ｑ４の両者がオンになる問題が顕著となる。つまり、負荷に流れるべき電流が、本来オフ状態にあるべきトランジスタの方に流れて出力が低下してしまうのである。また、負荷の主体が容量にあるため、エミッタホロアの性質により、周波数特性上でピークが発生したり、発振が生じたりする可能性もあった。負荷容量の影響を抑え込む方法として、出力に直列に入れた抵抗Ｒ６の抵抗値を大きくする（例えば５０Ωにする）ことも考えられるが、そこには１Ａ程度の出力電流が流れるため、現実的ではない。
【０００６】
なお、特許第２９３３６３３号、特開２０００−１０６５０８公報にも広帯域化を図った電力増幅回路が開示されているが、本発明と回路構成が異なる。
【０００７】
本発明は、上記従来の課題に鑑みなされたものであり、その目的は、送信回路における出力トランジスタから蓄積電荷を短時間に逃がして送信回路の動作特性を良好にし、特に周波数特性を改善することにある。
【０００８】
【課題を解決するための手段】
（１）望ましくは、入力された送信信号を超音波振動子へ出力するエミッタホロア回路を有し、前記エミッタホロア回路は、前記超音波振動子への出力信号が取り出される出力点にエミッタが共通接続された相補型の第１及び第２出力トランジスタと、前記第１及び第２出力トランジスタの前段にカスケード接続され、前記第１及び第２出力トランジスタの各ベースに対してそれぞれのエミッタが接続された相補型の第３及び第４出力トランジスタと、前記第１及び第２出力トランジスタにおける入力端子としてのベースの間に設けられ、前記第１出力トランジスタのベース−エミッタ間の降下電圧と前記第２出力トランジスタのベース−エミッタ間の降下電圧の加算値に相当する一定電圧を形成する第１定電圧回路と、を含む。
【０００９】
上記構成によれば、第１及び第２トランジスタ（図１におけるＱ３，Ｑ４を参照）と、第２及び第３トランジスタ（図１におけるＱ１，Ｑ２を参照）とがカスケード接続され、第１トランジスタ及び第２トランジスタのベース間に第１定電圧回路（図１における３０を参照）が設けられ、その第１定電圧回路は、第１出力トランジスタのベース−エミッタ間の降下電圧と第２出力トランジスタのベース−エミッタ間の降下電圧の加算値に相当する一定電圧を形成する。この第１定電圧回路によって、第１及び第２トランジスタに蓄積された電荷が速やかに放電される。よって、送信回路を広帯域化することが可能となる。ここで、第１定電圧回路は低インピーダンス回路である。
【００１０】
（２）望ましくは、前記第１定電圧回路は定電圧形成用トランジスタを含み、前記定電圧形成用トランジスタのコレクタが前記第１出力トランジスタのベースに接続され、前記定電圧形成用トランジスタのエミッタが前記第２出力トランジスタのベースに接続され、前記定電圧形成用トランジスタのコレクタ−ベース間及びベース−エミッタ間にバイアス抵抗が設けられる。
【００１１】
（３）望ましくは、前記第１出力トランジスタのベース端子と前記定電圧形成用トランジスタのコレクタとの間には第１抵抗器が設けられ、前記第１出力トランジスタのベース端子と前記定電圧形成用トランジスタのエミッタとの間には第２抵抗器が設けられ、前記第１抵抗器及び前記第２抵抗器は４〜１０Ωの範囲内の抵抗値を有する。
【００１２】
（４）上記目的を達成するために、本発明は、入力された送信信号を超音波振動子へ出力するエミッタホロア回路を有し、前記エミッタホロア回路は、前記超音波振動子への出力信号が取り出される出力点にエミッタが共通接続された相補型の第１及び第２出力トランジスタと、前記第１及び第２出力トランジスタの前段にカスケード接続され、前記第１及び第２出力トランジスタの各ベースに対してそれぞれのエミッタが接続された相補型の第３及び第４出力トランジスタと、前記第１及び第２出力トランジスタにおける入力端子としてのベースの間に設けられ、一定電圧を形成する第１定電圧回路と、前記第３及び第４出力トランジスタにおける入力端子としてのベースの間に設けられ、一定電圧を形成する直列接続された第２及び第３定電圧回路と、前記出力点に接続される容量負荷によるピークの発生や発振を抑制する手段として、前記出力点と前記第２及び第３定電圧回路の中点との間であって、当該エミッタホロア回路の入出力間に設けられた帰還抵抗と、を含むことを特徴とする。
【００１３】
上記構成によれば、エミッタホロア回路の入出力間への帰還抵抗の挿入によって、容量負荷による周波数特性上でのピーク発生や発振を抑制し、送信回路を広帯域化することが可能となる。
【００１４】
【発明の実施の形態】
以下、本発明の好適な実施形態を図面に基づいて説明する。
【００１５】
図１には、本発明の好適な実施形態が示されており、図１は超音波診断装置の送信回路を示す回路図である。この図１の回路構成は、図３に示した従来の回路構成に対比されるものであり、従来と同様の構成には同一符号を付してある。
【００１６】
図１において、送信回路はリニアアンプを構成し、それは大別して電圧増幅部２２とエミッタホロア回路２０とからなる。電圧増幅部２２については、例えば、上記の特開２００１−８７２６３公報の図３に開示されている。電圧増幅部２２は、送信波形の正側成分と負側成分とを個別的に出力し、それらをトランジスタＱ１，Ｑ２のベースに与える。
【００１７】
エミッタホロア回路２０においては、図示のように、２段のエミッタホロアが形成されている。一方のトランジスタＱ１，Ｑ３が能動状態にある時に他方のトランジスタＱ２，Ｑ４はオフとなる。また、一方のトランジスタＱ１，Ｑ３がオフ状態にある時に他方のトランジスタＱ２，Ｑ４は能動状態となる。
【００１８】
本実施形態においては、最終段のトランジスタＱ３，Ｑ４に蓄積された電荷は、抵抗Ｒ１，Ｒ２及び定電圧回路３０を通り、前段のトランジスタＱ１，Ｑ２に吸収される。本実施形態において、定電圧回路３０は、トランジスタＱ３，Ｑ４のベース−エミッタ間の両降下電圧を加算した一定電圧を形成するものである。更に、定電圧回路３０のインピーダンスは小さく、抵抗Ｒ１，Ｒ２も１０Ω以下とされるので（望ましくは実用面から４〜１０Ω）、蓄積電荷の放電は従来より短時間で行われる。その結果、送信回路を高帯域化することが可能となる。ちなみに、図３に示した従来の回路構成では、トランジスタＱ１，Ｑ２の間には定電圧回路はなく、数１００Ω程度の抵抗Ｒ７が挿入されていたため放電に時間がかかっていた。これに対し図１の回路構成によれば、短時間での放電を実現し、良好な送信リニアアンプを構成できる。
【００１９】
エミッタホロアは理想的にはゲイン１のアンプであるから、通常、入力と出力の電圧は同じとなり、エミッタホロアの入出力間に挿入した抵抗Ｒ３の両端には電位差が発生せず、抵抗Ｒ３は何も作用しない。なお、符号３２及び符号３４はそれぞれ定電圧回路を表している。それらの中点２８と出力点２６との間に帰還経路２４が形成され、その帰還経路２４上に抵抗Ｒ３が設けられている。
【００２０】
ところが、容量負荷により入出力の位相が変わると、そこに電位差が発生し、電流が流れる。すなわち、抵抗Ｒ３が前段の増幅器の負荷となりゲインが低下する。そこで、抵抗Ｒ３の抵抗値を適当に選べば、容量負荷によるピークの発生や発振を抑制できる。また、コンデンサＣ１，Ｃ２の容量を小さくできるので、より広帯域化を図れる。
【００２１】
図２には、図１に示した定電圧回路３０の構成例が示されている。トランジスタＱ５のコレクタ−ベース間及びエミッタ−ベース間にはバイアス抵抗Ｒ８，Ｒ９が設けられている。定電圧回路３２，３４についても同様の回路構成を採用できる。なお、ダイオードを必要個数だけ直列接続し、それにより定電圧回路を構成することもできる。
【００２２】
【発明の効果】
以上説明したように、本発明によれば、出力トランジスタの蓄積電荷を迅速に放電して周波数特性を改善できる。また、エミッタホロア回路の入出力間に帰還かけることにより送信回路を広帯域化することができる。
【図面の簡単な説明】
【図１】本発明に係る送信回路の好適な実施形態を示す回路図である。
【図２】図１に示す定電圧回路の具体的な構成例を示す回路図である。
【図３】従来の送信回路の例を示す回路図である。
【符号の説明】
２０ エミッタホロア回路、２２ 電圧増幅部、２４ 帰還経路、３０，３２，３４ 定電圧回路。
Claims (2)
- 入力された送信信号を超音波振動子へ出力するエミッタホロア回路を有し、
前記エミッタホロア回路は、
前記超音波振動子への出力信号が取り出される出力点にエミッタが共通接続された相補型の第１及び第２出力トランジスタと、
前記第１及び第２出力トランジスタの前段にカスケード接続され、前記第１及び第２出力トランジスタの各ベースに対してそれぞれのエミッタが接続された相補型の第３及び第４出力トランジスタと、
前記第１及び第２出力トランジスタにおける入力端子としてのベースの間に設けられ、一定電圧を形成する第１定電圧回路と、
前記第３及び第４出力トランジスタにおける入力端子としてのベースの間に設けられ、一定電圧を形成する直列接続された第２及び第３定電圧回路と、
前記出力点に接続される容量負荷によるピークの発生や発振を抑制する手段として、前記出力点と前記第２及び第３定電圧回路の中点との間であって、当該エミッタホロア回路の入出力間に設けられた帰還抵抗と、
を含むことを特徴とする超音波診断装置の送信回路。 - 請求項１記載の送信回路において、
前記第１出力トランジスタのベース端子と前記第１定電圧回路における第１出力トランジスタ側端子との間には第１抵抗器が設けられ、
前記第２出力トランジスタのベース端子と前記第１定電圧回路における第２出力トランジスタ側端子との間には第２抵抗器が設けられたことを特徴とする超音波診断装置用の送信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001379074A JP3619491B2 (ja) | 2001-12-12 | 2001-12-12 | 超音波診断装置の送信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001379074A JP3619491B2 (ja) | 2001-12-12 | 2001-12-12 | 超音波診断装置の送信回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003179446A JP2003179446A (ja) | 2003-06-27 |
| JP3619491B2 true JP3619491B2 (ja) | 2005-02-09 |
Family
ID=19186594
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001379074A Expired - Fee Related JP3619491B2 (ja) | 2001-12-12 | 2001-12-12 | 超音波診断装置の送信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3619491B2 (ja) |
-
2001
- 2001-12-12 JP JP2001379074A patent/JP3619491B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003179446A (ja) | 2003-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3941443B2 (ja) | 自走式ｐｗｍ増幅器 | |
| JP4434557B2 (ja) | 電力増幅回路 | |
| US20080012639A1 (en) | Dual Mode Audio Amplifier | |
| JP2005523631A (ja) | 電力増幅器 | |
| EP1594225B1 (en) | Method and apparatus for self-oscillating differential feedback class-D amplifier | |
| JP2005509347A (ja) | 歪補償を持つ電力増幅器 | |
| US7106131B2 (en) | Amplifying circuit | |
| Lee et al. | A 2 W BTL single-chip class-D power amplifier with very high efficiency for audio applications | |
| US20060071697A1 (en) | Pwm generator | |
| JP3619491B2 (ja) | 超音波診断装置の送信回路 | |
| JP2007209038A (ja) | 電力増幅回路 | |
| JP2003115726A (ja) | 増幅器の改良 | |
| US20080088370A1 (en) | Method, apparatus and system for reducing noise from an amplifier | |
| JP2020155837A (ja) | Ｄ級アンプ及び音響再生システム | |
| JPH11346125A (ja) | Ｓｒｐｐ回路 | |
| EP3968515A1 (en) | Driver circuit arrangement for high capacitive load | |
| EP2088671A2 (en) | Amplifier device and system using the device | |
| JPS62284506A (ja) | 電力増巾器 | |
| JP3600187B2 (ja) | エミッタフォロワ回路 | |
| JP2982326B2 (ja) | 直流帰還増幅器 | |
| JP3309878B2 (ja) | アンプ | |
| JP2003243937A (ja) | ミキサ回路 | |
| JP3163290U (ja) | 増幅回路 | |
| US8724831B2 (en) | Amplification circuit and method therefor | |
| JP3164337B2 (ja) | パルス信号増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040701 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040706 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040903 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040903 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041109 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041112 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071119 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131119 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |