JPS623937Y2 - - Google Patents

Description

【考案の詳細な説明】 この考案は各種オーデイオ機器等に使用される
フイルタ回路、特にアクテイブフイルタを用いて
直結形直流増幅器（DCアンプ）にて構成したハ
イパスフイルタに関するものである。

従来のこの種のハイパスフイルタとしては、第
１図に示すように、入力端子１と出力端子２との
間に、入力段をFETで構成した初段増幅器３
と、通常のオペアンプからなる次段増幅器４とを
コンデンサを介さずに縦続接続し、次段増幅器４
の出力端から負帰還路５を経て初段増幅器３の入
力側（非反転入力端子３ａ）に負帰還をかけると
ともに、次段増幅器４の出力端から抵抗６、コン
デンサ７および演算増幅器８Ａからなるミラー積
分器（ローパスフイルタ）８にて低域成分を取出
し、この低域成分を反転増幅器９によつて反転お
よび増幅して初段増幅器３の入力側（非反転入力
端子３ａ）に負帰還をかけるようにした、いわゆ
るスーパーサーボ方式のハイパスフイルタが知ら
れている。このフイルタ回路は、負帰還路５によ
る通常の負帰還とは別に、出力の低域成分のみが
強力に負帰還されるものであり、信号系路および
帰還路にコンデンサが直列に介挿されていない完
全直結形直流増幅器を構成しているにもかかわら
ず、直流ドリフトがほぼ完全に抑制されて理想的
なハイパスフイルタの特性を示し、また小容量の
コンデンサ７で帯域を拡げることができるため、
良質のコンデンサを使用して特性を良好にするこ
とができる等の利点も備えている。しかしながら
第１図のフイルタ回路においては、初段増幅器３
の非反転入力端子に、負帰還された出力電圧のほ
か反転増幅器９の残留ノイズがあらわれ、そのた
めSN比が必ずしも良好とは言えないのが実情で
あつた。また第１図のフイルタ回路では低域成分
の負帰還路に２個の理想オペアンプ（演算増幅器
８および反転増幅器９）を必要とするためコスト
的にも不利となる問題があつた。

この考案は上述の問題を解決し得るフイルタ回
路を提供するものであつて、通常の負帰還のほ
か、出力から取出した低域成分の負帰還を初段の
増幅器にかけずに後段の増幅器の入力側にかける
ようにしたものである。

以下この考案の実施例につき第２図以降を参照
して詳細に説明すると、第２図はこの考案の第１
実施例のフイルタ回路を示すものであつて、フイ
ルタ回路の入力端子１は第１増幅器１１の非反転
入力端子１１ａに接続され、この第１増幅器１１
の出力端子１１ｃは抵抗R₃を介して第２増幅器
１２の非反転入力端子１２ａに接続され、この第
２増幅器１２の出力端子１２ｃはフイルタ回路の
出力端子２に接続されているとともに、抵抗R₂
を含むオーバーオール負帰還路１３を経て第１増
幅器１１の反転入力端子１１ｂに接続され、この
反転入力端子１１ｂは抵抗R₁を介して共通接地
電位線１４に接続され、また前記第２増幅器１２
の反転入力端子１２ｂは直接前記共通接地電位線
１４に接続されている。このようにして、入力端
子１と出力端子２との間に第１および第２増幅器
１１，１２が縦続接続されるとともに、第２増幅
器１２の出力がオーバーオール負帰還路１３を経
て第１増幅器１１の入力側に負帰還されるように
構成されている。さらに前記第２増幅器１２の出
力端子１２ｃは、抵抗Ｒ_Mを介して演算増幅器１
５の反転入力端子１５ｂに接続されており、この
演算増幅器１５の非反転入力端子１５ａは共通接
地電位線１４に接続され、また演算増幅器１５の
反転入力端子１５ｂと出力端との間にはコンデン
サＣ_Mが接続され、さらにこの演算増幅器１５の
出力端子１５ｃは抵抗R₄を介して前記第２増幅
器１２の非反転入力端子１２ａに接続されてい
る。しかして抵抗Ｒ_M、コンデンサＣ_Mおよび演算
増幅器１５は積分器、すなわちローパスフイルタ
１６を構成しており、このローパスフイルタ１６
および抵抗R₄が前記第２増幅器１２の出力端子
１２ｃから低域成分のみを抽出して第２増幅器１
２の入力側へ負帰還をかけるローカル負帰還路１
７を構成している。

第２図のフイルタ回路において、第１増幅器１
１の出力電圧Ｖ_Aは、第１増幅器１１の利得をＡ
とし、入力電圧（入力端子１の電圧）をｖ_i、第
２増幅器１２の出力電圧（出力端子２の電圧）を
ｖ_pとすれば、次の(1)式で表わせる。

Ｖ_A＝（ｖ_i−Ｒ_１／Ｒ_１＋Ｒ_２・ｖ_p）Ａ……(1) またローパスフイルタ１６の出力電圧（演算増
幅器１５の出力電圧）Ｖ_Bは、ｓ＝ｊωとすれ
ば、 Ｖ_B＝−１／Ｒ_ＭＣ_Ｍｓ・ｖ_p ……(2) で表わせる。一方、第１増幅器１１の出力側の抵
抗R₃とローパスフイルタ１６の出力側の抵抗R₄
との接続点の電圧（すなわち第２増幅器１２の非
反転入力端子１２ａの入力電圧）Ｖ_Xは、前述の
Ｖ_A，Ｖ_Bに対し、 Ｖ_X＝Ｒ_３Ｖ_Ｂ＋Ｒ_４Ｖ_Ａ／Ｒ_３＋Ｒ_４ ……(3) で表わせるが、第２増幅器１２の反転入力端子１
２ｂの電圧は零であるから、第２増幅器１２を理
想オペアンプとすればＶ_Xは等価的に零とみな
せ、結局(3)式から R₃V_B＋R₄V_A＝０ ……(4) となる。この(4)式に(1)，(2)式を代入すれば、 −Ｒ_３Ｖ_ｐ／ｓＲ_ＭＣ_Ｍ＋（ｖ_i−Ｒ_１ｖ_ｐ／Ｒ_１＋
Ｒ_２）・AR₄＝０……(5) したがつて電圧伝達関数Ｇ（ｓ）＝ｖ_ｐ／ｖ_ｉは、 で表わせる。ここでR₃＝R₄とすれば、 となり、カツトオフ角周波数ω_c（＝２πｃ）
は、 ω_c＝Ｒ_１＋Ｒ_２／Ｒ_１Ｃ_ＭＲ_ＭＡ ……(8) と表わせる。したがつてカツトオフ周波数ｃ
は、R₁，R₂，Ｃ_M，Ｒ_MおよびＡの値によつて決
定される。

ここで第１増幅器１１の利得Ａを10dBから
40dBまで段階的に変化させた場合における第２
図のフイルタ回路の周波数特性を(7)式からシユミ
レートした結果を第３図に示す。ただし、条件は
次の通りである。

R₁＝1kΩ，R₂＝30.6kΩ，R₃＝10kΩ R₄＝10kΩ，Ｒ_M＝1MΩ，Ｃ_M＝0.01μＦ また第３図において曲線A₁は利得Ａが10dB、
A₂は20dB、A₃は30dB、A₄は40dBの場合をそれ
ぞれ示す。

また、抵抗R₁の値を固定しておき、抵抗R₂の
値を段階的に変化させた場合における第２図のフ
イルタ回路の周波数特性の変化を(7)式からシユミ
レートした結果を第４図に示す。ただし抵抗R₁
＝1kΩ、利得Ａ＝20dBであり、その他の条件は
第３図の場合と同一である。第４図において曲線
R_2AはR₂＝9kΩ、R_2BはR₂＝30.62kΩ、R_2cはR₂＝
99kΩの場合をそれぞれ示す。

第３図および第４図から、抵抗R₁、第１増幅
器１１の利得Ａによつて周波数特性（カツトオフ
周波数ｃ）が変化することが明らかであり、ま
た前記の(8)式から、抵抗R₁，Ｒ_M、およびコンデ
ンサＣ_Mの値によつても同様に変化することが明
らかである。特にコンデンサＣ_Mに注目すれば、
(8)式から明らかなように相対的にＣ_Mの容量を小
さくすることによつて低域（減衰域）が拡大し、
しかも前述のシユミレート結果から明らかなよう
にＣ_Mは絶対的に小さい値（前述の例では0.01μ
Ｆ）で低域を確保でき、したがつてコンデンサと
しては大容量のものを必要とせず、特性の良好な
小容量のものを自由に選択して使用することがで
きる。

また第２図のフイルタ回路において、演算増幅
器１５の系路（ローカル負帰還路１７）はオーバ
ーオール負帰還路１３による全体的な負帰還ルー
プ内に挿入された状態となつているから、演算増
幅器１５の素子感度が低く、したがつて演算増幅
器１５の残留ノイズがフイルタ回路全体のSN比
に及ぼす影響は著しく小さいから、高いSN比を
得ることができる。そしてまた前述の(7)式から明
らかなように直流利得は完全に零となるから、理
想的なハイパスフイルタ特性が得られる。

なお、第２図のフイルタ回路において、第１増
幅器１１は低歪であることが要求されるから、第
１増幅器１１としては差動回路やプツシユプル回
路を使用することが望ましい。また、第２図のフ
イルタ回路の出力の直流ドリフトは、ローパスフ
イルタ１６の入力換算オフセツト電圧で安定する
ことになる。

第５図はこの考案の第２実施例のフイルタ回路
を示すものであつて、この第２実施例は、ローパ
スフイルタ（積分器）１６の出力が、反転増幅器
１９を介して第２増幅器１２の反転入力端子１２
ｂに入力されるように構成されている点が第２図
の実施例と異なるだけであり、その他は概ね第２
図の実施例と同様である。この第２実施例におい
ては、ローカル負帰還路１７がローパスフイルタ
１６および反転増幅器１９によつて構成されてい
る。この場合においても第２図の第１実施例と同
様にSN比向上効果が得られる。

第６図はこの考案の第３実施例のフイルタ回路
を示すものである。この第３実施例においては、
入力端子１が第１増幅器１１の反転入力端子１１
ｂに接続され、第１増幅器１１の出力端子１１ｃ
が第２増幅器１２の反転入力端子１２ｂに接続さ
れている。そして抵抗R₂を含むオーバーオール
負帰還路１３が第１増幅器１１の非反転入力端子
１１ａに接続され、ローパスフイルタ（積分器）
１６を含むローカル負帰還路１７は第２増幅器１
２の非反転入力端子１２ａに接続されている。

上述の第３実施例においては、入力信号が第１
増幅器１１で反転され、次いで第２増幅器１２に
より再び反転される。ここで第１増幅器１１の出
力電圧Ｖ_Aは Ｖ_A＝｛Ｒ_１／Ｒ_１＋Ｒ_２・ｖ_p−ｖ_i｝・Ａ……(9) で表わせ、またローパスフイルタ１６の出力電圧
Ｖ_Bは Ｖ_B＝−ｖ_ｐ／ｓＲ_ＭＣ_Ｍ ……(10) で表わせる。第２増幅器１２の反転入力電圧（Ｖ
_A）と非反転入力電圧（Ｖ_B）とは等しいから、 Ｖ_A＝Ｖ_B ……(11) (9)，(10)，(11)式より電圧伝達関係Ｇ（ｓ）は、 となり、前述の第２図の第１実施例における(7)式
と同様となる。したがつて第１実施例の回路と同
様な周波数特性が得られ、第１実施例と同様な作
用効果が得られる。

第７図はこの考案の第４実施例のフイルタ回路
を示すものであつて、この第４実施例において
は、第１増幅器１１の出力端子１１ｃが抵抗R₃
を介して第２増幅器１２の反転入力端子１２ｂに
接続され、またローパスフイルタ（積分器）１６
の出力端が反転増幅器１９および抵抗R₄を介し
て第２増幅器１２の反転入力端子１２ｂに接続さ
れ、この第２増幅器１２の非反転入力端子１２ａ
は共通接地電位線１４に接続されている。その他
の点は第６図の第３実施例と同様である。

この第４実施例においては、ローカル負帰還路
１７がローパスフイルタ１６、反転増幅器１９お
よび抵抗R₄によつて構成されており、第２増幅
器１２の出力から抽出された低域成分が反転され
て第２増幅器１２の反転入力端子１２ｂに加えら
れ、これにより低域成分のみのローカル負帰還が
なされる。

第８図は前述の第２図に示される第１実施例と
第７図に示される第４実施例とを組合せたフイル
タ回路の具体例を示すものである。第８図におい
て入力端子１からの信号が加えられる第１増幅器
１１は一対の電界効果形トランジスタ（以下
FETと略記）２０Ａ，２０Ｂと、これらFET２
０Ａ，２０Ｂの共通ソースと負電源電圧供給端子
−Ｖ_CCとの間に介挿された第１定電流源２１と、
FET２０Ａ，２０Ｂの各ドレインと正電源電圧
供給端子＋Ｖ_CCとの間に介挿された負荷抵抗Ｒ_3
Ａ，Ｒ_3Bとから構成されており、一方のFET２
０Ａのドレインが演算増幅器からなる第２増幅器
１２の反転入力端子１２ｂに接続され、他方の
FET２０Ｂのドレインが第２増幅器１２の非反
転入力端子１２ａに接続されている。そして第２
増幅器１２の出力端子１２ｃが抵抗R₂を含むオ
ーバーオール負帰還路１３を経てFET２０Ａの
ゲートに接続され、かつこのゲートは抵抗R₁を
介して共通接地電位線１４に接続されている。さ
らに第２増幅器１２の出力端子１２ｃは、抵抗Ｒ
_M、コンデンサＣ_Mおよび演算増幅器１５からなる
ローパスフイルタ（積分器）１６を介して、差動
増幅器１９′を構成する一対のトランジスタ２２
Ａ，２２Ｂの一方のトランジスタ２２Ａのベース
に接続されている。前記反転増幅器１９は、前記
一対のトランジスタ２２Ａ，２２Ｂのエミツタを
抵抗Ｒ_4A，Ｒ_4Bを介して接続するとともにこれら
の抵抗Ｒ_4A，Ｒ_4Bと負電圧電源端子−Ｖ_CCとの間
に第２定電流源２３を介挿したものであつて、一
方のトランジスタ２２Ａのコレクタが前記第２増
幅器１２の反転入力端子１２ｂに接続され、他方
のトランジスタ２２Ｂのコレクタが第２増幅器１
２の非反転入力端子１２ａに接続されている。し
かしてローパスフイルタ１６および差動増幅器１
９′にてローカル負帰還路１７が構成されてい
る。

第８図の具体例においては、第１増幅器１１の
差動出力が第２増幅器１２の各入力端子１２ａ，
１２ｂに加えられ、また第２増幅器１２の出力の
低域成分が差動的に第２増幅器１２の各入力端子
１２ａ，１２ｂに加えられてローカル負帰還がな
される。この回路では、第１増幅器１１のドレイ
ン電流の総和よりもローカル負帰還路１７の差動
増幅器１９′のコレクタ電流の総和を大きくする
必要があり、したがつて第２定電流源２３の電流
容量を第１定電流源２１の電流容量よりも大きく
設定する。

第９図は前述の第６図に示される第３実施例を
具体化した例を示すものである。第９図において
第１増幅器１１は一対のFET２０Ａ，２０Ｂか
らなる差動増幅器で構成されており、その入力段
側のFET２０Ａのドレインが、エミツタを共通
接続したトランジスタ２４Ａ，２４Ｂの一方のト
ランジスタ２４Ａのベースに接続されている。ト
ランジスタ２４Ａ，２４Ｂはそのコレクタ側にそ
れぞれ多重直結ダイオード２５、抵抗R₅を介し
てトランジスタ２６Ａ，２６Ｂからなるカレント
ミラー回路２７が接続されており、また直結ダイ
オード２５の両端はコンプリメンタリ接続された
トランジスタ２８Ａ，２８ＢからなるSEPP増幅
器２９の各トランジスタ２８Ａ，２８Ｂのベース
に接続されている。しかしてトランジスタ２４
Ａ，２４Ｂ、カレントミラー回路２７および
SEPP増幅器２９によつて前述の第２増幅器１２
が構成されている。さらに出力端子２は、抵抗
R₂を含むオーバーオール負帰還路１３を経て第
１増幅器１１を構成する差動増幅器のFET２０
Ｂのゲートに接続されるとともに、抵抗Ｒ_M、コ
ンデンサＣ_M、演算増幅器１５からなるローパス
フイルタ（積分器）１６を経て（すなわちローカ
ル負帰還路１７を経て）前記トランジスタ２４Ｂ
のベースに接続されている。

以上の説明で明らかなようにこの考案のフイル
タ回路は、通常の負帰還（オーバーオール負帰
還）を初段の増幅器の入力側にかける一方、出力
から抽出した低域成分の負帰還（ローカル負帰
還）を後段の増幅器のみにかけるようにしたもの
であり、したがつてローカル負帰還路のローパス
フイルタや反転増幅器は、全体的なオーバーオー
ル負帰還のループ内にて動作することになるか
ら、ローカル負帰還路におけるローパスフイルタ
や反転増幅器に使用されている増幅器の素子感度
（総合特性への影響度）が低く、その増幅器の残
留ノイズによりSN比が低下するおそれが少く、
したがつて高いSN比を得ることができる。そし
てまた、ローカル負帰還路は１個の演算増幅器だ
けで構成することも可能であり、したがつて第１
図の従来回路よりも低コストとすることが可能で
ある。

【図面の簡単な説明】

第１図は従来のフイルタ回路の一例を示す結線
図、第２図はこの考案の第１実施例のフイルタ回
路を示す結線図、第３図および第４図はそれぞれ
第２図の実施例の特性を示すグラフ、第５図はこ
の考案の第２実施例のフイルタ回路を示す結線
図、第６図はこの考案の第３実施例のフイルタ回
路を示す結線図、第７図はこの考案の第４実施例
のフイルタ回路を示す結線図、第８図および第９
図はそれぞれこの考案のフイルタ回路をさらに具
体化した一例を示す結線図である。 １…入力端子、２…出力端子、１１…第１増幅
器、１２…第２増幅器、１３…オーバーオール負
帰還路、１６…ローパスフイルタ（積分器）、１
７…ローカル負帰還路。

Claims (1)

【実用新案登録請求の範囲】
1. 入力端子と出力端子との間に第１増幅器および
   第２増幅器がその順に縦続接続されており、かつ
   第２増幅器の出力で第１増幅器の入力側に負帰還
   をかけるオーバーオール負帰還路と、第２増幅器
   の出力から低域を抽出して第２増幅器の入力側に
   負帰還をかけるローカル負帰還路とが設けられて
   いることを特徴とするフイルタ回路。