JP2004538702A - 集積ｒｃフィルタ - Google Patents
集積ｒｃフィルタ Download PDFInfo
- Publication number
- JP2004538702A JP2004538702A JP2003520072A JP2003520072A JP2004538702A JP 2004538702 A JP2004538702 A JP 2004538702A JP 2003520072 A JP2003520072 A JP 2003520072A JP 2003520072 A JP2003520072 A JP 2003520072A JP 2004538702 A JP2004538702 A JP 2004538702A
- Authority
- JP
- Japan
- Prior art keywords
- integrated
- output
- coupled
- filter
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/0422—Frequency selective two-port networks using transconductance amplifiers, e.g. gmC filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/06—Frequency selective two-port networks including resistors
- H03H7/065—Parallel T-filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/04—Frequency selective two-port networks
- H03H11/12—Frequency selective two-port networks using amplifiers with feedback
- H03H11/1213—Frequency selective two-port networks using amplifiers with feedback using transistor amplifiers
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
- Filters And Equalizers (AREA)
Abstract
【課題】種々の寄生効果を回避しながら、集積RCフィルタのRC時定数を、既知の集積RCフィルタの限界を相当に越えて増加させること。
【解決手段】第1のノードを介して第1のキャパシタに結合されている第1の抵抗を有する集積RCフィルタであって、当該集積RCフィルタの信号入力が、前記第1の抵抗と前記第1のキャパシタとのうちの1つを介して前記第1のノードに結合されている集積RCフィルタ。信号透過性を損なうことなく、RCフィルタのRC時定数τの増加を可能にするために、増幅手段が、1よりも実質的に大きい利得を持ちながら、当該信号入力と、前記第1の抵抗と前記第1のキャパシタとのうちの当該1つとの間に含まれており、当該第1のノードが、減衰手段を介して信号出力に結合され、当該減衰手段が、当該利得に実質的に一致する減衰係数を持つ。
【選択図】図２
【解決手段】第1のノードを介して第1のキャパシタに結合されている第1の抵抗を有する集積RCフィルタであって、当該集積RCフィルタの信号入力が、前記第1の抵抗と前記第1のキャパシタとのうちの1つを介して前記第1のノードに結合されている集積RCフィルタ。信号透過性を損なうことなく、RCフィルタのRC時定数τの増加を可能にするために、増幅手段が、1よりも実質的に大きい利得を持ちながら、当該信号入力と、前記第1の抵抗と前記第1のキャパシタとのうちの当該1つとの間に含まれており、当該第1のノードが、減衰手段を介して信号出力に結合され、当該減衰手段が、当該利得に実質的に一致する減衰係数を持つ。
【選択図】図２
Description
【技術分野】
【０００１】
本発明は、第1のノードを介して第1のキャパシタに結合されている第1の抵抗を有する集積RCフィルタであって、当該集積RCフィルタの信号入力が、前記第1の抵抗と前記第1のキャパシタとのうちの1つを介して前記第1のノードに結合されている集積RCフィルタに関するものである。
【背景技術】
【０００２】
そのような集積RCフィルタは、例えば、米国特許第6,091,289号によって知られている。抵抗RとキャパシタCとの両方が、モノリシックに集積されている集積RCフィルタは、オンチップに集積された抵抗を、チップの外側に置かれた個別キャパシタと組み合わせて用いるハイブリッドRCフィルタと対照的に、全てを備えている。しかしながら、大規模に集積された抵抗および大規模に集積されたキャパシタは、大きなチップエリアを必要とし、望ましくない寄生効果に影響を受けやすいが、一方、個別キャパシタは、寄生効果にずっと影響を受けにくく、低コストで非常に大きく選ぶことができる。当該ハイブリッドRCフィルタに比して、集積RCフィルタは、原価および／または望ましくない寄生効果によって、それらのRC時定数の上限値において制限され、あるいは、そうでなければ、それらのカットオフ周波数の下限値を与えられる。この理由のために、ハイブリッドRCフィルタは、今日、しばしば、とりわけ、大きなRC時定数が必要とされるときに、個別キャパシタの使用に伴って物流コストおよびアセンブルコストが生じるにもかかわらず、モノリシックに集積されたRCフィルタよりも好まれる。
【０００３】
大きなRC時定数を持つハイブリッドRCフィルタのコスト削減が、集積抵抗値Rを最小化し、個別容量値Cを最大化することによって得られるのに対して、集積RCフィルタのコスト削減は、全体的なチップエリアを最小化することによって得られる。一般に、集積容量のチップエリアは、集積抵抗のそれよりも相当に大きいから、そのような集積RCフィルタの容量値Cは、したがって、抵抗値Rを最大化することによって減少される。実際の集積容量値のさらなる減少は、上に引用した米国特許の図6に示されているように、増幅器の負帰還ループに、キャパシタを含めることにより得ることができる。増幅器は、それによって、集積容量の実際の値と、増幅器の利得係数との乗算を実施する。これは、必要とされるRC時定数の増加とともに増加するチップエリアの使用を最小にし、そして、それによって、原価を最小にする。
【０００４】
図1Aは、パッシブな集積抵抗を用い、かつ、0.10 US$/mm2のチップ価格で、例えば、1 nF/mm2、10 Mohm/mm2を与えるIC技術を用いて、容量値Cがある容量範囲内で変わる、0.1 msecのRC時定数を備えた集積RCフィルタの原価のグラフ表現である。この表現から、そのような集積RCフィルタの最小原価は、およそ0.03 US$であると導き出すことができる。同じ技術において、図1Bに示されるように、0.1 secのRC時定数を備えた集積RCフィルタは、およそ0.65US$の最小原価を持つ。これは、完全集積RCフィルタの原価が、RC時定数の増加とともに、いかに激しく増加するかを示している。
【０００５】
上述の既知の集積RCフィルタでは、アクティブな集積抵抗が用いられている。パッシブな集積抵抗に比して、そのようなアクティブな集積抵抗は、mm2のチップエリア当りの抵抗値を10 Gohmまで上昇させることができ、それによって、チップエリアに対する要求を緩和する。しかしながら、集積抵抗は、基板に対する集積回路素子の寄生容量による雑音およびスプリアス信号のような寄生効果、DCレベルオフセット、寄生容量による供給電圧Vccを介してのクロストーク（低いリップル除去率）、寄生容量によるVsubstrateを介してのクロストーク（低い素子分離）、その他を受ける。これらの寄生効果は、抵抗値Rの増加とともに激しく増加し、さらに、アクティブな集積抵抗においては底抜けに増加する。これが、当該既知の集積RCフィルタを、そのRC時定数の上限値に限定する。
【０００６】
【特許文献１】
米国特許第6,091,289号
【発明の開示】
【課題を解決するための手段】
【０００７】
したがって、本発明の1つの目的は、上述の欠点が生じることを回避しつつ、集積RCフィルタのRC時定数を、既知の集積RCフィルタの限界を相当に越えて増加させることである。
【０００８】
本発明の他の1つの目的は、フィルタの選択性に高RC時定数、および、低雑音および低スプリアス信号を備えるための、互換性を持つ標準ビルディングブロックとして使用することができる集積RCフィルタを提供することである。
【０００９】
これらの目的は、増幅手段が、RCフィルタの通過帯域の信号に対して1よりも実質的に大きい利得を持って入力信号を増幅するために、当該信号入力と、前記第1の抵抗と前記第1のキャパシタとのうちの当該1つとの間に含まれており、当該第1のノードが、減衰手段を介して信号出力に結合され、当該減衰手段が、当該利得に実質的に一致する減衰係数を持つことを特徴とする、本発明による冒頭のパラグラフに記述されている集積RCフィルタにより、達成される。
【００１０】
本発明は、抵抗値を増加させ、容量値を減少させることによる、集積RCフィルタのチップエリアの上述の最小化によって、集積RCフィルタの雑音およびスプリアス信号は、主に、アクティブな抵抗に生じる寄生効果によって決められるという認識に基づいている。本発明を適用することによって、RCフィルタの有効な入力信号は、それが、第1のレジスタで生成される雑音およびスプリアス信号によって影響を受ける前に、相当に大きな利得を持つ当該増幅手段によって増幅される。これは、集積容量の実際の値とその利得とを掛けて、信号増幅を与えない、上に引用の図6によって公知である従来のRCフィルタの増幅器と対照的である。
【００１１】
本発明による、望ましくない雑音およびスプリアス信号の実際の低減は、当該第1のノードに後続する減衰手段で得られる。当該減衰手段の減衰係数を、増幅手段の利得に一致するように選ぶことによって、雑音およびスプリアス信号の低減が、当該増幅手段の利得によって決定されるとともに、全体として、有効な信号に対してRCフィルタの単位利得が、得られる。RCフィルタは、それによって、信号振幅に関して中性すなわち透明であり、標準ビルディングブロックとして互換性をもって使用することが可能である。
【００１２】
あるRC時定数、あるレベルの雑音およびスプリアス信号を持つ従来のRCフィルタと比較して、本発明によるRCフィルタは、同一のRC時定数において、ずっと小さな雑音およびスプリアス信号しか与えず、および／または、同一レベルの雑音およびスプリアス信号において、はるかに大きなRC時定数を与える。
【００１３】
本発明による集積RCフィルタの一実施例は、当該減衰手段が、後に抵抗電圧デバイダが続くバッファ段を有しており、当該バッファ段が、その出力インピーダンスより実質的に高い入力インピーダンスを持ち、そして、当該抵抗電圧デバイダが、前記バッファ段の前記出力インピーダンスに実質的に等しい入力インピーダンスを持っていることを特徴とする。この基準は、第1のノードにおける信号に影響を及ぼすことなく、減衰の目的に低抵抗の電圧デバイダを用いることを可能にする。
【００１４】
そのようなバッファ段は、エミッタホロワまたはソースホロワのトランジスタ段によってインプリメントされるのが好ましい。
【００１５】
ハイパス信号選択性を持つ、本発明による集積RCフィルタの一実施例は、当該信号入力が、その後で、当該増幅手段および当該第1のキャパシタを介して当該第1のノードに結合されており、当該第1のノードが、一方では、当該第1の抵抗を介してDC基準電圧に、他方では、当該減衰手段を介して当該信号出力に結合されていることを特徴とする。
【００１６】
線形の信号選択性を維持しながら、雑音およびスプリアス信号の低減を最適化するために、ハイパス信号選択性を備え、n-MOSトランジスタ段によって構成されるバッファ段を用いた本発明による集積RCフィルタの一実施例は、当該増幅手段が、供給電圧レベルの実質的に半分の平均DC出力レベルを持つ出力信号を供給するように配置されており、当該DC基準電圧が、前記供給電圧と当該n-MOSトランジスタ段の閾電圧との差の半分に実質的に等しいことを特徴とする。
【００１７】
同じ目的で、ハイパス信号選択性を備え、p-MOSトランジスタ段によって構成されるバッファ段を用いた本発明による集積RCフィルタの一実施例は、当該増幅手段が、供給電圧レベルの実質的に半分の平均DC出力レベルを持つ出力信号を供給するように配置されており、当該DC基準電圧が、接地と当該p-MOSトランジスタ段の閾電圧との差の半分に実質的に等しいことを特徴とする。
【００１８】
ローパス信号選択性を持つ、本発明による集積RCフィルタの一実施例は、当該信号入力が、その後で、当該増幅手段および当該第1の抵抗を介して当該第1のノードに結合されており、当該第1のノードが、当該第1のキャパシタを介してDC基準電圧に、また、当該減衰手段を介して当該信号出力に結合されていることを特徴とする
線形の信号選択性を維持しながら、雑音およびスプリアス信号の低減を最適化するために、ローパス信号選択性を備え、n-MOSトランジスタ段によって構成されるバッファ段を用いた本発明による集積RCフィルタの一実施例は、当該増幅手段が、供給電圧と当該n-MOSトランジスタ段の閾電圧との差の実質的に半分の平均DC出力レベルを持つ出力信号を供給するように配置されていることを特徴とする。
【００１９】
線形の信号選択性を維持しながら、雑音およびスプリアス信号の低減を最適化するために、ローパス信号選択性を備え、p-MOSトランジスタ段によって構成されるバッファ段を用いた本発明による集積RCフィルタの一実施例は、当該増幅手段が、接地と当該p-MOSトランジスタ段の閾電圧との差の実質的に半分の平均DC出力レベルを持つ出力信号を供給するように配置されていることを特徴とする。
【００２０】
低周波範囲信号と高周波範囲信号とを組み合わせる本発明による集積RCフィルタの一実施例は、当該信号入力が、ローパス信号入力およびハイパス信号入力を有しており、当該増幅手段が、それぞれ、一方は当該ローパス信号入力およびハイパス信号入力と、他方は当該第1の抵抗および当該第1のキャパシタとの間に結合された第1および第2の増幅器を有していることを特徴とする。ローパスモードおよびハイパスモードのいずれの動作においても、RCフィルタは、同一のRC時定数を与える。
【００２１】
本発明によるハイパス集積RCフィルタの一実施例は、当該信号入力が、その後に続く信号サブトラクティングデバイス、当該増幅手段、および、当該第1の抵抗を介して当該第1のノードに結合されており、当該第1のノードが、一方では、当該第1のキャパシタを介してDC基準電圧に、他方では、当該減衰手段を介して当該信号出力手段に結合されており、そして、前記減衰手段の出力から前記信号サブトラクティングデバイスの入力へのDC負帰還ループが存在することを特徴とする。この実施例では、集積RCフィルタは、ハイパスモードで動作し、小さなDCオフセット、低ノイズ、低スプリアス信号において大きなRC時定数を与え、また、相対的に小さなチップエリア内に集積できる。
【００２２】
ハイパス信号選択性を持つ、本発明による、差動信号処理を備えた集積RCフィルタの一平衡実施例は、前記信号入力が、入力端子の差動対を有しており、また、当該信号出力が、出力端子の差動対を有しており、当該増幅手段が、前記集積RCフィルタの当該入力端子の差動対を構成する差動アンプ入力を持つ差動増幅器によって構成されており、また、当該減衰手段が、前記集積RCフィルタの前記出力端子の差動対を構成する差動出力を持つ差動減衰器によって構成されており、当該差動増幅器が、差動増幅器出力を持っており、その第1の増幅器出力端子が、当該第1のキャパシタを介して当該第1のノードに結合され、その第2の増幅器出力端子が、第2のキャパシタを介して第2のノードに結合されており、当該第1および第2のノードが、一方では、それぞれ、当該第1および第2の抵抗を介して、当該DC基準電圧に、他方では、当該減衰手段の差動入力の第1および第2の端子に結合されていることを特徴とする。本発明による集積RCフィルタのこの実施例は、平衡信号処理を備えており、スプリアス信号をさらに抑制し、供給電圧Vccから基板あるいは接地へのクロストークを減少させる。さらに、平衡回路類構造は、第1の抵抗および第1のキャパシタを、それぞれ、第2の抵抗および第2のキャパシタに容易に一致させる。
【００２３】
ローパス信号選択性を持つ、本発明による、差動信号処理を備えた集積RCフィルタの一平衡実施例は、前記信号入力が、入力端子の差動対を有しており、また、当該信号出力が、出力端子の差動対を有しており、当該増幅手段が、前記集積RCフィルタの当該入力端子の差動対を構成する差動アンプ入力を持つ差動増幅器によって構成されており、また、当該減衰手段が、前記集積RCフィルタの前記出力端子の差動対を構成する差動出力を持つ差動減衰器によって構成されており、当該差動増幅器が、差動増幅器出力を持っており、その第1の増幅器出力端子が、当該第1の抵抗を介して当該第1のノードに結合され、その第2の増幅器出力端子が、第2の抵抗を介して第2のノードに結合されており、当該第1および第2のノードが、それぞれ、当該差動減衰器の差動入力の第1および第2の端子に結合され、そして、当該第1のキャパシタの容量値の半分の容量値を持つさらなるキャパシタを介して相互に結合されていることを特徴とする。本発明による集積RCフィルタのこの実施例の平衡回路構造および信号処理は、スプリアス信号をさらに抑制し、供給電圧Vccから基板あるいは接地へのクロストークを減少させる。さらに、平衡回路構造は、第1の抵抗および第1のキャパシタを、それぞれ、第2の抵抗および第2のキャパシタに容易に一致させ、一方、そのキャパシタの容量値は、平衡していない単一系のローパス体現のRCフィルタの二重の使用の場合に必要とされる容量値の1/4倍にすることができる。
【００２４】
本発明による、差動信号処理を備えた集積RCフィルタの一平衡実施例は、当該増幅手段が、当該信号入力手段の入力端子の差動対に結合された、相互に交差接続された差動入力を持ち、そして、互いに単一電流出力を持つ第1および第2のトランスコンダクタンス増幅器を有しており、前記第1および第2の単一トランスコンダクタンス増幅器の前記単一電流が、それぞれ、当該第1および第2の抵抗に、互いに位相反転した出力信号を供給し、そして、第1および第2の互いに同一のDC電圧デバイダの出力に結合されていることを特徴とする。当該第1および第2のDC電圧デバイダのDC出力電圧レベルは、アクティブな出力信号範囲の最大使用によって最大の利得を得るように選ばれる。
【００２５】
本発明による、差動信号処理を備えた集積RCフィルタの一平衡実施例は、当該減衰手段が、当該減衰手段の当該差動入力の当該第1および第2の入力端子をそれぞれ構成する、各々、1つの入力を持ち、各々、エミッタホロワあるいはソースホロワのトランジスタ段を有する当該第1および第2のバッファ段を有しており、当該第1および第2のバッファ段が、直列配置の第1から第3の抵抗手段を介して互いにつながった第1および第2の出力端子を持っており、当該第1の抵抗手段が、当該第3の抵抗手段と同一であり、当該減衰手段の前記差動出力の第1および第2の端子が、前記第2の抵抗手段を挟んで結合されていることを特徴とする。この実施例では、第1および第2のバッファ段は、当該第1〜第3の抵抗手段によって与えられる抵抗電圧デバイダの入力抵抗が、第1および第2のノードにおける信号電圧の質を低下させることを防止し、さらに、第1〜第3の抵抗手段に対して小さな抵抗値を用いることを可能にし、それによって、この抵抗電圧デバイダで生成される雑音およびスプリアス信号のレベルを、相対的に低い値に維持する。
【００２６】
本発明による、差動信号処理を備えた集積RCフィルタの一平衡実施例は、当該減衰手段が、当該減衰手段の当該差動入力の当該第1および第2の入力端子をそれぞれ構成する、各々、1つの入力を持ち、各々、エミッタホロワあるいはソースホロワのトランジスタ段を有する、当該第1および第2のバッファ段を有しており、当該第1および第2のバッファ段が、差動段の入力端子対に結合された第1および第2の出力端子を持ち、その差動段の出力が、直列配置の2つの互いに等しい抵抗を介して互いに結合されており、当該抵抗の共通ノードが、前記RCフィルタの前記入力信号の前記DCレベルに一致するDC基準電圧を供給されていることを特徴とする。差動段は、当該直列配置の2つの互いに等しい抵抗とともに、増幅手段に生じるDCレベルシフトを補償し、それによって、RCフィルタの信号入力から信号出力へのDCレベル透過性（伝達性）を得ることを可能にするDCレベルシフトを与える。
【００２７】
本発明による、差動信号処理を備えた集積RCフィルタの一平衡実施例は、当該第1および第2のトランスコンダクタンス増幅器が、各々、入力電圧の差動対を出力電流の差動対に変換するための差動増幅器段を持っており、当該出力電流の差動対が、第1および第2のカレントミラーに供給され、前記第1のカレントミラーの前記出力電流が、第3のカレントミラーの入力に供給され、そして、当該第2および第3のカレントミラーの出力電流が、当該各トランスコンダクタンス増幅器の出力に供給されることを特徴とする。当該実施例において、雑音およびスプリアス信号の寄与を低くするために、当該第1および第2のカレントミラーの前記出力電流が、前記差動増幅器段の前記出力電流よりも小さな、ある値にセットされるのが好ましい。
【００２８】
本発明による、差動信号処理を備えた集積RCフィルタの一平衡実施例は、当該差動増幅器段が、トランジスタの差動対を有しており、それらのトランジスタのコレクタが、当該出力電流の差動対を運び、当該第1および第2のカレントミラーが、各々、互いに対応するエミッタ抵抗を介して当該バイアス電圧に結合されたエミッタと、当該バイポーラトランジスタの差動対のそれぞれのコレクタに共通接続されたベースおよびコレクタとを持つ複数のダイオード結合されたバイポーラ入力トランジスタを有し、さらに、各々、1つのバイポーラ出力トランジスタを有しており、その出力トランジスタのエミッタが、当該複数のダイオード結合されたバイポーラ入力トランジスタの各々のエミッタ抵抗と実質的に等しいエミッタ抵抗を介して当該バイアス電圧に結合されており、そのベースが、当該n個のダイオード結合されたバイポーラ入力トランジスタのベースに結合されており、そのコレクタが、当該出力信号を供給することを特徴とする。バイポーラトランジスタの使用によって、1/fノイズが低くなり、相対的に低い供給電圧の使用が可能になる。さらに、エミッタ抵抗によって、負帰還がかけられ、低レベルの雑音およびスプリアス信号、低DCオフセット、および、高出力インピーダンス（高アーリー電圧）が、もたらされる。
【００２９】
最後の実施例における第3のカレントミラーは、前記第3のカレントミラーが、互いに結合し合ったベース電極と、第1および第2のエミッタ抵抗をそれぞれ介してマスコネクトされたエミッタ電極とを持つ第1および第2のトランジスタを有しており、当該第1のトランジスタが、前記第1のカレントミラーの出力電流を供給され、当該第2のトランジスタが、前記第1のカレントミラーの当該出力電流に実質的に等しい当該第3のカレントミラーのコレクタ出力電流を供給し、第3のトランジスタが、バイアス電圧に結合されたコレクタ電極と、前記第1のトランジスタのコレクタ電極およびベース電極にそれぞれ結合されたベース電極およびエミッタ電極とを持つことを特徴とするのが好ましい。この実施例において、当該第1のトランジスタのベース電流の損失が、当該第3のトランジスタによって補償され、それによって、当該第3のカレントミラーの動作が、より正確になる。
【００３０】
RCフィルタのアクティブな抵抗の抵抗値のさらなる増加は、第4のトランジスタが、そのベースを前記第3のトランジスタのベースに結合し、そのコレクタおよびエミッタを、それぞれ、当該バイアス電圧および前記第2のトランジスタのコレクタに結合して、前記第2のトランジスタにカスコード接続されていることによって得られる。
【発明を実施するための最良の形態】
【００３１】
本発明のこれらの、そして、さらなる観点および利点が、好適な実施例の開示を参照して、特に、添付された図を参照して、以下に、より詳細に検討される。
【００３２】
それらの図において、同等の部分には、同一の参照番号が付与されている。
【００３３】
図2は、後に増幅手段2が続く信号入力1と、第1のノード5に結合された第1の抵抗3とを有し、当該第1のノード5が、第1のキャパシタ4を介してDC基準電圧（例えば、接地）に結合され、また、減衰手段6を介して信号出力7に結合されている、本発明による集積ローパスRCフィルタの一実施例を示している。増幅手段2は、RCフィルタの入力信号Vinを、それが、第1の抵抗3で生成される雑音およびスプリアス信号（以下において、まとめて、雑音Nと短く呼ばれる）から影響を受ける前に、利得（例えば、G）で、信号G*Vinに増幅する。これは、また、第1のノード5におけるフィルタされた信号（以下において、G*S/Nに対して第1のノード信号V5とも呼ばれる）の信号対雑音比S/Nを増加させる。第1のノード5の後の減衰手段6は、第1のノード信号V5の有効な信号G*Vinと雑音Nとの両方を、当該利得Gに実質的に等しい減衰係数で減衰させる。RCフィルタの低周波通過帯域範囲の入力信号Viに対して、増幅手段2と減衰手段6との両方で、単位利得を与え、一方、RCフィルタの有効全周波数範囲に渡って、第1の抵抗3によって導入される雑音は、減衰手段6の減衰によって1/G*Nまで減衰する。当該雑音Nを効果的に減少させるために、増幅手段2および減衰手段6の利得Gおよび減衰係数Gは、1よりも十分大きく、できれば最大値に選ばれる。
【００３４】
単位利得を備えることによって、本発明によるRCフィルタは、低周波通過帯域範囲の入力信号Vinに対して透明である。当該低周波通過帯域範囲を超えた入力信号Vinは、増幅手段と減衰手段との上述の組み合わせを用いない、従来のRCフィルタと同様に、RCフィルタの選択性によって減衰する。これは、本発明の1つの観点による集積RCフィルタを、従来の集積ローパスRCフィルタと互換性を持ち、その上、より良い信号対雑音性能を提示するローパス選択性の高いビルディングブロックとして用いることを可能にする。
【００３５】
本発明の他の1つの観点によれば、上述の雑音低減は、また、雑音およびスプリアス信号Nのレベルに関して与えられた性能仕様の範囲内でRC時定数τを増加させるために、および／または、チップエリアを、そして、それによって原価を減少させるために、用いることができる。公知のように、RCフィルタのRC時定数τは、R*Cによって決定される。ここで、Rは、第1の抵抗3の抵抗値を表わし、Cは、第1のキャパシタ4の容量値を表わす。集積されたアクティブな抵抗のチップエリアは、集積されたキャパシタのチップエリアよりもずっと小さいことを考慮すると、RC時定数τは、容量値Cを最小化し、それによって、必要とされる全チップエリアを最小化する目的で、抵抗値Rを、当該与えられた性能仕様によってセットされる限界内で、できるだけ大きく選ぶことによって、最大化される。雑音およびスプリアス信号Nのレベルが減少するので、本発明は、当該与えられた性能仕様を超えることなしに、そのように最大化された抵抗値Rのさらなる増加のための余地を備えている。大体において、当該雑音およびスプリアス信号Nのレベルは、第1の抵抗の抵抗値Rの平方根値に比例して増加する。増幅手段の利得Gを増加させると、当該抵抗値Rを、雑音およびスプリアス信号のレベルに変化を与えずに、係数√Gで増加させることができる。第1のキャパシタの容量値Cを変更しないと、抵抗値Rのそのような増加は、RCフィルタの時定数τの同様の増加に帰着する。RCフィルタの時定数τを増加させずに、その代わりに、抵抗値Rの当該さらなる増加は、容量値Cを、そして、それによって原価を、さらに減少させるために用いることができる。
【００３６】
図3は、増幅手段2および第1のキャパシタ4を介して、第1のノード5に後で結合された信号入力1を持ち、当該第1のノード5が、一方では、第1の抵抗3を介してDC基準電圧（例えば、接地）に、他方では、減衰手段6を介して信号出力7に結合されている、本発明による集積ハイパスRCフィルタの一実施例を示している。図2のローパスフィルタモードに関連して上述した本発明の種々の観点が、フィルタリング作用を除いて、この図3のRCフィルタのハイパスモードにも同様に当てはまる。信号透過性（伝達性）および第1の抵抗3で生成される雑音およびスプリアス信号の減衰に関して上述した理由によって、本発明によるこのハイパスRCフィルタは、従来の集積ハイパスRCフィルタと互換性を持ち、そして、ハイパス選択性の高いビルディングブロックとして用いることができ、その上、より良い信号対雑音性能を示す。
【００３７】
図4は、図2と3との集積RCフィルタのローパスフィルタリングモードとハイパスフィルタリングモードとの両方を組み合わせた本発明による集積RCフィルタの一実施例を示しており、その信号入力が、ローパス信号入力1とハイパス信号入力1'とをそれぞれ有し、当該増幅手段が、一方の当該ローパス信号入力1および当該ハイパス信号入力1'と、他方の当該第1の抵抗3および当該第1のキャパシタ4との間に結合された、それぞれ、第1の増幅器2と第2の増幅器2'とを有している。本実施例は、どちらの信号も、同じカットオフ周波数あるいはRC時定数τを持っている、ローパス信号入力1に供給されている低周波域信号と、ハイパス信号入力1'に供給されている高周波域信号とを結合するための信号結合器として使用することができる。フィルタリング作用を別にすれば、この場合にも、図2のローパスフィルタモードに関して上述したような本発明の種々の観点が、当てはまる。信号透過および第1の抵抗3で生成される雑音およびスプリアス信号の減衰に関して上述した理由によって、本発明によるこのローパス信号とハイパス信号とを結合するRCフィルタは、従来のローパス信号とハイパス信号とを結合する集積RCフィルタと互換性を持っており、そして、選択性の高い信号結合ビルディングブロックとして用いることができ、その上、より良い信号対雑音性能を提示する。
【００３８】
図5は、信号入力1が、その後に続く信号サブトラクティングデバイス8、当該増幅手段2、および、当該第1の抵抗3を介して当該第1のノード5に結合されており、当該第1のノード5が、一方では、当該第1のキャパシタ4を介してDC基準電圧（例えば、接地）に結合され、他方では、当該減衰手段6を介して当該信号出力手段7に結合されており、そして、前記減衰手段6の出力から前記信号サブトラクティングデバイス8の入力へのDC負帰還ループが存在している、本発明による集積ハイパスRCフィルタの一実施例を示している。図示されている実施例は、図1のローパスRCフィルタに基づいており、増幅手段2で入力信号Vinを増幅するに先立って、出力DCレベルが、信号サブトラクティングデバイス8で、入力信号Vinから差し引かれる。DC負帰還は、RCフィルタの入力信号Vinと出力信号Voutとの間のどんなDCオフセットも減少させる。信号透過性および第1の抵抗3で生成される雑音およびスプリアス信号の減衰について言えば、本発明によるこのハイパスRCフィルタは、従来の集積ハイパスRCフィルタと互換性を持ち、そして、ハイパス選択性の高いビルディングブロックとして用いることができ、その上、より良い信号対雑音性能を提示する。
【００３９】
差動信号処理を備えた本発明による集積ローパスRCフィルタの平衡実施例が、図6に示されている。この平衡実施例は、図2の単一系のローパスRCフィルタの二重の使用と見なすことができる。対応する特徴、部品、および、構造の記述として、図2の上記の記述を参照されたい。
【００４０】
図6の集積差動ローパスRCフィルタの信号入力1は、入力端子1'および1"の差動対を有し、また、その信号出力7は、出力端子7'および7"の差動対を有している。増幅手段2は、集積RCフィルタの入力端子1'および1"の当該差動対を構成する差動アンプ入力を持つ差動増幅器によって構成されており、当該減衰手段6は、集積RCフィルタの出力端子7'および7"の差動対を構成する差動出力を持つ差動減衰器によって構成されており、当該差動増幅器は、差動増幅器出力を持っており、その第1の増幅器出力端子10'が、当該第1の抵抗3を介して当該第1のノード5に結合され、その第2の増幅器出力端子10"が、第2の抵抗3'を介して第2のノード5'に結合され、当該第1および第2のノード5および5'が、それぞれ、当該差動減衰器の差動入力の第1および第2の端子に結合され、そして、当該第1のキャパシタ4の容量値の半分の容量値を持つさらなるキャパシタ4'を介して、相互に結合されている。
【００４１】
図2のRCフィルタで得られる本発明の利点に加えて、スプリアス信号の一層の抑制が、第1の抵抗3と第2の抵抗3'との間の平衡マッチングにより、また、そのような2つの単一系のローパスRCフィルタの2つのキャパシタを結合することにより得られている。2つの単一系のローパスRCフィルタの二重の使用と比較して、当該2つのキャパシタの平衡結合によって、容量値が、1/4倍に減少することになり、それによって、RC時定数を増加させる、および／または、原価を減少させることを可能にする。さらに、本発明による、この集積平衡ローパスRCフィルタにおける差動信号処理は、供給電圧Vccと基板あるいは接地を介してのクロストークを減少させる。
【００４２】
差動信号処理を備えた本発明による集積ハイパスRCフィルタの平衡実施例が、図7に示されている。この平衡実施例は、図3の単一系のハイパスRCフィルタの二重の使用と見なすことができる。対応する特徴、部品、および、構造の記述については、図3の上記の記述を参照されたい。
【００４３】
図7の集積差動ハイパスRCフィルタの信号入力1は、入力端子1'および1"の差動対を有し、また、その信号出力7は、出力端子7'および7"の差動対を有している。増幅手段2は、集積RCフィルタの入力端子1'および1"の当該差動対を構成する差動アンプ入力を持つ差動増幅器によって構成されており、当該減衰手段6は、集積RCフィルタの出力端子7'および7"の差動対を構成する差動出力を持つ差動減衰器によって構成されており、当該差動増幅器は、差動増幅器出力を持っており、その第1の増幅器出力端子10'が、当該第1のキャパシタ4を介して当該第1のノード5に結合され、その第2の増幅器出力端子10"が、第2のキャパシタ4"を介して第2のノード5'に結合され、当該第1および第2のノード5および5'が、一方では、それぞれ、当該第1および第2の抵抗3および3'を介して、実質的に0.5 Vccに等しいDC基準電圧に結合され、他方では、当該減衰手段6の差動入力の第1および第2の端子11'および11"に結合されている。
【００４４】
当該単一系のハイパスRCフィルタの利点に加えて、スプリアス信号の一層の抑制が、第1の抵抗3と第2の抵抗3'との間、および、第1のキャパシタ4と第2のキャパシタ4"との間の平衡マッチングによって得られている。本発明による、この集積平衡ハイパスRCフィルタにおける差動信号処理は、供給電圧Vccと基板あるいは接地を介してのクロストークを減少させる。
【００４５】
図8は、増幅手段2の出力信号のDCレベルを、最大使用可能な出力電圧振り幅および最大ビルトイン出力抵抗Routを得るように設定した、図6の集積差動ローパスRCフィルタのコンセプトに基づく、本発明による集積差動ローパスRCフィルタの好適な一実施例を示している。対応する特徴、部品、および、構造の記述には、図6の上記の記述を参照されたい。
【００４６】
この好適な実施例の場合、増幅手段2は、RCフィルタの信号入力1の差動入力端子対1'、1"に結合された、相互に交差接続された差動入力を持つ第1および第2のトランスコンダクタンス増幅器12および12'を有している。トランスコンダクタンス増幅器12および12'は、各々、単一系である、即ち、各々、上述の第1および第2の増幅器出力端子10'および10"をそれぞれ構成する単一電流出力を備えている。第1の増幅器出力端子10'は、第1の抵抗3を介して、第1のノード5に結合され、第2の増幅器出力端子10"は、第2の抵抗3'を介して、第2のノード5'に結合されている。第1および第2のトランスコンダクタンス増幅器12および12'の単一電流出力は、第1および第2の互いに同一のDC抵抗電圧デバイダ13, 14および13', 14'の出力に結合されており、それぞれ、第1および第2の抵抗3および3'に、互いに位相反転した出力信号を供給する。第1のDC電圧デバイダ13, 14は、供給電圧Vccと接地との間に結合された直列配置の抵抗13と14とを含み、その共通ノードが、第1のトランスコンダクタンス増幅器12の電流出力、即ち、増幅器出力端子10'に結合されている。第2のDC電圧デバイダ13', 14'は、供給電圧Vccと接地との間に結合された、直列配置の抵抗13'と14'とを含み、その共通ノードが、第2のトランスコンダクタンス増幅器12'の電流出力、即ち、増幅器出力端子10"に結合されている。抵抗13, 14は、それぞれ、抵抗13', 14'に対応する。
【００４７】
差動減衰手段6は、各々、第1および第2の入力端子11'および 11"を構成する、それぞれ1つの入力端子を持ち、そして、RCフィルタの出力信号を減衰させるための抵抗電圧デバイダ16, 17, 16'を介して相互に結合されたそれぞれ1つの出力端子を持つ、第1および第2のバッファ段15および15'を有している。そのようなバッファ段は、それ単独としては公知であり、例えば、上に引用した米国特許第6,091,289号の図3のバッファN38に一致させてもよい。抵抗電圧デバイダ16, 17, 16'は、したがって、直列配置の第1から第3の抵抗16, 17, 16'によって構成され、当該第1の抵抗手段16は、当該第3の抵抗手段16'と同じものであり、当該減衰手段6の差動出力の第1と第2の端子7'と7"とは、第2の抵抗17を挟んで結合されている。
【００４８】
第1および第2のバッファ段15および15'は、各々、ソースホロワトランジスタ段を有し、単一利得を備えている。第1および第2のバッファ段15および15'のソースホロワは、それらの段に、高入力インピーダンスと低出力インピーダンスとをもたらす。それによって、バッファ段15および15'は、第1および第2のノード5および5'における信号電圧に影響を及ぼすことは、回避される。バッファ段15および15'の低出力インピーダンスは、低い総抵抗を持つ抵抗電圧デバイダの使用を可能にし、それによって、その内部に生成される雑音およびスプリアス信号のレベルを低い値に保つ。
【００４９】
線形の信号選択性を維持しながら、本発明に従って雑音およびスプリアス信号の低減を最適化するためには、第1と第2とのノード5と5'との間の差動信号、即ち、第1および第2のバッファ段15および15'の入力信号が、それらのバッファ段の線形入力範囲を超えることを避けながら、増幅手段2の利得を最適化しなければならない。増幅手段2の利得を最適化するために、RCフィルタの差動入力信号が、第1および第2のトランスコンダクタンス増幅器12および12'に、それらの相互に交差接続された差動入力を介して、互いに逆位相に供給され、一方、それらのトランスコンダクタンス増幅器12と12'との単一電流出力間に生じる差動出力信号は、最大使用可能な出力電圧振り幅を得るためには、供給電圧Vccの実質的に半分の平均DCレベルにセットされるべきである。しかしながら、ノード信号V5およびV5'が、バッファ段15および15'の線形入力範囲を超える（それは、非線形信号処理あるいはクリッピングに帰着する）ことを防ぐために、当該平均DCレベルの修正が、バッファ段の入力閾電圧Vthに依存しながら、なされなければならない。バッファ段15および15'のソースホロワ段が、p-MOSタイプのトランジスタ段である場合には、上述の最適化が得られる、トランスコンダクタンス増幅器12と12'との出力間で規定される差動出力信号の適切な平均DCレベルは、0.5*(Vcc-Vth)に定められる。バッファ段15および15'のソースホロワ段が、n-MOSタイプのトランジスタ段である場合には、上述の最適化が得られる適切な平均DCレベルは、0.5*(Vth - Vground)に定められる。バッファ段15および15'の当該入力閾電圧Vthに比して相対的に高い供給電圧Vccにおいては、増幅手段2の差動出力信号の平均DCレベルを、0.5*Vccに実質的に等しく選んでもよいことは明らかである。そのようなp-MOSおよびn-MOSのソースホロワトランジスタ段は、それ単独では公知であり、そのため、これ以上の記述ならびに例示は省略する。
【００５０】
第1および第2の抵抗3および3'の抵抗値は、増幅手段2の出力インピーダンス中に含まれているのが好ましく、それは、その値、また、それによってRCフィルタの時定数τに対する必要性を取り除く。当該出力インピーダンスを最大化するために、トランスコンダクタンス増幅器12および12'の出力段は、個別抵抗とされており、それによって原価を低下させ、および／または、エミッタフィードバックのバイポーラトランジスタを備えてフィルタ抵抗をさらに増加させることを可能にする。このことについては、図10を参照して、以下に、より詳細に検討される。
【００５１】
この図8の好適な実施例における本発明の上述の特徴は、図7の集積差動ハイパスRCフィルタのコンセプトにも、必要な変更を加えて同様に当てはまる。本発明によるRCフィルタのローパスモードとハイパスモードとの共類似性に鑑みて、これ以上の記述は省略する。
【００５２】
図9は、減衰手段6の当該第1および第2の入力端子11'および11"をそれぞれ構成する、各々、1つの入力を持つ第1および第2のバッファ段15および15'を有し、当該第1および第2のバッファ段が、各々、エミッタホロワあるいはソースホロワのトランジスタ段を有し、当該第1および第2のバッファ段15および15'が、差動段18の入力端子対に結合された第1および第2の出力端子を有し、差動段18の出力が、直列配置の2つの互いに等しい抵抗19および19'を介して互いに結合されており、当該抵抗の共通ノードが、DC基準電圧を供給されている、本発明による集積RCフィルタに用いるための減衰手段6の代替実施例を示している。第1および第2のバッファー段15および15'は、減衰手段6に、高い差動入力インピーダンスを与えて、抵抗19および19'に低抵抗値を用いることを可能にする。RCフィルタの入力から出力までのDC透過性を得るために、当該DC基準電圧は、RCフィルタの入力信号の平均DCレベルに一致するように選ばれる。
【００５３】
差動段18は、大きなエミッタ抵抗を持つバイポーラ差動トランジスタ段によって構成され、電圧−電流変換、および、2*Rl/Reによって定義される電圧減衰係数を与える。ここで、Rlは、当該2つの抵抗19および19'の各々の抵抗値を表わし、Reは、当該エミッタ抵抗の値を表わす。そのような差動段18が、図10を参照して、より詳細に説明される。
【００５４】
図10は、最大使用可能な出力電圧振り幅および最大ビルトイン出力抵抗を得るような、増幅手段2の出力信号のDCレベル設定と、信号入力から信号出力までのDC透過性とが与えられた、図2のローパス集積RCフィルタのコンセプトに基づく、本発明による単一系の集積ローパスRCフィルタの一実施例を示している。対応する特徴、部品、および、構造の記述には、図2の上記の記述を参照されたい。
【００５５】
増幅手段2は、各々のトランスコンダクタンス増幅器20-23を有し、その出力端子10が、第1の抵抗3を介して第1のノード5と、および供給電圧Vccと接地との間に結合された直列配置の抵抗13および14によって構成される第1のDC抵抗電圧デバイダ13, 14の出力と、に結合されている。第1のノード5は、一方では、第1のキャパシタ4を介して接地に結合され、他方では、減衰手段6の1つの信号入力端子11'に結合されている。第2のDC抵抗電圧デバイダ13', 14'は、第1のものと等しいものであり、そして、やはり、供給電圧Vccと接地との間に結合されており、抵抗13'と14'との間の共通ノードに、減衰手段6の基準入力11"にDC基準レベルとして供給されるDC出力レベルを与える。減衰手段6は、上述の第1および第2のバッファ段15および15'を含んでおり、それぞれ、信号入力端子11を介して第1のノード信号V5を供給され、また、減衰手段6の上述の基準入力11"を介して当該DC基準レベルを供給される。第1および第2のバッファ段15および15'の出力は、増幅手段2のトランスコンダクタンス増幅器20-23に対応するトランスコンダクタンス増幅器20'-23'の信号入力および基準入力に結合されている。第1のDC抵抗電圧デバイダ13, 14の抵抗13と14との抵抗値の比は、増幅手段2の出力10において最大使用可能な出力電圧振り幅を得て、かつ、第1および第2のバッファ段15および15'で非線形信号処理が発生することを防ぐに適した値に選ばれる。
【００５６】
入力1'から出力7までのDC透過性を備えるために、RCフィルタは、また、入力信号の平均DCレベルを採り出し、それをそのまま、トランスコンダクタンス増幅器20-23の基準入力1"と、また、抵抗24を介して、同様に、トランスコンダクタンス増幅器20'-23'の出力に供給する信号平均化デバイス25を含んでいる。
【００５７】
互いに対応し合うトランスコンダクタンス増幅器20-23と20'-23'とは、それぞれ、単一系の入力電圧信号を出力信号電流の差動対に変換するための差動増幅器20と20'とを備えており、当該出力電流の差動対は、第1および第2のカレントミラー21および22と21'および22'の入力に供給され、第1のカレントミラー21と21'の出力電流が、第3のカレントミラー23と23'の入力に供給される。当該第2のカレントミラー22と22'、および、第3のカレントミラー23と23'の出力電流が、トランスコンダクタンス増幅器20-23と20'-23'の出力10と10'に供給される。
【００５８】
以下に、トランスコンダクタンス増幅器20-23のより詳細な詳述が与えられるが、それは、必要な変更を加えて、トランスコンダクタンス増幅器20'-23'にも同様に当てはまる。差動増幅器20は、バイポーラトランジスタ26および27の差動対を有しており、それらのベース入力が、それぞれ、信号入力1'および基準入力1"に結合されており、エミッタが、それぞれのエミッタ抵抗28および29を介して共通接地されたエミッタ電流源36に結合されており、それらのコレクタが、上述の出力信号電流の差動対を供給する。エミッタ抵抗28および29の値は、差動増幅器20の電圧−電流変換を最大化するように選ばれる。
【００５９】
出力信号電流の差動対は、それらの入力電流の1/n倍である出力電流、即ち、図11を参照して以下に説明されるように、差動増幅器段2の出力電流を供給するように配置された第1および第2のカレントミラー21および22で低減される。これは、バイポーラトランジスタ26, 27の差動対の電流セットレベルを増加させ、それによって、インピーダンスレベルを低下させて、その雑音への寄与を低減させる。
【００６０】
第3のカレントミラー23は、第1および第2のエミッタ抵抗32および33を、それぞれ、介して接地されたエミッタ電極と、互いに結合しあったベース電極とを持つ第1および第2のトランジスタ30および31を有している。当該第1のトランジスタ30は、そのコレクタを介して、第1のカレントミラー21の出力電流を受け取る入力トランジスタとして動作する。第2のトランジスタ31は、第1のトランジスタ30のコレクタ電流、即ち、第1のカレントミラー21の出力電流に等しいコレクタ電流を供給する出力トランジスタとして動作する。この第3のカレントミラー23の入力電流と出力電流との等しさに影響を与える、第1のトランジスタ30のベース電流の損失を補償するために、第3のトランジスタ34が、そのベースおよびエミッタを、それぞれ、第1のトランジスタ30のコレクタ電極およびベース電極に結合し、そのコレクタを、供給電圧Vccに結合する。
【００６１】
この第3のカレントミラー23の出力インピーダンス、即ち、増幅手段2の出力インピーダンスを増加させるために、第4のトランジスタ35が、そのベースを第3のトランジスタ34のベースに結合し、そのコレクタおよびエミッタを、それぞれ、供給電圧および第2のトランジスタ31のコレクタに結合して、第2のトランジスタ31にカスコード接続されている。これは、当該第1の抵抗3の部分的なあるいは完全な置き換えとして、増幅手段2の出力インピーダンスを用いることを可能にする。
【００６２】
減衰手段6の減衰係数は、抵抗24と差動増幅器段20'のエミッタ抵抗との抵抗値の商によって定められる。
【００６３】
図11は、エミッタが、互いに対応するエミッタ抵抗Re1-Renを介して供給電圧Vccに結合され、1つの電流入力に共通接続されたベースおよびコレクタが、差動増幅器20（図10を参照）のトランジスタのうちの1つのコレクタに接続されている、n個のダイオード結合された入力トランジスタT1-Tnを有し、さらに、エミッタが、当該n個のダイオード結合された入力トランジスタT1-Tnのエミッタ抵抗Re1-Renの各々に実質的に等しいエミッタ抵抗Reを介して供給電圧Vccに結合され、ベースが、当該n個のダイオード結合された入力トランジスタT1-Tnのベースに結合され、そして、コレクタが、出力電流Ioutを供給する、1つの出力トランジスタTを有する、本発明による集積RCフィルタの上述の第1および第2のカレントミラー21および22として用いるためのカレントミラーの一実施例を示している。出力電流Ioutは、1/n*Iinによって定められる。ここで、Iinは、差動増幅器20のトランジスタの当該1つのコレクタから当該電流入力に供給される、カレントミラーの入力電流である。
【００６４】
本発明の範囲は、明示的に開示された実施例に限定されない。本発明は、各新しい特性、および、特性の各組み合わせに具体化されている。どの参照符号も、請求項の範囲を制限しない。用語「有している」は、請求項でリストされているもの以外の要素あるいはステップの存在を除外するものではない。要素の前の用語「1つの」の使用は、複数のそのような要素の存在を除外するものではない。
【図面の簡単な説明】
【００６５】
【図１】パッシブな集積抵抗を用いた集積RCフィルタの原価を、パッシブな抵抗を用いた従来の集積RCフィルタのRC時定数の関数として示す。
【図２】本発明による集積ローパスRCフィルタの一実施例を示す。
【図３】本発明による集積ハイパスRCフィルタの一実施例を示す。
【図４】本発明によるローパス／ハイパス結合集積RCフィルタの一実施例を示す。
【図５】本発明による集積ハイパスRCフィルタの一実施例を示す。
【図６】本発明による集積差動ローパスRCフィルタの一実施例を示す。
【図７】フィードバックを備えた、ローパスモードに基づく、本発明による集積差動ハイパスRCフィルタの一実施例を示す。
【図８】増幅手段の出力信号のDCレベルを、最大使用可能な出力電圧振り幅および最大ビルトイン出力抵抗Rを得るように設定した、本発明による集積差動ローパスRCフィルタの一実施例を示す。
【図９】本発明による集積RCフィルタに用いる減衰手段の1代替実施例を示す。
【図１０】最大使用可能な出力電圧振り幅および最大ビルトイン出力抵抗Rを得るように増幅手段の出力信号のDCレベルを設定し、また、信号入力から信号出力までのDC透過性を持たせた、本発明による単一系のローパス集積RCフィルタの一実施例を示す。
【図１１】本発明による集積RCフィルタの増幅手段に含まれるトランスコンダクタンス増幅器の差動入力増幅器段の出力に用いるカレントミラーの一実施例を示す。
【０００１】
本発明は、第1のノードを介して第1のキャパシタに結合されている第1の抵抗を有する集積RCフィルタであって、当該集積RCフィルタの信号入力が、前記第1の抵抗と前記第1のキャパシタとのうちの1つを介して前記第1のノードに結合されている集積RCフィルタに関するものである。
【背景技術】
【０００２】
そのような集積RCフィルタは、例えば、米国特許第6,091,289号によって知られている。抵抗RとキャパシタCとの両方が、モノリシックに集積されている集積RCフィルタは、オンチップに集積された抵抗を、チップの外側に置かれた個別キャパシタと組み合わせて用いるハイブリッドRCフィルタと対照的に、全てを備えている。しかしながら、大規模に集積された抵抗および大規模に集積されたキャパシタは、大きなチップエリアを必要とし、望ましくない寄生効果に影響を受けやすいが、一方、個別キャパシタは、寄生効果にずっと影響を受けにくく、低コストで非常に大きく選ぶことができる。当該ハイブリッドRCフィルタに比して、集積RCフィルタは、原価および／または望ましくない寄生効果によって、それらのRC時定数の上限値において制限され、あるいは、そうでなければ、それらのカットオフ周波数の下限値を与えられる。この理由のために、ハイブリッドRCフィルタは、今日、しばしば、とりわけ、大きなRC時定数が必要とされるときに、個別キャパシタの使用に伴って物流コストおよびアセンブルコストが生じるにもかかわらず、モノリシックに集積されたRCフィルタよりも好まれる。
【０００３】
大きなRC時定数を持つハイブリッドRCフィルタのコスト削減が、集積抵抗値Rを最小化し、個別容量値Cを最大化することによって得られるのに対して、集積RCフィルタのコスト削減は、全体的なチップエリアを最小化することによって得られる。一般に、集積容量のチップエリアは、集積抵抗のそれよりも相当に大きいから、そのような集積RCフィルタの容量値Cは、したがって、抵抗値Rを最大化することによって減少される。実際の集積容量値のさらなる減少は、上に引用した米国特許の図6に示されているように、増幅器の負帰還ループに、キャパシタを含めることにより得ることができる。増幅器は、それによって、集積容量の実際の値と、増幅器の利得係数との乗算を実施する。これは、必要とされるRC時定数の増加とともに増加するチップエリアの使用を最小にし、そして、それによって、原価を最小にする。
【０００４】
図1Aは、パッシブな集積抵抗を用い、かつ、0.10 US$/mm2のチップ価格で、例えば、1 nF/mm2、10 Mohm/mm2を与えるIC技術を用いて、容量値Cがある容量範囲内で変わる、0.1 msecのRC時定数を備えた集積RCフィルタの原価のグラフ表現である。この表現から、そのような集積RCフィルタの最小原価は、およそ0.03 US$であると導き出すことができる。同じ技術において、図1Bに示されるように、0.1 secのRC時定数を備えた集積RCフィルタは、およそ0.65US$の最小原価を持つ。これは、完全集積RCフィルタの原価が、RC時定数の増加とともに、いかに激しく増加するかを示している。
【０００５】
上述の既知の集積RCフィルタでは、アクティブな集積抵抗が用いられている。パッシブな集積抵抗に比して、そのようなアクティブな集積抵抗は、mm2のチップエリア当りの抵抗値を10 Gohmまで上昇させることができ、それによって、チップエリアに対する要求を緩和する。しかしながら、集積抵抗は、基板に対する集積回路素子の寄生容量による雑音およびスプリアス信号のような寄生効果、DCレベルオフセット、寄生容量による供給電圧Vccを介してのクロストーク（低いリップル除去率）、寄生容量によるVsubstrateを介してのクロストーク（低い素子分離）、その他を受ける。これらの寄生効果は、抵抗値Rの増加とともに激しく増加し、さらに、アクティブな集積抵抗においては底抜けに増加する。これが、当該既知の集積RCフィルタを、そのRC時定数の上限値に限定する。
【０００６】
【特許文献１】
米国特許第6,091,289号
【発明の開示】
【課題を解決するための手段】
【０００７】
したがって、本発明の1つの目的は、上述の欠点が生じることを回避しつつ、集積RCフィルタのRC時定数を、既知の集積RCフィルタの限界を相当に越えて増加させることである。
【０００８】
本発明の他の1つの目的は、フィルタの選択性に高RC時定数、および、低雑音および低スプリアス信号を備えるための、互換性を持つ標準ビルディングブロックとして使用することができる集積RCフィルタを提供することである。
【０００９】
これらの目的は、増幅手段が、RCフィルタの通過帯域の信号に対して1よりも実質的に大きい利得を持って入力信号を増幅するために、当該信号入力と、前記第1の抵抗と前記第1のキャパシタとのうちの当該1つとの間に含まれており、当該第1のノードが、減衰手段を介して信号出力に結合され、当該減衰手段が、当該利得に実質的に一致する減衰係数を持つことを特徴とする、本発明による冒頭のパラグラフに記述されている集積RCフィルタにより、達成される。
【００１０】
本発明は、抵抗値を増加させ、容量値を減少させることによる、集積RCフィルタのチップエリアの上述の最小化によって、集積RCフィルタの雑音およびスプリアス信号は、主に、アクティブな抵抗に生じる寄生効果によって決められるという認識に基づいている。本発明を適用することによって、RCフィルタの有効な入力信号は、それが、第1のレジスタで生成される雑音およびスプリアス信号によって影響を受ける前に、相当に大きな利得を持つ当該増幅手段によって増幅される。これは、集積容量の実際の値とその利得とを掛けて、信号増幅を与えない、上に引用の図6によって公知である従来のRCフィルタの増幅器と対照的である。
【００１１】
本発明による、望ましくない雑音およびスプリアス信号の実際の低減は、当該第1のノードに後続する減衰手段で得られる。当該減衰手段の減衰係数を、増幅手段の利得に一致するように選ぶことによって、雑音およびスプリアス信号の低減が、当該増幅手段の利得によって決定されるとともに、全体として、有効な信号に対してRCフィルタの単位利得が、得られる。RCフィルタは、それによって、信号振幅に関して中性すなわち透明であり、標準ビルディングブロックとして互換性をもって使用することが可能である。
【００１２】
あるRC時定数、あるレベルの雑音およびスプリアス信号を持つ従来のRCフィルタと比較して、本発明によるRCフィルタは、同一のRC時定数において、ずっと小さな雑音およびスプリアス信号しか与えず、および／または、同一レベルの雑音およびスプリアス信号において、はるかに大きなRC時定数を与える。
【００１３】
本発明による集積RCフィルタの一実施例は、当該減衰手段が、後に抵抗電圧デバイダが続くバッファ段を有しており、当該バッファ段が、その出力インピーダンスより実質的に高い入力インピーダンスを持ち、そして、当該抵抗電圧デバイダが、前記バッファ段の前記出力インピーダンスに実質的に等しい入力インピーダンスを持っていることを特徴とする。この基準は、第1のノードにおける信号に影響を及ぼすことなく、減衰の目的に低抵抗の電圧デバイダを用いることを可能にする。
【００１４】
そのようなバッファ段は、エミッタホロワまたはソースホロワのトランジスタ段によってインプリメントされるのが好ましい。
【００１５】
ハイパス信号選択性を持つ、本発明による集積RCフィルタの一実施例は、当該信号入力が、その後で、当該増幅手段および当該第1のキャパシタを介して当該第1のノードに結合されており、当該第1のノードが、一方では、当該第1の抵抗を介してDC基準電圧に、他方では、当該減衰手段を介して当該信号出力に結合されていることを特徴とする。
【００１６】
線形の信号選択性を維持しながら、雑音およびスプリアス信号の低減を最適化するために、ハイパス信号選択性を備え、n-MOSトランジスタ段によって構成されるバッファ段を用いた本発明による集積RCフィルタの一実施例は、当該増幅手段が、供給電圧レベルの実質的に半分の平均DC出力レベルを持つ出力信号を供給するように配置されており、当該DC基準電圧が、前記供給電圧と当該n-MOSトランジスタ段の閾電圧との差の半分に実質的に等しいことを特徴とする。
【００１７】
同じ目的で、ハイパス信号選択性を備え、p-MOSトランジスタ段によって構成されるバッファ段を用いた本発明による集積RCフィルタの一実施例は、当該増幅手段が、供給電圧レベルの実質的に半分の平均DC出力レベルを持つ出力信号を供給するように配置されており、当該DC基準電圧が、接地と当該p-MOSトランジスタ段の閾電圧との差の半分に実質的に等しいことを特徴とする。
【００１８】
ローパス信号選択性を持つ、本発明による集積RCフィルタの一実施例は、当該信号入力が、その後で、当該増幅手段および当該第1の抵抗を介して当該第1のノードに結合されており、当該第1のノードが、当該第1のキャパシタを介してDC基準電圧に、また、当該減衰手段を介して当該信号出力に結合されていることを特徴とする
線形の信号選択性を維持しながら、雑音およびスプリアス信号の低減を最適化するために、ローパス信号選択性を備え、n-MOSトランジスタ段によって構成されるバッファ段を用いた本発明による集積RCフィルタの一実施例は、当該増幅手段が、供給電圧と当該n-MOSトランジスタ段の閾電圧との差の実質的に半分の平均DC出力レベルを持つ出力信号を供給するように配置されていることを特徴とする。
【００１９】
線形の信号選択性を維持しながら、雑音およびスプリアス信号の低減を最適化するために、ローパス信号選択性を備え、p-MOSトランジスタ段によって構成されるバッファ段を用いた本発明による集積RCフィルタの一実施例は、当該増幅手段が、接地と当該p-MOSトランジスタ段の閾電圧との差の実質的に半分の平均DC出力レベルを持つ出力信号を供給するように配置されていることを特徴とする。
【００２０】
低周波範囲信号と高周波範囲信号とを組み合わせる本発明による集積RCフィルタの一実施例は、当該信号入力が、ローパス信号入力およびハイパス信号入力を有しており、当該増幅手段が、それぞれ、一方は当該ローパス信号入力およびハイパス信号入力と、他方は当該第1の抵抗および当該第1のキャパシタとの間に結合された第1および第2の増幅器を有していることを特徴とする。ローパスモードおよびハイパスモードのいずれの動作においても、RCフィルタは、同一のRC時定数を与える。
【００２１】
本発明によるハイパス集積RCフィルタの一実施例は、当該信号入力が、その後に続く信号サブトラクティングデバイス、当該増幅手段、および、当該第1の抵抗を介して当該第1のノードに結合されており、当該第1のノードが、一方では、当該第1のキャパシタを介してDC基準電圧に、他方では、当該減衰手段を介して当該信号出力手段に結合されており、そして、前記減衰手段の出力から前記信号サブトラクティングデバイスの入力へのDC負帰還ループが存在することを特徴とする。この実施例では、集積RCフィルタは、ハイパスモードで動作し、小さなDCオフセット、低ノイズ、低スプリアス信号において大きなRC時定数を与え、また、相対的に小さなチップエリア内に集積できる。
【００２２】
ハイパス信号選択性を持つ、本発明による、差動信号処理を備えた集積RCフィルタの一平衡実施例は、前記信号入力が、入力端子の差動対を有しており、また、当該信号出力が、出力端子の差動対を有しており、当該増幅手段が、前記集積RCフィルタの当該入力端子の差動対を構成する差動アンプ入力を持つ差動増幅器によって構成されており、また、当該減衰手段が、前記集積RCフィルタの前記出力端子の差動対を構成する差動出力を持つ差動減衰器によって構成されており、当該差動増幅器が、差動増幅器出力を持っており、その第1の増幅器出力端子が、当該第1のキャパシタを介して当該第1のノードに結合され、その第2の増幅器出力端子が、第2のキャパシタを介して第2のノードに結合されており、当該第1および第2のノードが、一方では、それぞれ、当該第1および第2の抵抗を介して、当該DC基準電圧に、他方では、当該減衰手段の差動入力の第1および第2の端子に結合されていることを特徴とする。本発明による集積RCフィルタのこの実施例は、平衡信号処理を備えており、スプリアス信号をさらに抑制し、供給電圧Vccから基板あるいは接地へのクロストークを減少させる。さらに、平衡回路類構造は、第1の抵抗および第1のキャパシタを、それぞれ、第2の抵抗および第2のキャパシタに容易に一致させる。
【００２３】
ローパス信号選択性を持つ、本発明による、差動信号処理を備えた集積RCフィルタの一平衡実施例は、前記信号入力が、入力端子の差動対を有しており、また、当該信号出力が、出力端子の差動対を有しており、当該増幅手段が、前記集積RCフィルタの当該入力端子の差動対を構成する差動アンプ入力を持つ差動増幅器によって構成されており、また、当該減衰手段が、前記集積RCフィルタの前記出力端子の差動対を構成する差動出力を持つ差動減衰器によって構成されており、当該差動増幅器が、差動増幅器出力を持っており、その第1の増幅器出力端子が、当該第1の抵抗を介して当該第1のノードに結合され、その第2の増幅器出力端子が、第2の抵抗を介して第2のノードに結合されており、当該第1および第2のノードが、それぞれ、当該差動減衰器の差動入力の第1および第2の端子に結合され、そして、当該第1のキャパシタの容量値の半分の容量値を持つさらなるキャパシタを介して相互に結合されていることを特徴とする。本発明による集積RCフィルタのこの実施例の平衡回路構造および信号処理は、スプリアス信号をさらに抑制し、供給電圧Vccから基板あるいは接地へのクロストークを減少させる。さらに、平衡回路構造は、第1の抵抗および第1のキャパシタを、それぞれ、第2の抵抗および第2のキャパシタに容易に一致させ、一方、そのキャパシタの容量値は、平衡していない単一系のローパス体現のRCフィルタの二重の使用の場合に必要とされる容量値の1/4倍にすることができる。
【００２４】
本発明による、差動信号処理を備えた集積RCフィルタの一平衡実施例は、当該増幅手段が、当該信号入力手段の入力端子の差動対に結合された、相互に交差接続された差動入力を持ち、そして、互いに単一電流出力を持つ第1および第2のトランスコンダクタンス増幅器を有しており、前記第1および第2の単一トランスコンダクタンス増幅器の前記単一電流が、それぞれ、当該第1および第2の抵抗に、互いに位相反転した出力信号を供給し、そして、第1および第2の互いに同一のDC電圧デバイダの出力に結合されていることを特徴とする。当該第1および第2のDC電圧デバイダのDC出力電圧レベルは、アクティブな出力信号範囲の最大使用によって最大の利得を得るように選ばれる。
【００２５】
本発明による、差動信号処理を備えた集積RCフィルタの一平衡実施例は、当該減衰手段が、当該減衰手段の当該差動入力の当該第1および第2の入力端子をそれぞれ構成する、各々、1つの入力を持ち、各々、エミッタホロワあるいはソースホロワのトランジスタ段を有する当該第1および第2のバッファ段を有しており、当該第1および第2のバッファ段が、直列配置の第1から第3の抵抗手段を介して互いにつながった第1および第2の出力端子を持っており、当該第1の抵抗手段が、当該第3の抵抗手段と同一であり、当該減衰手段の前記差動出力の第1および第2の端子が、前記第2の抵抗手段を挟んで結合されていることを特徴とする。この実施例では、第1および第2のバッファ段は、当該第1〜第3の抵抗手段によって与えられる抵抗電圧デバイダの入力抵抗が、第1および第2のノードにおける信号電圧の質を低下させることを防止し、さらに、第1〜第3の抵抗手段に対して小さな抵抗値を用いることを可能にし、それによって、この抵抗電圧デバイダで生成される雑音およびスプリアス信号のレベルを、相対的に低い値に維持する。
【００２６】
本発明による、差動信号処理を備えた集積RCフィルタの一平衡実施例は、当該減衰手段が、当該減衰手段の当該差動入力の当該第1および第2の入力端子をそれぞれ構成する、各々、1つの入力を持ち、各々、エミッタホロワあるいはソースホロワのトランジスタ段を有する、当該第1および第2のバッファ段を有しており、当該第1および第2のバッファ段が、差動段の入力端子対に結合された第1および第2の出力端子を持ち、その差動段の出力が、直列配置の2つの互いに等しい抵抗を介して互いに結合されており、当該抵抗の共通ノードが、前記RCフィルタの前記入力信号の前記DCレベルに一致するDC基準電圧を供給されていることを特徴とする。差動段は、当該直列配置の2つの互いに等しい抵抗とともに、増幅手段に生じるDCレベルシフトを補償し、それによって、RCフィルタの信号入力から信号出力へのDCレベル透過性（伝達性）を得ることを可能にするDCレベルシフトを与える。
【００２７】
本発明による、差動信号処理を備えた集積RCフィルタの一平衡実施例は、当該第1および第2のトランスコンダクタンス増幅器が、各々、入力電圧の差動対を出力電流の差動対に変換するための差動増幅器段を持っており、当該出力電流の差動対が、第1および第2のカレントミラーに供給され、前記第1のカレントミラーの前記出力電流が、第3のカレントミラーの入力に供給され、そして、当該第2および第3のカレントミラーの出力電流が、当該各トランスコンダクタンス増幅器の出力に供給されることを特徴とする。当該実施例において、雑音およびスプリアス信号の寄与を低くするために、当該第1および第2のカレントミラーの前記出力電流が、前記差動増幅器段の前記出力電流よりも小さな、ある値にセットされるのが好ましい。
【００２８】
本発明による、差動信号処理を備えた集積RCフィルタの一平衡実施例は、当該差動増幅器段が、トランジスタの差動対を有しており、それらのトランジスタのコレクタが、当該出力電流の差動対を運び、当該第1および第2のカレントミラーが、各々、互いに対応するエミッタ抵抗を介して当該バイアス電圧に結合されたエミッタと、当該バイポーラトランジスタの差動対のそれぞれのコレクタに共通接続されたベースおよびコレクタとを持つ複数のダイオード結合されたバイポーラ入力トランジスタを有し、さらに、各々、1つのバイポーラ出力トランジスタを有しており、その出力トランジスタのエミッタが、当該複数のダイオード結合されたバイポーラ入力トランジスタの各々のエミッタ抵抗と実質的に等しいエミッタ抵抗を介して当該バイアス電圧に結合されており、そのベースが、当該n個のダイオード結合されたバイポーラ入力トランジスタのベースに結合されており、そのコレクタが、当該出力信号を供給することを特徴とする。バイポーラトランジスタの使用によって、1/fノイズが低くなり、相対的に低い供給電圧の使用が可能になる。さらに、エミッタ抵抗によって、負帰還がかけられ、低レベルの雑音およびスプリアス信号、低DCオフセット、および、高出力インピーダンス（高アーリー電圧）が、もたらされる。
【００２９】
最後の実施例における第3のカレントミラーは、前記第3のカレントミラーが、互いに結合し合ったベース電極と、第1および第2のエミッタ抵抗をそれぞれ介してマスコネクトされたエミッタ電極とを持つ第1および第2のトランジスタを有しており、当該第1のトランジスタが、前記第1のカレントミラーの出力電流を供給され、当該第2のトランジスタが、前記第1のカレントミラーの当該出力電流に実質的に等しい当該第3のカレントミラーのコレクタ出力電流を供給し、第3のトランジスタが、バイアス電圧に結合されたコレクタ電極と、前記第1のトランジスタのコレクタ電極およびベース電極にそれぞれ結合されたベース電極およびエミッタ電極とを持つことを特徴とするのが好ましい。この実施例において、当該第1のトランジスタのベース電流の損失が、当該第3のトランジスタによって補償され、それによって、当該第3のカレントミラーの動作が、より正確になる。
【００３０】
RCフィルタのアクティブな抵抗の抵抗値のさらなる増加は、第4のトランジスタが、そのベースを前記第3のトランジスタのベースに結合し、そのコレクタおよびエミッタを、それぞれ、当該バイアス電圧および前記第2のトランジスタのコレクタに結合して、前記第2のトランジスタにカスコード接続されていることによって得られる。
【発明を実施するための最良の形態】
【００３１】
本発明のこれらの、そして、さらなる観点および利点が、好適な実施例の開示を参照して、特に、添付された図を参照して、以下に、より詳細に検討される。
【００３２】
それらの図において、同等の部分には、同一の参照番号が付与されている。
【００３３】
図2は、後に増幅手段2が続く信号入力1と、第1のノード5に結合された第1の抵抗3とを有し、当該第1のノード5が、第1のキャパシタ4を介してDC基準電圧（例えば、接地）に結合され、また、減衰手段6を介して信号出力7に結合されている、本発明による集積ローパスRCフィルタの一実施例を示している。増幅手段2は、RCフィルタの入力信号Vinを、それが、第1の抵抗3で生成される雑音およびスプリアス信号（以下において、まとめて、雑音Nと短く呼ばれる）から影響を受ける前に、利得（例えば、G）で、信号G*Vinに増幅する。これは、また、第1のノード5におけるフィルタされた信号（以下において、G*S/Nに対して第1のノード信号V5とも呼ばれる）の信号対雑音比S/Nを増加させる。第1のノード5の後の減衰手段6は、第1のノード信号V5の有効な信号G*Vinと雑音Nとの両方を、当該利得Gに実質的に等しい減衰係数で減衰させる。RCフィルタの低周波通過帯域範囲の入力信号Viに対して、増幅手段2と減衰手段6との両方で、単位利得を与え、一方、RCフィルタの有効全周波数範囲に渡って、第1の抵抗3によって導入される雑音は、減衰手段6の減衰によって1/G*Nまで減衰する。当該雑音Nを効果的に減少させるために、増幅手段2および減衰手段6の利得Gおよび減衰係数Gは、1よりも十分大きく、できれば最大値に選ばれる。
【００３４】
単位利得を備えることによって、本発明によるRCフィルタは、低周波通過帯域範囲の入力信号Vinに対して透明である。当該低周波通過帯域範囲を超えた入力信号Vinは、増幅手段と減衰手段との上述の組み合わせを用いない、従来のRCフィルタと同様に、RCフィルタの選択性によって減衰する。これは、本発明の1つの観点による集積RCフィルタを、従来の集積ローパスRCフィルタと互換性を持ち、その上、より良い信号対雑音性能を提示するローパス選択性の高いビルディングブロックとして用いることを可能にする。
【００３５】
本発明の他の1つの観点によれば、上述の雑音低減は、また、雑音およびスプリアス信号Nのレベルに関して与えられた性能仕様の範囲内でRC時定数τを増加させるために、および／または、チップエリアを、そして、それによって原価を減少させるために、用いることができる。公知のように、RCフィルタのRC時定数τは、R*Cによって決定される。ここで、Rは、第1の抵抗3の抵抗値を表わし、Cは、第1のキャパシタ4の容量値を表わす。集積されたアクティブな抵抗のチップエリアは、集積されたキャパシタのチップエリアよりもずっと小さいことを考慮すると、RC時定数τは、容量値Cを最小化し、それによって、必要とされる全チップエリアを最小化する目的で、抵抗値Rを、当該与えられた性能仕様によってセットされる限界内で、できるだけ大きく選ぶことによって、最大化される。雑音およびスプリアス信号Nのレベルが減少するので、本発明は、当該与えられた性能仕様を超えることなしに、そのように最大化された抵抗値Rのさらなる増加のための余地を備えている。大体において、当該雑音およびスプリアス信号Nのレベルは、第1の抵抗の抵抗値Rの平方根値に比例して増加する。増幅手段の利得Gを増加させると、当該抵抗値Rを、雑音およびスプリアス信号のレベルに変化を与えずに、係数√Gで増加させることができる。第1のキャパシタの容量値Cを変更しないと、抵抗値Rのそのような増加は、RCフィルタの時定数τの同様の増加に帰着する。RCフィルタの時定数τを増加させずに、その代わりに、抵抗値Rの当該さらなる増加は、容量値Cを、そして、それによって原価を、さらに減少させるために用いることができる。
【００３６】
図3は、増幅手段2および第1のキャパシタ4を介して、第1のノード5に後で結合された信号入力1を持ち、当該第1のノード5が、一方では、第1の抵抗3を介してDC基準電圧（例えば、接地）に、他方では、減衰手段6を介して信号出力7に結合されている、本発明による集積ハイパスRCフィルタの一実施例を示している。図2のローパスフィルタモードに関連して上述した本発明の種々の観点が、フィルタリング作用を除いて、この図3のRCフィルタのハイパスモードにも同様に当てはまる。信号透過性（伝達性）および第1の抵抗3で生成される雑音およびスプリアス信号の減衰に関して上述した理由によって、本発明によるこのハイパスRCフィルタは、従来の集積ハイパスRCフィルタと互換性を持ち、そして、ハイパス選択性の高いビルディングブロックとして用いることができ、その上、より良い信号対雑音性能を示す。
【００３７】
図4は、図2と3との集積RCフィルタのローパスフィルタリングモードとハイパスフィルタリングモードとの両方を組み合わせた本発明による集積RCフィルタの一実施例を示しており、その信号入力が、ローパス信号入力1とハイパス信号入力1'とをそれぞれ有し、当該増幅手段が、一方の当該ローパス信号入力1および当該ハイパス信号入力1'と、他方の当該第1の抵抗3および当該第1のキャパシタ4との間に結合された、それぞれ、第1の増幅器2と第2の増幅器2'とを有している。本実施例は、どちらの信号も、同じカットオフ周波数あるいはRC時定数τを持っている、ローパス信号入力1に供給されている低周波域信号と、ハイパス信号入力1'に供給されている高周波域信号とを結合するための信号結合器として使用することができる。フィルタリング作用を別にすれば、この場合にも、図2のローパスフィルタモードに関して上述したような本発明の種々の観点が、当てはまる。信号透過および第1の抵抗3で生成される雑音およびスプリアス信号の減衰に関して上述した理由によって、本発明によるこのローパス信号とハイパス信号とを結合するRCフィルタは、従来のローパス信号とハイパス信号とを結合する集積RCフィルタと互換性を持っており、そして、選択性の高い信号結合ビルディングブロックとして用いることができ、その上、より良い信号対雑音性能を提示する。
【００３８】
図5は、信号入力1が、その後に続く信号サブトラクティングデバイス8、当該増幅手段2、および、当該第1の抵抗3を介して当該第1のノード5に結合されており、当該第1のノード5が、一方では、当該第1のキャパシタ4を介してDC基準電圧（例えば、接地）に結合され、他方では、当該減衰手段6を介して当該信号出力手段7に結合されており、そして、前記減衰手段6の出力から前記信号サブトラクティングデバイス8の入力へのDC負帰還ループが存在している、本発明による集積ハイパスRCフィルタの一実施例を示している。図示されている実施例は、図1のローパスRCフィルタに基づいており、増幅手段2で入力信号Vinを増幅するに先立って、出力DCレベルが、信号サブトラクティングデバイス8で、入力信号Vinから差し引かれる。DC負帰還は、RCフィルタの入力信号Vinと出力信号Voutとの間のどんなDCオフセットも減少させる。信号透過性および第1の抵抗3で生成される雑音およびスプリアス信号の減衰について言えば、本発明によるこのハイパスRCフィルタは、従来の集積ハイパスRCフィルタと互換性を持ち、そして、ハイパス選択性の高いビルディングブロックとして用いることができ、その上、より良い信号対雑音性能を提示する。
【００３９】
差動信号処理を備えた本発明による集積ローパスRCフィルタの平衡実施例が、図6に示されている。この平衡実施例は、図2の単一系のローパスRCフィルタの二重の使用と見なすことができる。対応する特徴、部品、および、構造の記述として、図2の上記の記述を参照されたい。
【００４０】
図6の集積差動ローパスRCフィルタの信号入力1は、入力端子1'および1"の差動対を有し、また、その信号出力7は、出力端子7'および7"の差動対を有している。増幅手段2は、集積RCフィルタの入力端子1'および1"の当該差動対を構成する差動アンプ入力を持つ差動増幅器によって構成されており、当該減衰手段6は、集積RCフィルタの出力端子7'および7"の差動対を構成する差動出力を持つ差動減衰器によって構成されており、当該差動増幅器は、差動増幅器出力を持っており、その第1の増幅器出力端子10'が、当該第1の抵抗3を介して当該第1のノード5に結合され、その第2の増幅器出力端子10"が、第2の抵抗3'を介して第2のノード5'に結合され、当該第1および第2のノード5および5'が、それぞれ、当該差動減衰器の差動入力の第1および第2の端子に結合され、そして、当該第1のキャパシタ4の容量値の半分の容量値を持つさらなるキャパシタ4'を介して、相互に結合されている。
【００４１】
図2のRCフィルタで得られる本発明の利点に加えて、スプリアス信号の一層の抑制が、第1の抵抗3と第2の抵抗3'との間の平衡マッチングにより、また、そのような2つの単一系のローパスRCフィルタの2つのキャパシタを結合することにより得られている。2つの単一系のローパスRCフィルタの二重の使用と比較して、当該2つのキャパシタの平衡結合によって、容量値が、1/4倍に減少することになり、それによって、RC時定数を増加させる、および／または、原価を減少させることを可能にする。さらに、本発明による、この集積平衡ローパスRCフィルタにおける差動信号処理は、供給電圧Vccと基板あるいは接地を介してのクロストークを減少させる。
【００４２】
差動信号処理を備えた本発明による集積ハイパスRCフィルタの平衡実施例が、図7に示されている。この平衡実施例は、図3の単一系のハイパスRCフィルタの二重の使用と見なすことができる。対応する特徴、部品、および、構造の記述については、図3の上記の記述を参照されたい。
【００４３】
図7の集積差動ハイパスRCフィルタの信号入力1は、入力端子1'および1"の差動対を有し、また、その信号出力7は、出力端子7'および7"の差動対を有している。増幅手段2は、集積RCフィルタの入力端子1'および1"の当該差動対を構成する差動アンプ入力を持つ差動増幅器によって構成されており、当該減衰手段6は、集積RCフィルタの出力端子7'および7"の差動対を構成する差動出力を持つ差動減衰器によって構成されており、当該差動増幅器は、差動増幅器出力を持っており、その第1の増幅器出力端子10'が、当該第1のキャパシタ4を介して当該第1のノード5に結合され、その第2の増幅器出力端子10"が、第2のキャパシタ4"を介して第2のノード5'に結合され、当該第1および第2のノード5および5'が、一方では、それぞれ、当該第1および第2の抵抗3および3'を介して、実質的に0.5 Vccに等しいDC基準電圧に結合され、他方では、当該減衰手段6の差動入力の第1および第2の端子11'および11"に結合されている。
【００４４】
当該単一系のハイパスRCフィルタの利点に加えて、スプリアス信号の一層の抑制が、第1の抵抗3と第2の抵抗3'との間、および、第1のキャパシタ4と第2のキャパシタ4"との間の平衡マッチングによって得られている。本発明による、この集積平衡ハイパスRCフィルタにおける差動信号処理は、供給電圧Vccと基板あるいは接地を介してのクロストークを減少させる。
【００４５】
図8は、増幅手段2の出力信号のDCレベルを、最大使用可能な出力電圧振り幅および最大ビルトイン出力抵抗Routを得るように設定した、図6の集積差動ローパスRCフィルタのコンセプトに基づく、本発明による集積差動ローパスRCフィルタの好適な一実施例を示している。対応する特徴、部品、および、構造の記述には、図6の上記の記述を参照されたい。
【００４６】
この好適な実施例の場合、増幅手段2は、RCフィルタの信号入力1の差動入力端子対1'、1"に結合された、相互に交差接続された差動入力を持つ第1および第2のトランスコンダクタンス増幅器12および12'を有している。トランスコンダクタンス増幅器12および12'は、各々、単一系である、即ち、各々、上述の第1および第2の増幅器出力端子10'および10"をそれぞれ構成する単一電流出力を備えている。第1の増幅器出力端子10'は、第1の抵抗3を介して、第1のノード5に結合され、第2の増幅器出力端子10"は、第2の抵抗3'を介して、第2のノード5'に結合されている。第1および第2のトランスコンダクタンス増幅器12および12'の単一電流出力は、第1および第2の互いに同一のDC抵抗電圧デバイダ13, 14および13', 14'の出力に結合されており、それぞれ、第1および第2の抵抗3および3'に、互いに位相反転した出力信号を供給する。第1のDC電圧デバイダ13, 14は、供給電圧Vccと接地との間に結合された直列配置の抵抗13と14とを含み、その共通ノードが、第1のトランスコンダクタンス増幅器12の電流出力、即ち、増幅器出力端子10'に結合されている。第2のDC電圧デバイダ13', 14'は、供給電圧Vccと接地との間に結合された、直列配置の抵抗13'と14'とを含み、その共通ノードが、第2のトランスコンダクタンス増幅器12'の電流出力、即ち、増幅器出力端子10"に結合されている。抵抗13, 14は、それぞれ、抵抗13', 14'に対応する。
【００４７】
差動減衰手段6は、各々、第1および第2の入力端子11'および 11"を構成する、それぞれ1つの入力端子を持ち、そして、RCフィルタの出力信号を減衰させるための抵抗電圧デバイダ16, 17, 16'を介して相互に結合されたそれぞれ1つの出力端子を持つ、第1および第2のバッファ段15および15'を有している。そのようなバッファ段は、それ単独としては公知であり、例えば、上に引用した米国特許第6,091,289号の図3のバッファN38に一致させてもよい。抵抗電圧デバイダ16, 17, 16'は、したがって、直列配置の第1から第3の抵抗16, 17, 16'によって構成され、当該第1の抵抗手段16は、当該第3の抵抗手段16'と同じものであり、当該減衰手段6の差動出力の第1と第2の端子7'と7"とは、第2の抵抗17を挟んで結合されている。
【００４８】
第1および第2のバッファ段15および15'は、各々、ソースホロワトランジスタ段を有し、単一利得を備えている。第1および第2のバッファ段15および15'のソースホロワは、それらの段に、高入力インピーダンスと低出力インピーダンスとをもたらす。それによって、バッファ段15および15'は、第1および第2のノード5および5'における信号電圧に影響を及ぼすことは、回避される。バッファ段15および15'の低出力インピーダンスは、低い総抵抗を持つ抵抗電圧デバイダの使用を可能にし、それによって、その内部に生成される雑音およびスプリアス信号のレベルを低い値に保つ。
【００４９】
線形の信号選択性を維持しながら、本発明に従って雑音およびスプリアス信号の低減を最適化するためには、第1と第2とのノード5と5'との間の差動信号、即ち、第1および第2のバッファ段15および15'の入力信号が、それらのバッファ段の線形入力範囲を超えることを避けながら、増幅手段2の利得を最適化しなければならない。増幅手段2の利得を最適化するために、RCフィルタの差動入力信号が、第1および第2のトランスコンダクタンス増幅器12および12'に、それらの相互に交差接続された差動入力を介して、互いに逆位相に供給され、一方、それらのトランスコンダクタンス増幅器12と12'との単一電流出力間に生じる差動出力信号は、最大使用可能な出力電圧振り幅を得るためには、供給電圧Vccの実質的に半分の平均DCレベルにセットされるべきである。しかしながら、ノード信号V5およびV5'が、バッファ段15および15'の線形入力範囲を超える（それは、非線形信号処理あるいはクリッピングに帰着する）ことを防ぐために、当該平均DCレベルの修正が、バッファ段の入力閾電圧Vthに依存しながら、なされなければならない。バッファ段15および15'のソースホロワ段が、p-MOSタイプのトランジスタ段である場合には、上述の最適化が得られる、トランスコンダクタンス増幅器12と12'との出力間で規定される差動出力信号の適切な平均DCレベルは、0.5*(Vcc-Vth)に定められる。バッファ段15および15'のソースホロワ段が、n-MOSタイプのトランジスタ段である場合には、上述の最適化が得られる適切な平均DCレベルは、0.5*(Vth - Vground)に定められる。バッファ段15および15'の当該入力閾電圧Vthに比して相対的に高い供給電圧Vccにおいては、増幅手段2の差動出力信号の平均DCレベルを、0.5*Vccに実質的に等しく選んでもよいことは明らかである。そのようなp-MOSおよびn-MOSのソースホロワトランジスタ段は、それ単独では公知であり、そのため、これ以上の記述ならびに例示は省略する。
【００５０】
第1および第2の抵抗3および3'の抵抗値は、増幅手段2の出力インピーダンス中に含まれているのが好ましく、それは、その値、また、それによってRCフィルタの時定数τに対する必要性を取り除く。当該出力インピーダンスを最大化するために、トランスコンダクタンス増幅器12および12'の出力段は、個別抵抗とされており、それによって原価を低下させ、および／または、エミッタフィードバックのバイポーラトランジスタを備えてフィルタ抵抗をさらに増加させることを可能にする。このことについては、図10を参照して、以下に、より詳細に検討される。
【００５１】
この図8の好適な実施例における本発明の上述の特徴は、図7の集積差動ハイパスRCフィルタのコンセプトにも、必要な変更を加えて同様に当てはまる。本発明によるRCフィルタのローパスモードとハイパスモードとの共類似性に鑑みて、これ以上の記述は省略する。
【００５２】
図9は、減衰手段6の当該第1および第2の入力端子11'および11"をそれぞれ構成する、各々、1つの入力を持つ第1および第2のバッファ段15および15'を有し、当該第1および第2のバッファ段が、各々、エミッタホロワあるいはソースホロワのトランジスタ段を有し、当該第1および第2のバッファ段15および15'が、差動段18の入力端子対に結合された第1および第2の出力端子を有し、差動段18の出力が、直列配置の2つの互いに等しい抵抗19および19'を介して互いに結合されており、当該抵抗の共通ノードが、DC基準電圧を供給されている、本発明による集積RCフィルタに用いるための減衰手段6の代替実施例を示している。第1および第2のバッファー段15および15'は、減衰手段6に、高い差動入力インピーダンスを与えて、抵抗19および19'に低抵抗値を用いることを可能にする。RCフィルタの入力から出力までのDC透過性を得るために、当該DC基準電圧は、RCフィルタの入力信号の平均DCレベルに一致するように選ばれる。
【００５３】
差動段18は、大きなエミッタ抵抗を持つバイポーラ差動トランジスタ段によって構成され、電圧−電流変換、および、2*Rl/Reによって定義される電圧減衰係数を与える。ここで、Rlは、当該2つの抵抗19および19'の各々の抵抗値を表わし、Reは、当該エミッタ抵抗の値を表わす。そのような差動段18が、図10を参照して、より詳細に説明される。
【００５４】
図10は、最大使用可能な出力電圧振り幅および最大ビルトイン出力抵抗を得るような、増幅手段2の出力信号のDCレベル設定と、信号入力から信号出力までのDC透過性とが与えられた、図2のローパス集積RCフィルタのコンセプトに基づく、本発明による単一系の集積ローパスRCフィルタの一実施例を示している。対応する特徴、部品、および、構造の記述には、図2の上記の記述を参照されたい。
【００５５】
増幅手段2は、各々のトランスコンダクタンス増幅器20-23を有し、その出力端子10が、第1の抵抗3を介して第1のノード5と、および供給電圧Vccと接地との間に結合された直列配置の抵抗13および14によって構成される第1のDC抵抗電圧デバイダ13, 14の出力と、に結合されている。第1のノード5は、一方では、第1のキャパシタ4を介して接地に結合され、他方では、減衰手段6の1つの信号入力端子11'に結合されている。第2のDC抵抗電圧デバイダ13', 14'は、第1のものと等しいものであり、そして、やはり、供給電圧Vccと接地との間に結合されており、抵抗13'と14'との間の共通ノードに、減衰手段6の基準入力11"にDC基準レベルとして供給されるDC出力レベルを与える。減衰手段6は、上述の第1および第2のバッファ段15および15'を含んでおり、それぞれ、信号入力端子11を介して第1のノード信号V5を供給され、また、減衰手段6の上述の基準入力11"を介して当該DC基準レベルを供給される。第1および第2のバッファ段15および15'の出力は、増幅手段2のトランスコンダクタンス増幅器20-23に対応するトランスコンダクタンス増幅器20'-23'の信号入力および基準入力に結合されている。第1のDC抵抗電圧デバイダ13, 14の抵抗13と14との抵抗値の比は、増幅手段2の出力10において最大使用可能な出力電圧振り幅を得て、かつ、第1および第2のバッファ段15および15'で非線形信号処理が発生することを防ぐに適した値に選ばれる。
【００５６】
入力1'から出力7までのDC透過性を備えるために、RCフィルタは、また、入力信号の平均DCレベルを採り出し、それをそのまま、トランスコンダクタンス増幅器20-23の基準入力1"と、また、抵抗24を介して、同様に、トランスコンダクタンス増幅器20'-23'の出力に供給する信号平均化デバイス25を含んでいる。
【００５７】
互いに対応し合うトランスコンダクタンス増幅器20-23と20'-23'とは、それぞれ、単一系の入力電圧信号を出力信号電流の差動対に変換するための差動増幅器20と20'とを備えており、当該出力電流の差動対は、第1および第2のカレントミラー21および22と21'および22'の入力に供給され、第1のカレントミラー21と21'の出力電流が、第3のカレントミラー23と23'の入力に供給される。当該第2のカレントミラー22と22'、および、第3のカレントミラー23と23'の出力電流が、トランスコンダクタンス増幅器20-23と20'-23'の出力10と10'に供給される。
【００５８】
以下に、トランスコンダクタンス増幅器20-23のより詳細な詳述が与えられるが、それは、必要な変更を加えて、トランスコンダクタンス増幅器20'-23'にも同様に当てはまる。差動増幅器20は、バイポーラトランジスタ26および27の差動対を有しており、それらのベース入力が、それぞれ、信号入力1'および基準入力1"に結合されており、エミッタが、それぞれのエミッタ抵抗28および29を介して共通接地されたエミッタ電流源36に結合されており、それらのコレクタが、上述の出力信号電流の差動対を供給する。エミッタ抵抗28および29の値は、差動増幅器20の電圧−電流変換を最大化するように選ばれる。
【００５９】
出力信号電流の差動対は、それらの入力電流の1/n倍である出力電流、即ち、図11を参照して以下に説明されるように、差動増幅器段2の出力電流を供給するように配置された第1および第2のカレントミラー21および22で低減される。これは、バイポーラトランジスタ26, 27の差動対の電流セットレベルを増加させ、それによって、インピーダンスレベルを低下させて、その雑音への寄与を低減させる。
【００６０】
第3のカレントミラー23は、第1および第2のエミッタ抵抗32および33を、それぞれ、介して接地されたエミッタ電極と、互いに結合しあったベース電極とを持つ第1および第2のトランジスタ30および31を有している。当該第1のトランジスタ30は、そのコレクタを介して、第1のカレントミラー21の出力電流を受け取る入力トランジスタとして動作する。第2のトランジスタ31は、第1のトランジスタ30のコレクタ電流、即ち、第1のカレントミラー21の出力電流に等しいコレクタ電流を供給する出力トランジスタとして動作する。この第3のカレントミラー23の入力電流と出力電流との等しさに影響を与える、第1のトランジスタ30のベース電流の損失を補償するために、第3のトランジスタ34が、そのベースおよびエミッタを、それぞれ、第1のトランジスタ30のコレクタ電極およびベース電極に結合し、そのコレクタを、供給電圧Vccに結合する。
【００６１】
この第3のカレントミラー23の出力インピーダンス、即ち、増幅手段2の出力インピーダンスを増加させるために、第4のトランジスタ35が、そのベースを第3のトランジスタ34のベースに結合し、そのコレクタおよびエミッタを、それぞれ、供給電圧および第2のトランジスタ31のコレクタに結合して、第2のトランジスタ31にカスコード接続されている。これは、当該第1の抵抗3の部分的なあるいは完全な置き換えとして、増幅手段2の出力インピーダンスを用いることを可能にする。
【００６２】
減衰手段6の減衰係数は、抵抗24と差動増幅器段20'のエミッタ抵抗との抵抗値の商によって定められる。
【００６３】
図11は、エミッタが、互いに対応するエミッタ抵抗Re1-Renを介して供給電圧Vccに結合され、1つの電流入力に共通接続されたベースおよびコレクタが、差動増幅器20（図10を参照）のトランジスタのうちの1つのコレクタに接続されている、n個のダイオード結合された入力トランジスタT1-Tnを有し、さらに、エミッタが、当該n個のダイオード結合された入力トランジスタT1-Tnのエミッタ抵抗Re1-Renの各々に実質的に等しいエミッタ抵抗Reを介して供給電圧Vccに結合され、ベースが、当該n個のダイオード結合された入力トランジスタT1-Tnのベースに結合され、そして、コレクタが、出力電流Ioutを供給する、1つの出力トランジスタTを有する、本発明による集積RCフィルタの上述の第1および第2のカレントミラー21および22として用いるためのカレントミラーの一実施例を示している。出力電流Ioutは、1/n*Iinによって定められる。ここで、Iinは、差動増幅器20のトランジスタの当該1つのコレクタから当該電流入力に供給される、カレントミラーの入力電流である。
【００６４】
本発明の範囲は、明示的に開示された実施例に限定されない。本発明は、各新しい特性、および、特性の各組み合わせに具体化されている。どの参照符号も、請求項の範囲を制限しない。用語「有している」は、請求項でリストされているもの以外の要素あるいはステップの存在を除外するものではない。要素の前の用語「1つの」の使用は、複数のそのような要素の存在を除外するものではない。
【図面の簡単な説明】
【００６５】
【図１】パッシブな集積抵抗を用いた集積RCフィルタの原価を、パッシブな抵抗を用いた従来の集積RCフィルタのRC時定数の関数として示す。
【図２】本発明による集積ローパスRCフィルタの一実施例を示す。
【図３】本発明による集積ハイパスRCフィルタの一実施例を示す。
【図４】本発明によるローパス／ハイパス結合集積RCフィルタの一実施例を示す。
【図５】本発明による集積ハイパスRCフィルタの一実施例を示す。
【図６】本発明による集積差動ローパスRCフィルタの一実施例を示す。
【図７】フィードバックを備えた、ローパスモードに基づく、本発明による集積差動ハイパスRCフィルタの一実施例を示す。
【図８】増幅手段の出力信号のDCレベルを、最大使用可能な出力電圧振り幅および最大ビルトイン出力抵抗Rを得るように設定した、本発明による集積差動ローパスRCフィルタの一実施例を示す。
【図９】本発明による集積RCフィルタに用いる減衰手段の1代替実施例を示す。
【図１０】最大使用可能な出力電圧振り幅および最大ビルトイン出力抵抗Rを得るように増幅手段の出力信号のDCレベルを設定し、また、信号入力から信号出力までのDC透過性を持たせた、本発明による単一系のローパス集積RCフィルタの一実施例を示す。
【図１１】本発明による集積RCフィルタの増幅手段に含まれるトランスコンダクタンス増幅器の差動入力増幅器段の出力に用いるカレントミラーの一実施例を示す。
Claims (21)
- 第1のノードを介して第1のキャパシタに結合されている第1の抵抗を有する集積RCフィルタであって、当該集積RCフィルタの信号入力が、前記第1の抵抗と前記第1のキャパシタとのうちの1つを介して前記第1のノードに結合されている集積RCフィルタにおいて、増幅手段が、1よりも実質的に大きい利得を持ちながら、当該信号入力と、前記第1の抵抗と前記第1のキャパシタとのうちの当該1つとの間に含まれており、当該第1のノードが、減衰手段を介して信号出力に結合され、当該減衰手段が、当該利得に実質的に一致する減衰係数を持つことを特徴とする集積RCフィルタ。
- 当該減衰手段が、後に抵抗電圧デバイダが続くバッファ段を有しており、当該バッファ段が、その出力インピーダンスより実質的に高い入力インピーダンスを持ち、そして、当該抵抗電圧デバイダが、前記バッファ段の前記出力インピーダンスに実質的に等しい入力インピーダンスを持っていることを特徴とする請求項1に記載の集積RCフィルタ。
- 前記バッファ段が、エミッタホロワまたはソースホロワのトランジスタ段を有していることを特徴とする請求項2に記載の集積RCフィルタ。
- 当該信号入力が、その後で、当該増幅手段および当該第1のキャパシタを介して当該第1のノードに結合されており、当該第1のノードが、一方では、当該第1の抵抗を介してDC基準電圧に、他方では、当該減衰手段を介して当該信号出力に結合されていることを特徴とする請求項1から3のいずれかに記載の集積RCフィルタ。
- 当該増幅手段が、前記供給電圧レベルの実質的に半分の平均DC出力レベルを持つ出力信号を供給するように配置されており、当該バッファ段が、n-MOSトランジスタ段を持ち、そして、当該DC基準電圧が、前記供給電圧と当該n-MOSトランジスタ段の閾電圧との差の半分に実質的に等しいことを特徴とする請求項4に記載の集積RCフィルタ。
- 当該増幅手段が、前記供給電圧レベルの実質的に半分の平均DC出力レベルを持つ出力信号を供給するように配置されており、当該バッファ段が、p-MOSトランジスタ段を持ち、そして、当該DC基準電圧が、接地と当該p-MOSトランジスタ段の閾電圧との差の半分に実質的に等しいことを特徴とする請求項4に記載の集積RCフィルタ。
- 当該信号入力が、その後で、当該増幅手段および当該第1の抵抗を介して当該第1のノードに結合されており、当該第1のノードが、当該第1のキャパシタを介してDC基準電圧に、また、当該減衰手段を介して当該信号出力に結合されていることを特徴とする請求項1から3のいずれかに記載の集積RCフィルタ。
- 当該バッファ段が、n-MOSトランジスタ段を持っており、そして、当該増幅手段が、前記供給電圧と当該n-MOSトランジスタ段の前記閾電圧との差の実質的に半分の平均DC出力レベルを持つ出力信号を供給するように配置されていることを特徴とする請求項7に記載の集積RCフィルタ。
- 当該バッファ段が、p-MOSトランジスタ段を持っており、そして、当該増幅手段が、接地と当該p-MOSトランジスタ段の前記閾電圧との差の実質的に半分の平均DC出力レベルを持つ出力信号を供給するように配置されていることを特徴とする請求項7に記載の集積RCフィルタ。
- 当該信号入力が、ローパス信号入力およびハイパス信号入力を有しており、当該増幅手段が、それぞれ、一方は当該ローパス信号入力およびハイパス信号入力と、他方は当該第1の抵抗および当該第1のキャパシタとの間に結合された第1および第2の増幅器を有していることを特徴とする請求項1から3のいずれかに記載の集積RCフィルタ。
- 当該信号入力が、その後に続く信号サブトラクティングデバイス、当該増幅手段、および、当該第1の抵抗を介して当該第1のノードに結合されており、当該第1のノードが、一方では、当該第1のキャパシタを介してDC基準電圧に、他方では、当該減衰手段を介して当該信号出力手段に結合されており、そして、前記減衰手段の出力から前記信号サブトラクティングデバイスの入力へのDC負帰還ループが存在することを特徴とする請求項7に記載の集積RCフィルタ。
- 前記信号入力が、入力端子の差動対を有しており、また、当該信号出力が、出力端子の差動対を有しており、当該増幅手段が、前記集積RCフィルタの当該入力端子の差動対を構成する差動アンプ入力を持つ差動増幅器によって構成されており、また、当該減衰手段が、前記集積RCフィルタの前記出力端子の差動対を構成する差動出力を持つ差動減衰器によって構成されており、当該差動増幅器が、差動増幅器出力を持っており、その第1の増幅器出力端子が、当該第1のキャパシタを介して当該第1のノードに結合され、その第2の増幅器出力端子が、第2のキャパシタを介して第2のノードに結合されており、当該第1および第2のノードが、一方では、それぞれ、当該第1および第2の抵抗を介して、当該DC基準電圧に、他方では、当該減衰手段の差動入力の第1および第2の端子に結合されていることを特徴とする請求項4から6のいずれかに記載の集積RCフィルタ。
- 前記信号入力が、入力端子の差動対を有しており、また、当該信号出力が、出力端子の差動対を有しており、当該増幅手段が、前記集積RCフィルタの当該入力端子の差動対を構成する差動アンプ入力を持つ差動増幅器によって構成されており、また、当該減衰手段が、前記集積RCフィルタの前記出力端子の差動対を構成する差動出力を持つ差動減衰器によって構成されており、当該差動増幅器が、差動増幅器出力を持っており、その第1の増幅器出力端子が、当該第1の抵抗を介して当該第1のノードに結合され、その第2の増幅器出力端子が、第2の抵抗を介して第2のノードに結合されており、当該第1および第2のノードが、それぞれ、当該差動減衰器の差動入力の第1および第2の端子に結合され、そして、当該第1のキャパシタの容量値の半分の容量値を持つさらなるキャパシタを介して相互に結合されていることを特徴とする請求項7から9のいずれかに記載の集積RCフィルタ。
- 当該増幅手段が、当該信号入力手段の入力端子の差動対に結合された、相互に交差接続された差動入力を持ち、そして、互いに単一電流出力を持つ第1および第2のトランスコンダクタンス増幅器を有しており、前記第1および第2の単一トランスコンダクタンス増幅器の前記単一電流出力が、それぞれ、当該第1および第2の抵抗に、互いに位相反転した出力信号を供給し、そして、第1および第2の互いに同一のDC電圧デバイダの出力に結合されていることを特徴とする請求項12または13に記載の集積RCフィルタ。
- 当該減衰手段が、当該減衰手段の前記差動入力の当該第1および第2の入力端子をそれぞれ構成する、各々、1つの入力を持ち、かつ、各々、エミッタホロワあるいはソースホロワのトランジスタ段を有する当該第1および第2のバッファ段を有しており、当該第1および第2のバッファ段が、直列配置の第1から第3の抵抗手段を介して互いにつながった第1および第2の出力端子を持っており、当該第1の抵抗手段が、当該第3の抵抗手段と同一であり、当該減衰手段の前記差動出力の第1および第2の端子が、前記第2の抵抗手段を挟んで結合されていることを特徴とする請求項12から14のいずれかに記載の集積RCフィルタ。
- 当該減衰手段が、当該減衰手段の前記差動入力の当該第1および第2の入力端子をそれぞれ構成する、各々、1つの入力を持ち、かつ、各々、エミッタホロワあるいはソースホロワのトランジスタ段を有する、当該第1および第2のバッファ段を有しており、当該第1および第2のバッファ段が、差動段の入力端子対に結合された第1および第2の出力端子を持ち、その差動段の出力が、直列配置の2つの互いに等しい抵抗を介して互いに結合されており、当該抵抗の共通ノードが、前記RCフィルタの前記入力信号の前記平均DCレベルに一致するDC基準電圧を供給されていることを特徴とする請求項12から14のいずれかに記載の集積RCフィルタ。
- 当該第1および第2のトランスコンダクタンス増幅器が、各々、入力電圧の差動対を出力電流の差動対に変換するための差動増幅器段を持っており、当該出力電流の差動対が、第1および第2のカレントミラーに供給され、前記第1のカレントミラーの前記出力電流が、第3のカレントミラーの入力に供給され、そして、当該第2および第3のカレントミラーの出力電流が、当該各トランスコンダクタンス増幅器の出力に供給されることを特徴とする請求項14に記載の集積RCフィルタ。
- 当該第1および第2のカレントミラーの前記出力電流が、前記差動増幅器段の前記出力電流よりも小さいことを特徴とする請求項17に記載の集積RCフィルタ。
- 当該差動増幅器段が、トランジスタの差動対を有しており、それらのトランジスタのコレクタが、当該出力電流の差動対を運び、当該第1および第2のカレントミラーが、各々、互いに対応するエミッタ抵抗を介して当該バイアス電圧に結合されたエミッタと、当該トランジスタの差動対のそれぞれのコレクタに共通接続されたベースおよびコレクタとを持つ複数のダイオード結合された入力トランジスタを有し、さらに、各々、1つの出力トランジスタを有しており、その出力トランジスタのエミッタが、当該複数のダイオード結合された入力トランジスタの各々のエミッタ抵抗と実質的に等しいエミッタ抵抗を介して当該バイアス電圧に結合されており、そのベースが、当該n個のダイオード結合された入力トランジスタのベースに結合されており、そのコレクタが、当該出力信号を供給することを特徴とする請求項18に記載の集積RCフィルタ。
- 前記第3のカレントミラーが、互いに結合し合ったベース電極と、第1および第2のエミッタ抵抗をそれぞれ介してマスコネクトされたエミッタ電極とを持つ第1および第2のトランジスタを有しており、当該第1のトランジスタが、前記第1のカレントミラーの出力電流を供給され、当該第2のトランジスタが、前記第1のカレントミラーの当該出力電流に実質的に等しい当該第3のカレントミラーのコレクタ出力電流を供給し、第3のトランジスタが、バイアス電圧に結合されたコレクタ電極と、前記第1のトランジスタのコレクタ電極およびベース電極にそれぞれ結合されたベース電極およびエミッタ電極とを持つことを特徴とする請求項17から19のいずれかに記載の集積RCフィルタ。
- 第4のトランジスタが、そのベースを前記第3のトランジスタの前記ベースに結合し、そのコレクタおよびエミッタを、それぞれ、当該バイアス電圧および前記第2のトランジスタの前記コレクタに結合して、前記第2のトランジスタにカスコード接続されていることを特徴とする請求項20に記載の集積RCフィルタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP01203003A EP1289137A1 (en) | 2001-08-06 | 2001-08-06 | Integrated RC Filter |
| PCT/EP2002/008644 WO2003015267A1 (en) | 2001-08-06 | 2002-08-01 | Integrated rc filter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004538702A true JP2004538702A (ja) | 2004-12-24 |
Family
ID=8180766
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003520072A Pending JP2004538702A (ja) | 2001-08-06 | 2002-08-01 | 集積ｒｃフィルタ |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US7535289B2 (ja) |
| EP (2) | EP1289137A1 (ja) |
| JP (1) | JP2004538702A (ja) |
| KR (1) | KR100878108B1 (ja) |
| WO (1) | WO2003015267A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006527545A (ja) * | 2003-06-06 | 2006-11-30 | サイエンティフィック−アトランタ， インコーポレイテッド | 開ループの自動ゲイン制御回路を有する光受信器 |
| JP2008017310A (ja) * | 2006-07-07 | 2008-01-24 | Yamaha Corp | Ｄ級増幅回路 |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6995606B2 (en) * | 2004-05-27 | 2006-02-07 | Allegro Microsystems, Inc. | High pass filter using insulated gate field effect transistors |
| KR100604225B1 (ko) * | 2004-10-02 | 2006-07-28 | 세원텔레텍 주식회사 | 이상적인 ｒｆ대역 임피던스 트랜스포머 |
| US7233171B1 (en) * | 2005-06-29 | 2007-06-19 | National Semiconductor Corporation | Apparatus and method for transconductance stage with high current response to large signals |
| US9542690B2 (en) | 2006-07-18 | 2017-01-10 | American Express Travel Related Services Company, Inc. | System and method for providing international coupon-less discounts |
| US9489680B2 (en) | 2011-02-04 | 2016-11-08 | American Express Travel Related Services Company, Inc. | Systems and methods for providing location based coupon-less offers to registered card members |
| US9613361B2 (en) | 2006-07-18 | 2017-04-04 | American Express Travel Related Services Company, Inc. | System and method for E-mail based rewards |
| US20110264490A1 (en) | 2006-07-18 | 2011-10-27 | American Express Travel Related Services Company, Inc. | System and method for administering marketing programs |
| US9558505B2 (en) | 2006-07-18 | 2017-01-31 | American Express Travel Related Services Company, Inc. | System and method for prepaid rewards |
| US9767467B2 (en) | 2006-07-18 | 2017-09-19 | American Express Travel Related Services Company, Inc. | System and method for providing coupon-less discounts based on a user broadcasted message |
| US9934537B2 (en) | 2006-07-18 | 2018-04-03 | American Express Travel Related Services Company, Inc. | System and method for providing offers through a social media channel |
| US9430773B2 (en) | 2006-07-18 | 2016-08-30 | American Express Travel Related Services Company, Inc. | Loyalty incentive program using transaction cards |
| US8201112B2 (en) * | 2007-10-24 | 2012-06-12 | International Business Machines Corporation | Structure for managing voltage swings across field effect transistors |
| US7701269B2 (en) * | 2007-10-24 | 2010-04-20 | International Business Machines Corporation | Method and system for managing voltage swings across field effect transistors |
| US7692460B2 (en) * | 2007-10-24 | 2010-04-06 | International Business Machines Corporation | Structure for precision integrated phase lock loop circuit loop filter |
| EP2189816B1 (en) * | 2008-11-24 | 2016-03-16 | CSEM Centre Suisse d'Electronique et de Microtechnique SA - Recherche et Développement | Charge pulse detecting circuit |
| US8849699B2 (en) | 2011-09-26 | 2014-09-30 | American Express Travel Related Services Company, Inc. | Systems and methods for targeting ad impressions |
| US20130246176A1 (en) | 2012-03-13 | 2013-09-19 | American Express Travel Related Services Company, Inc. | Systems and Methods Determining a Merchant Persona |
| US9881309B2 (en) | 2012-03-13 | 2018-01-30 | American Express Travel Related Services Company, Inc. | Systems and methods for tailoring marketing |
| US8482343B1 (en) * | 2012-04-02 | 2013-07-09 | King Fahd University Of Petroleum And Minerals | Digitally programmable high-order filter |
| RU2488953C1 (ru) * | 2012-07-27 | 2013-07-27 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ФГБОУ ВПО "ЮРГУЭС") | Избирательный усилитель |
| US9514483B2 (en) | 2012-09-07 | 2016-12-06 | American Express Travel Related Services Company, Inc. | Marketing campaign application for multiple electronic distribution channels |
| US10664883B2 (en) | 2012-09-16 | 2020-05-26 | American Express Travel Related Services Company, Inc. | System and method for monitoring activities in a digital channel |
| US10846734B2 (en) | 2012-09-16 | 2020-11-24 | American Express Travel Related Services Company, Inc. | System and method for purchasing in digital channels |
| US10504132B2 (en) | 2012-11-27 | 2019-12-10 | American Express Travel Related Services Company, Inc. | Dynamic rewards program |
| US9172354B2 (en) * | 2013-11-19 | 2015-10-27 | Analog Devices, Inc. | Analog active low-pass filters |
| US10395237B2 (en) | 2014-05-22 | 2019-08-27 | American Express Travel Related Services Company, Inc. | Systems and methods for dynamic proximity based E-commerce transactions |
| US10036739B2 (en) | 2015-01-27 | 2018-07-31 | Genia Technologies, Inc. | Adjustable bilayer capacitance structure for biomedical devices |
| US10809243B2 (en) | 2015-08-31 | 2020-10-20 | Roche Sequencing Solutions, Inc. | Small aperture large electrode cell |
| US10873325B2 (en) * | 2018-10-12 | 2020-12-22 | Texas Instruments Incorporated | Robust noise immune, low-skew, pulse width retainable glitch-filter |
| US10944599B2 (en) | 2019-06-28 | 2021-03-09 | Adtran, Inc. | Systems and methods for communicating high speed signals in a communication device |
| US11706056B2 (en) * | 2021-03-22 | 2023-07-18 | Infineon Technologies Ag | Capacitive data transmission over a galvanic isolation |
| US20220392749A1 (en) * | 2021-06-02 | 2022-12-08 | Tokyo Electron Limited | Plasma Processing Apparatus with Tunable Electrical Characteristic |
| US11923884B2 (en) * | 2021-09-24 | 2024-03-05 | Qualcomm Incorporated | Configurable harmonic rejection mixer (HRM) |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1571168A (en) * | 1977-04-11 | 1980-07-09 | Tektronix Inc | Electronic circuit for attenuating spurious electronic signals |
| US4404529A (en) * | 1980-12-30 | 1983-09-13 | Rossum David P | Lowpass filter with electronic control of cutoff and resonance |
| DE3264784D1 (en) * | 1981-10-20 | 1985-08-22 | Craigwell Ind Ltd | Improvements in or relating to hearing aids |
| US4750464A (en) * | 1987-03-12 | 1988-06-14 | Brunswick Corporation | Mass flow fuel injection control system |
| FR2621756A1 (fr) * | 1987-10-13 | 1989-04-14 | Labo Electronique Physique | Circuit formant un filtre actif r.c. pour application coupe-bande ou passe-tout |
| US4871984A (en) * | 1988-06-24 | 1989-10-03 | Raytheon Company | Surface acoustic wave oscillator |
| US5117199A (en) * | 1991-03-27 | 1992-05-26 | International Business Machines Corporation | Fully differential follower using operational amplifier |
| JP2840490B2 (ja) * | 1991-11-29 | 1998-12-24 | 三菱電機株式会社 | アクティブフィルタ回路 |
| US5731841A (en) * | 1994-05-25 | 1998-03-24 | Wavephore, Inc. | High performance data tuner for video systems |
| EP0755116B1 (de) * | 1995-07-19 | 1999-02-24 | Siemens Aktiengesellschaft | Schaltungsanordnung zur Glättung einer Spannung |
| JP3001429B2 (ja) | 1996-09-12 | 2000-01-24 | 日本電気アイシーマイコンシステム株式会社 | フィルタ回路 |
| KR100268648B1 (ko) | 1997-07-14 | 2000-10-16 | 이계철 | 저주파필터 |
| US6005431A (en) * | 1998-07-30 | 1999-12-21 | Analog Devices, Inc. | High band width, high gain offset compensating amplifier system for a read channel |
| KR100805755B1 (ko) * | 2000-05-12 | 2008-02-21 | 후지쯔 가부시끼가이샤 | 반도체 집적 회로 |
| KR100396607B1 (ko) * | 2000-10-28 | 2003-09-02 | 주식회사 아모텍 | 통과대역 평탄도 보상회로 |
| US6462327B1 (en) * | 2001-09-27 | 2002-10-08 | Microtune (Texas), L.P. | Analog optical receiver and variable gain transimpedance amplifier useful therewith |
| US6667669B2 (en) * | 2002-04-02 | 2003-12-23 | Northrop Grumman Corporation | Differential pin diode attenuator |
-
2001
- 2001-08-06 EP EP01203003A patent/EP1289137A1/en not_active Withdrawn
-
2002
- 2002-08-01 WO PCT/EP2002/008644 patent/WO2003015267A1/en active Application Filing
- 2002-08-01 KR KR1020047001253A patent/KR100878108B1/ko not_active IP Right Cessation
- 2002-08-01 US US10/487,527 patent/US7535289B2/en not_active Expired - Fee Related
- 2002-08-01 EP EP02767310A patent/EP1421686A1/en not_active Withdrawn
- 2002-08-01 JP JP2003520072A patent/JP2004538702A/ja active Pending
-
2009
- 2009-01-15 US US12/354,691 patent/US20090140799A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006527545A (ja) * | 2003-06-06 | 2006-11-30 | サイエンティフィック−アトランタ， インコーポレイテッド | 開ループの自動ゲイン制御回路を有する光受信器 |
| JP2008017310A (ja) * | 2006-07-07 | 2008-01-24 | Yamaha Corp | Ｄ級増幅回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7535289B2 (en) | 2009-05-19 |
| WO2003015267A1 (en) | 2003-02-20 |
| EP1289137A1 (en) | 2003-03-05 |
| EP1421686A1 (en) | 2004-05-26 |
| KR20040028953A (ko) | 2004-04-03 |
| US20040217806A1 (en) | 2004-11-04 |
| KR100878108B1 (ko) | 2009-01-14 |
| US20090140799A1 (en) | 2009-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004538702A (ja) | 集積ｒｃフィルタ | |
| JP2766264B2 (ja) | 差動増幅回路 | |
| US5734294A (en) | Large swing wide band high order programmable active filters | |
| Alzaher et al. | A CMOS fully balanced second-generation current conveyor | |
| US5465072A (en) | Tunable operational transcondunctance amplifier having high linearity | |
| JPS60233914A (ja) | 増幅器 | |
| KR0151397B1 (ko) | 집적 회로화된 필터 및 필터셀 | |
| CA1055576A (en) | Operational amplifier | |
| US6023194A (en) | Amplifier with reduced input capacitance | |
| JP4485016B2 (ja) | フィルタ回路 | |
| US4404529A (en) | Lowpass filter with electronic control of cutoff and resonance | |
| US20050035819A1 (en) | CMOS differential buffer circuit | |
| RU2404452C2 (ru) | Токовый умножитель, основанный на корневой вольт-амперной характеристике моп транзистора | |
| JP2006067573A (ja) | 低雑音増幅器 | |
| US4918402A (en) | Delay circuit having at least one all-pass network | |
| JPH0616570B2 (ja) | 演算増幅器 | |
| US6639457B1 (en) | CMOS transconductor circuit with high linearity | |
| JP4215304B2 (ja) | ミキサー回路 | |
| JPH0237723B2 (ja) | ||
| Aupithak et al. | Extremely Low-Power Fifth-Order Low-Pass Butterworth Filter | |
| JP3207277B2 (ja) | アクティブフィルタ回路 | |
| US6501332B1 (en) | Apparatus and method for electrical signal amplification | |
| US20050195013A1 (en) | Tunable current-mode integrator for low-frequency filters | |
| EP0948132B1 (en) | Amplifier with programmable gain and input linearity usable in high-frequency lines | |
| GB2272812A (en) | Active filter capable of effectively eliminating common mode noise component |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050307 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20050829 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20050914 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051024 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051209 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060614 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060830 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7426 Effective date: 20060913 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061129 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070323 |