JPS6347063Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は増幅回路の信号源側と出力側との間に
存在するコモンモードノイズを排除するアイソレ
ータに関する。

従来、アイソレータとしては、インスツルメン
テーシヨン増幅回路を含む差動増幅回路、ライン
変圧器、ホトカブラなどを用いるものが通常であ
るが、差動増幅器、ホトカブラは高価なうえに、
歪率が悪く、ライン変圧器は外部誘導に弱い欠点
があつた。特に差動増幅回路においてはコモンモ
ードノイズ排除能力はエミツタ側の定電流特性に
依存しており、50dB程度が限度で構成素子数も
多くなり高価となる欠点があつた。

また、集積回路化されたアイソレータもある
が、その構造上、外部誘導ノイズ（振幅変調され
たもの）の排除能力に限界がある欠点があつた。

本考案は上記にかんがみなされたもので、構成
が簡単であり、分離効果が大きく、十分にコモン
モードノイズを排除することができ、かつ外部誘
導（振幅変調ノイズも含む）を排除することがで
きるアイソレータを提供することを目的とするも
のである。

以下、本考案を実施例により説明する。

第１図は本考案の一実施例の回路図である。

Q₁は増幅器としてトランジスタであり、また
信号源e_g側のアースと出力側のアースとを分離す
る。抵抗R₁とコンデンサC₁とでデカツプリング
回路（減結合フイルタ回路）を構成し、抵抗R₁
の一端は電源＋Ｂに、コンデンサC₁の一端は出
力側のアースに接続し、トランジスタQ₁のエミ
ツタと、抵抗R₁とコンデンサC₁との接続点とを
コレクタ抵抗R₄で接続し、トランジスタQ₁のエ
ミツタと信号源e_g側のアースとの間にエミツタ抵
抗R₅を接続し、入力端子INに印加した信号源e_g
からの入力信号電圧をカツプリングコンデンサ
C₂を通してトランジスタQ₁のベースに印加し、
トランジスタQ₁のコレクタはカツプリングコン
デンサC₃を通して出力端子に接続し、共通エミ
ツタ増幅回路を構成する。なお、R₂およびR₃は
バイアス用抵抗で、トランジスタQ₁のベースに
電源帰還バイアス電圧を印加し、抵抗R₃の一端
は信号源e_g側のアースに接続する。

上記の如く構成した第１図に示す回路の等価回
路は第２図に示す如くになる。

いま、信号源e_g側と出力側との間に発生するコ
モンモードノイズをe_CM、信号源e_gからの入力信
号をe_g、抵抗R₅の両端の電圧をe_f′、出力側のア
ースとトランジスタQ₁のベース間の電圧をe₁、
出力側のアースとトランジスタQ₁のエミツタと
の間の電圧をe_f、出力側のアースとトランジスタ
Q₁のコレクタとの間の電圧をe₂、トランジスタ
Q₁のベース・エミツタ間電圧をe_iとすれば、 e₁＝e_g＋e_CM e_f＝e_f′＋e_CM トランジスタQ₁の裸の電圧利得Avは Av＝−e₂／e_i で表わされる。

いま、e_i＝e₁−e_fであるため、e_i＝e_g−e_f′とな
り、e_CMは完全に除去される。

なお、抵抗R₂，R₃、およびR₅からなる帰還ル
ーブを考慮に入れた帰還後の電圧利得A_vfは A_vf＝A_v／（１−A_v・β）≒R₄／R₅ で表わされる。βは前記帰還ルーブの利得であ
る。

なお、第１図に示した本実施例のアイソレータ
を用いて同一条件で電源リツプル・リジエクシヨ
ン特性の実測結果は第３図に示す如くである。

第３図において、曲線Ａはデカツプリングコン
デンサに10μFを用いた場合であり、曲線Ｂはデ
カツプリングコンデンサに100μFを用いた場合を
示しており、100μF以上でも電源リツプル・リジ
エクシヨン特性は不変であつた。ここで比較のた
め本実施例を用いない場合の電源リツプル・リジ
エクシヨン特性を第４図に示す。

つぎに本考案の他の実施例について説明する。

第５図、第６図、第７図および第８図はそれぞ
れ本考案の他の実施例の回路図である。

第５図に示す本考案の他の実施例は本考案の一
実施例のバイアス用の抵抗R₃の一端を出力側の
アースに接続した場合の例である。また第６図に
示す本考案の他の実施例は抵抗R₂とR₃とに代つ
て抵抗R₆を用いてトランジスタQ₁のベースバイ
アス回路に電圧帰還バイアス回路を構成した場合
の例である。

第７図および第８図は増幅素子に電界効果トラ
ンジスタQ₂を用いた場合の例である。第７図は
第１図に示した本考案の一実施例に対応し、抵抗
R₂，R₃およびR₇はバイアス回路を構成し、抵抗
R₄，R₅に代つてドレイン抵抗R_D、ソース抵抗R_S
を用い、抵抗R₃の一端は信号源e_g側のアースに
接続して構成した場合の例である。また第８図は
第５図に示した本考案の他の実施例に対応し、抵
抗R₂，R₃およびR₇はバイアス回路を構成し、抵
抗R₄，R₅に代つてドレイン抵抗R_D、ソース抵抗
R_Sを用い、抵抗R₃の一端は信号源側に接続して
構成した場合の例である。

上記第５図から第８図に示す本考案の他の実施
例においてもデカツプリング用のコンデンサC₁
は出力側のアースに接続してあり、コモンモード
ノイズの除去に関する作用は第１図の本実施例の
一実施例の場合と同様である。

以上説明した如く本考案によれば、アイソレー
タ効果が大きく、理論的にはライン変圧器と同じ
く無限大であり、そのための回路構成は簡単であ
るほか、増幅度を持つことができる。

また、振幅変調ノイズを含む外部誘導を排除す
ることができ、ライン出力インピーダンスを適当
に設定できるので、低くすることにより低雑音伝
送が可能となる。またさらに、アナログ信号とデ
ジタル信号とのアイソレータとしても利用するこ
とができる。

【図面の簡単な説明】

第１図は本考案の一実施例の回路図、第２図は
本考案の一実施例の等価回路、第３図は本考案の
一実施例を用いたときの電源リツプル・リジエク
シヨン特性図、第４図は第３図と同一条件におけ
る従来の場合の電源リツプル・リジエクシヨン特
性図、第５図、第６図、第７図および第８図は本
考案の他の実施例の回路図である。 Q₁およびQ₂……トランジスタ、C₁……デカツ
プリング用のコンデンサ、C₂およびC₃……カツ
プリングコンデンサ、e_g……信号源、e_CM……コ
モンモードノイズ。

Claims (1)

1. 【実用新案登録請求の範囲】 増幅回路の信号源側と出力側との間に存在する
   コモンモードノイズを排除するアイソレータにお
   いて、 前記増幅回路を構成するトランジスタのコレク
   タ（又はドレイン）を第１及び第２の抵抗を介し
   て電源に、前記トランジスタのエミツタ（又はソ
   ース）を第３の抵抗を介して信号源側のアース
   に、かつ前記トランジスタのベース（又はゲー
   ト）を信号入力端にそれぞれ接続すると共に、前
   記トランジスタのコレクタ（又はドレイン）を信
   号出力端に接続し、かつ前記第１及び第２の抵抗
   の接続点と出力側のアースとの間にデカツプリン
   グコンデンサを接続したことを特徴とするアイソ
   レータ。