JP3484397B2 - 高周波用出力回路 - Google Patents
高周波用出力回路Info
- Publication number
- JP3484397B2 JP3484397B2 JP2000169544A JP2000169544A JP3484397B2 JP 3484397 B2 JP3484397 B2 JP 3484397B2 JP 2000169544 A JP2000169544 A JP 2000169544A JP 2000169544 A JP2000169544 A JP 2000169544A JP 3484397 B2 JP3484397 B2 JP 3484397B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- power supply
- base
- push
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、高周波用出力回路
に係わり、特に、強入力信号に対しリニアリティを上げ
るとともに低歪化を図った高周波用出力回路に関する。
に係わり、特に、強入力信号に対しリニアリティを上げ
るとともに低歪化を図った高周波用出力回路に関する。
【０００２】
【従来の技術】高周波用のプッシュプル回路を用いた出
力増幅器においては、強入力信号に対してリニアリティ
を上げるとともに、低歪化が求められている。図５に示
す従来例１は、トランジスタＱ１のベースにコンデンサ
Ｃ２を介して入力端子Ｖｉｎ１が接続される。トランジ
スタＱ１のコレクタは、抵抗Ｒ１の一方の端子とプッシ
ュプル段を構成する２つのトランジスタの一つであるト
ランジスタＱ２のベースに接続され、抵抗Ｒ１の他方の
端子は、電源Ｖｃｃに接続される。また、トランジスタ
Ｑ１のエミッタは、抵抗Ｒ２の一方の端子とコンデンサ
Ｃ１の一方の端子に接続され、抵抗Ｒ２の他方の端子は
ＧＮＤに、コンデンサＣ１の他方の端子は、プッシュプ
ル段を構成するもう一つのトランジスタＱ３のベースに
接続される。又、トランジスタＱ３のベースには、電源
回路から抵抗Ｒ４を介してバイアスが与えられる。トラ
ンジスタＱ２のコレクタは、Ｖｃｃに、トランジスタＱ
３のエミッタは、抵抗Ｒ３を介してＧＮＤに接続され
る。トランジスタＱ２のエミッタとトランジスタＱ３の
コレクタは、互いに接続されており、このエミッタとコ
レクタの接続ノードが出力端子Ｏｕｔに接続されるよう
に構成している。図５の従来例１の出力周波数特性は、
図６に示す通り、周波数の増加に伴い、利得も増加する
傾向となっている。また、出力端子Ｏｕｔからトランジ
スタＱ１で発生する高調波が出力されてしまう。図５の
トランジスタＱ３のベースに接続されているコンデンサ
Ｃ１は、ハイパスフィルタを構成しており、高調波成分
をトランジスタＱ３に伝達するようになっている。
力増幅器においては、強入力信号に対してリニアリティ
を上げるとともに、低歪化が求められている。図５に示
す従来例１は、トランジスタＱ１のベースにコンデンサ
Ｃ２を介して入力端子Ｖｉｎ１が接続される。トランジ
スタＱ１のコレクタは、抵抗Ｒ１の一方の端子とプッシ
ュプル段を構成する２つのトランジスタの一つであるト
ランジスタＱ２のベースに接続され、抵抗Ｒ１の他方の
端子は、電源Ｖｃｃに接続される。また、トランジスタ
Ｑ１のエミッタは、抵抗Ｒ２の一方の端子とコンデンサ
Ｃ１の一方の端子に接続され、抵抗Ｒ２の他方の端子は
ＧＮＤに、コンデンサＣ１の他方の端子は、プッシュプ
ル段を構成するもう一つのトランジスタＱ３のベースに
接続される。又、トランジスタＱ３のベースには、電源
回路から抵抗Ｒ４を介してバイアスが与えられる。トラ
ンジスタＱ２のコレクタは、Ｖｃｃに、トランジスタＱ
３のエミッタは、抵抗Ｒ３を介してＧＮＤに接続され
る。トランジスタＱ２のエミッタとトランジスタＱ３の
コレクタは、互いに接続されており、このエミッタとコ
レクタの接続ノードが出力端子Ｏｕｔに接続されるよう
に構成している。図５の従来例１の出力周波数特性は、
図６に示す通り、周波数の増加に伴い、利得も増加する
傾向となっている。また、出力端子Ｏｕｔからトランジ
スタＱ１で発生する高調波が出力されてしまう。図５の
トランジスタＱ３のベースに接続されているコンデンサ
Ｃ１は、ハイパスフィルタを構成しており、高調波成分
をトランジスタＱ３に伝達するようになっている。
【０００３】また、本発明の変形例として、従来例１に
おいてトランジスタＱ３のベースからＧＮＤへコンデン
サＣ３を用いて短絡した図７に示す回路がある。この回
路において、トランジスタＱ３のベースに入力される信
号は、｛ｈＦＥ・Ｒ３//（１／ｊωＣ３）｝／｛（１／
ｊωＣ１)＋ｈＦＥ・Ｒ３//（１／ｊωＣ３）｝倍とな
る為、入力信号の周波数が高く、１＜＜ｊω・ｈＦＥ・
Ｒ３(Ｃ１＋Ｃ３)であれば、コンデンサＣ１、Ｃ３の定
数を最適化することにより、高調波の削減は可能であ
る。しかし、トランジスタＱ２のベースに入力される信
号は、Ｑ１において、Ｒ１／｛Ｒ２//｛１／ｊωＣ１＋
｛（１／ｊωＣ３）//（ｈＦＥ・Ｒ３）｝｝｝倍され
る。これを展開すると、
おいてトランジスタＱ３のベースからＧＮＤへコンデン
サＣ３を用いて短絡した図７に示す回路がある。この回
路において、トランジスタＱ３のベースに入力される信
号は、｛ｈＦＥ・Ｒ３//（１／ｊωＣ３）｝／｛（１／
ｊωＣ１)＋ｈＦＥ・Ｒ３//（１／ｊωＣ３）｝倍とな
る為、入力信号の周波数が高く、１＜＜ｊω・ｈＦＥ・
Ｒ３(Ｃ１＋Ｃ３)であれば、コンデンサＣ１、Ｃ３の定
数を最適化することにより、高調波の削減は可能であ
る。しかし、トランジスタＱ２のベースに入力される信
号は、Ｑ１において、Ｒ１／｛Ｒ２//｛１／ｊωＣ１＋
｛（１／ｊωＣ３）//（ｈＦＥ・Ｒ３）｝｝｝倍され
る。これを展開すると、
【０００４】
【数１】
【０００５】但し、 Ａ＝１＋ｊωＣ１ｈＦＥ・Ｒ３
Ｂ＝１＋ｊωＣ３ｈＦＥ・Ｒ３
となり、回路全体から出力される信号の周波数特性は、
図８に示すように、高域周波数付近でピークを持ってし
まう。この為、高調波の成分の利得は増加し、強入力信
号のリニアリティや、歪特性の悪化を招く原因となって
しまう。
図８に示すように、高域周波数付近でピークを持ってし
まう。この為、高調波の成分の利得は増加し、強入力信
号のリニアリティや、歪特性の悪化を招く原因となって
しまう。
【０００６】ここで、プッシュプル回路における高調波
の発生原因を以下に述べる。
の発生原因を以下に述べる。
【０００７】プッシュプル回路の最大出力パワーは、
【０００８】
【数２】
【０００９】で決まる。
ここで、 Ｉｐ：プッシュプル電流
ＲＬ：出力負荷インピーダンスである。
【００１０】また、トランジスタＱ１は、Ｉ＝Ｉｓ・Ｅ
ＸＰ（Ｖｂｅ／ＶＴ）（なお、Ｉｓは、（逆方向）飽和
電流、ＶＴ＝ｋＴ／ｑ（ｑは、キャリアの電荷、ｋは、
ボルツマン定数、Ｔは、絶対温度である））で表される
為、ＶＢｅに信号Ａ・Ｓｉｎ（ωｔ）を入力すると、
ＸＰ（Ｖｂｅ／ＶＴ）（なお、Ｉｓは、（逆方向）飽和
電流、ＶＴ＝ｋＴ／ｑ（ｑは、キャリアの電荷、ｋは、
ボルツマン定数、Ｔは、絶対温度である））で表される
為、ＶＢｅに信号Ａ・Ｓｉｎ（ωｔ）を入力すると、
【００１１】
【数３】
【００１２】となる。これを級数展開すると
【００１３】
【数４】
【００１４】となり、
【００１５】
【数５】
【００１６】などの高調波が出力される。増幅器として
必要な信号は、Ａ・Ｓｉｎ（ωｔ）のみであるが、高調
波が出力されると、高調波が加算された信号がプッシュ
プル回路に伝達される。したがって、プッシュプル電流
Ｉｐは、トランジスタＱ１で発生した高調波を含めた電
流となる。
必要な信号は、Ａ・Ｓｉｎ（ωｔ）のみであるが、高調
波が出力されると、高調波が加算された信号がプッシュ
プル回路に伝達される。したがって、プッシュプル電流
Ｉｐは、トランジスタＱ１で発生した高調波を含めた電
流となる。
【００１７】次に、高調波の発生に伴なう歪特性の悪化
原因について、以下に述べる。今、出力増幅器の特性を
入力ｅｉ、出力ｅｏとすると、 ｅｏ＝ｋ１・ｅｉ＋ｋ２・ｅｉ２＋ｋ３・ｅｉ３＋・・
・・ （但し、ｋ１、ｋ２、ｋ３・・・・・は、増幅器の直線
性を表す係数）と表せる。
原因について、以下に述べる。今、出力増幅器の特性を
入力ｅｉ、出力ｅｏとすると、 ｅｏ＝ｋ１・ｅｉ＋ｋ２・ｅｉ２＋ｋ３・ｅｉ３＋・・
・・ （但し、ｋ１、ｋ２、ｋ３・・・・・は、増幅器の直線
性を表す係数）と表せる。
【００１８】複数の入力信号として信号α＝ＡＣｏｓ
ａ、β=ＢＣｏｓｂが増幅器に入力された場合、ｅｉ＝
α＋βとすると、ｋ３・ｅｉ３の項は、以下のように展
開される。即ち、
ａ、β=ＢＣｏｓｂが増幅器に入力された場合、ｅｉ＝
α＋βとすると、ｋ３・ｅｉ３の項は、以下のように展
開される。即ち、
【００１９】
【数６】
【００２０】となり、式中の３次高調波成分である
【００２１】
【数７】
【００２２】が増加し、歪の悪化原因となるという欠点
があった。
があった。
【００２３】
【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、高周波用の高効率
のプッシュプル回路を用いた出力増幅器において、強入
力信号に対しリニアリティを上げるとともに低歪化を図
った新規な高周波用出力回路を提供するものである。
した従来技術の欠点を改良し、特に、高周波用の高効率
のプッシュプル回路を用いた出力増幅器において、強入
力信号に対しリニアリティを上げるとともに低歪化を図
った新規な高周波用出力回路を提供するものである。
【００２４】
【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。
【００２５】 即ち、本発明に係わる高周波用出力回路
の第１態様は、第１の電源と第２の電源との間に、プッ
シュプル増幅器を構成する第１のトランジスタと第２の
トランジスタとを直列に接続した高周波出力回路におい
て、ベースに増幅すべき信号が入力され、コレクタが第
１の抵抗器を介して前記第１の電源に接続されると共
に、前記プッシュプル増幅器の第１の電源側のトランジ
スタのベースに接続され、エミッタが、第２の抵抗器を
介して前記第２の電源に接続されるように構成した第３
のトランジスタと、ベースに増幅すべき信号が入力さ
れ、コレクタが前記第１の電源に接続され、エミッタが
第３の抵抗器を介して前記第２の電源に接続されると共
に、第１のコンデンサを介して前記プッシュプル増幅器
の第２の電源側のトランジスタのベースに接続されるよ
うに構成した第４のトランジスタと、一方の端子が前記
プッシュプル増幅器の第２の電源側のトランジスタのベ
ースに接続され、他方の端子が前記第２の電源に接続さ
れた第２のコンデンサとで構成され、前記第１乃至第４
のトランジスタが同一導電型のトランジスタであること
を特徴とするものであり、叉、第２態様は、一方の端子
が前記第３のトランジスタのコレクタに接続され、他方
の端子が前記第１の電源又は第２の電源に接続された第
３のコンデンサを設けたことを特徴とするものである。
の第１態様は、第１の電源と第２の電源との間に、プッ
シュプル増幅器を構成する第１のトランジスタと第２の
トランジスタとを直列に接続した高周波出力回路におい
て、ベースに増幅すべき信号が入力され、コレクタが第
１の抵抗器を介して前記第１の電源に接続されると共
に、前記プッシュプル増幅器の第１の電源側のトランジ
スタのベースに接続され、エミッタが、第２の抵抗器を
介して前記第２の電源に接続されるように構成した第３
のトランジスタと、ベースに増幅すべき信号が入力さ
れ、コレクタが前記第１の電源に接続され、エミッタが
第３の抵抗器を介して前記第２の電源に接続されると共
に、第１のコンデンサを介して前記プッシュプル増幅器
の第２の電源側のトランジスタのベースに接続されるよ
うに構成した第４のトランジスタと、一方の端子が前記
プッシュプル増幅器の第２の電源側のトランジスタのベ
ースに接続され、他方の端子が前記第２の電源に接続さ
れた第２のコンデンサとで構成され、前記第１乃至第４
のトランジスタが同一導電型のトランジスタであること
を特徴とするものであり、叉、第２態様は、一方の端子
が前記第３のトランジスタのコレクタに接続され、他方
の端子が前記第１の電源又は第２の電源に接続された第
３のコンデンサを設けたことを特徴とするものである。
【００２６】
【発明の実施の形態】本発明に係わる高周波用出力回路
は、第１の電源と第２の電源との間に、プッシュプル増
幅器を構成する第１のトランジスタと第２のトランジス
タとを直列に接続した高周波出力回路において、ベース
に増幅すべき信号が入力され、コレクタが第１の抵抗器
を介して前記第１の電源に接続されると共に、前記プッ
シュプル増幅器の第１の電源側のトランジスタのベース
に接続され、エミッタが、第２の抵抗器を介して前記第
２の電源に接続されるように構成した第３のトランジス
タと、ベースに増幅すべき信号が入力され、コレクタが
前記第１の電源に接続され、エミッタが第３の抵抗器を
介して前記第２の電源に接続されると共に、第１のコン
デンサを介して前記プッシュプル増幅器の第２の電源側
のトランジスタのベースに接続されるように構成した第
４のトランジスタと、一方の端子が前記プッシュプル増
幅器の第２の電源側のトランジスタのベースに接続さ
れ、他方の端子が前記第２の電源に接続された第２のコ
ンデンサとで構成したことを特徴とするものである。
は、第１の電源と第２の電源との間に、プッシュプル増
幅器を構成する第１のトランジスタと第２のトランジス
タとを直列に接続した高周波出力回路において、ベース
に増幅すべき信号が入力され、コレクタが第１の抵抗器
を介して前記第１の電源に接続されると共に、前記プッ
シュプル増幅器の第１の電源側のトランジスタのベース
に接続され、エミッタが、第２の抵抗器を介して前記第
２の電源に接続されるように構成した第３のトランジス
タと、ベースに増幅すべき信号が入力され、コレクタが
前記第１の電源に接続され、エミッタが第３の抵抗器を
介して前記第２の電源に接続されると共に、第１のコン
デンサを介して前記プッシュプル増幅器の第２の電源側
のトランジスタのベースに接続されるように構成した第
４のトランジスタと、一方の端子が前記プッシュプル増
幅器の第２の電源側のトランジスタのベースに接続さ
れ、他方の端子が前記第２の電源に接続された第２のコ
ンデンサとで構成したことを特徴とするものである。
【００２７】
【実施例】以下に、本発明に係わる高周波用出力回路の
具体例を図面を参照しながら詳細に説明する。
具体例を図面を参照しながら詳細に説明する。
【００２８】（第１の具体例）図１は、本発明に係わる
高周波用出力回路の第１の具体例を示す図であって、図
１には、第１の電源Ｖｃｃと第２の電源ＧＮＤとの間
に、プッシュプル増幅器を構成する第１のトランジスタ
Ｑ２と第２のトランジスタＱ３とを直列に接続した高周
波出力回路において、ベースに増幅すべき信号が入力さ
れ、コレクタが第１の抵抗器Ｒ１を介して前記第１の電
源Ｖｃｃに接続されると共に、前記プッシュプル増幅器
の第１の電源側のトランジスタＱ２のベースに接続さ
れ、エミッタが、第２の抵抗器Ｒ２を介して前記第２の
電源ＧＮＤに接続されるように構成した第３のトランジ
スタＱ１と、ベースに増幅すべき信号が入力され、コレ
クタが前記第１の電源Ｖｃｃに接続され、エミッタが第
３の抵抗器Ｒ５を介して前記第２の電源ＧＮＤに接続さ
れると共に、第１のコンデンサＣ１を介して前記プッシ
ュプル増幅器の第２の電源側のトランジスタＱ３のベー
スに接続されるように構成した第４のトランジスタＱ４
と、一方の端子が前記プッシュプル増幅器の第２の電源
側のトランジスタＱ３のベースに接続され、他方の端子
が前記第２の電源ＧＮＤに接続された第２のコンデンサ
Ｃ３とで構成したことを特徴とする高周波用出力回路が
示されている。
高周波用出力回路の第１の具体例を示す図であって、図
１には、第１の電源Ｖｃｃと第２の電源ＧＮＤとの間
に、プッシュプル増幅器を構成する第１のトランジスタ
Ｑ２と第２のトランジスタＱ３とを直列に接続した高周
波出力回路において、ベースに増幅すべき信号が入力さ
れ、コレクタが第１の抵抗器Ｒ１を介して前記第１の電
源Ｖｃｃに接続されると共に、前記プッシュプル増幅器
の第１の電源側のトランジスタＱ２のベースに接続さ
れ、エミッタが、第２の抵抗器Ｒ２を介して前記第２の
電源ＧＮＤに接続されるように構成した第３のトランジ
スタＱ１と、ベースに増幅すべき信号が入力され、コレ
クタが前記第１の電源Ｖｃｃに接続され、エミッタが第
３の抵抗器Ｒ５を介して前記第２の電源ＧＮＤに接続さ
れると共に、第１のコンデンサＣ１を介して前記プッシ
ュプル増幅器の第２の電源側のトランジスタＱ３のベー
スに接続されるように構成した第４のトランジスタＱ４
と、一方の端子が前記プッシュプル増幅器の第２の電源
側のトランジスタＱ３のベースに接続され、他方の端子
が前記第２の電源ＧＮＤに接続された第２のコンデンサ
Ｃ３とで構成したことを特徴とする高周波用出力回路が
示されている。
【００２９】又、一方の端子が前記第３のトランジスタ
Ｑ１のコレクタに接続され、他方の端子が前記第１の電
源Ｖｃｃ又は第２の電源ＧＮＤに接続された第３のコン
デンサＣ４を設けたことを特徴とする高周波用出力回路
が示されている。
Ｑ１のコレクタに接続され、他方の端子が前記第１の電
源Ｖｃｃ又は第２の電源ＧＮＤに接続された第３のコン
デンサＣ４を設けたことを特徴とする高周波用出力回路
が示されている。
【００３０】以下に、第１の具体例を更に詳細に説明す
る。
る。
【００３１】信号の入力端であるＶｉｎ１は、コンデン
サＣ２を介してトランジスタＱ４、Ｑ１のベースに接続
される。トランジスタＱ１のコレクタは、抵抗Ｒ１の一
方の端子、コンデンサＣ４の一方の端子、及び、プッシ
ュプル段を構成する２つのトランジスタの一つであるＱ
２のベースに接続され、抵抗Ｒ１の他方の端子とコンデ
ンサＣ４の他方の端子とは、電源Ｖｃｃに接続される。
また、トランジスタＱ１のエミッタは、抵抗Ｒ２を介し
てＧＮＤに接続される。一方、トランジスタＱ４のコレ
クタは電源Ｖｃｃに、エミッタは、抵抗Ｒ５の一方の端
子とコンデンサＣ１の一方の端子に接続され、抵抗Ｒ５
の他方の端子はＧＮＤに、コンデンサＣ１の他方の端子
は、プッシュプル段を構成するもう一つのトランジスタ
Ｑ３のベースに接続される。また、トランジスタＱ３の
ベースは、コンデンサＣ３を介しＧＮＤへ接続され、更
に、電源回路から抵抗Ｒ４を介してバイアスが与えられ
る。
サＣ２を介してトランジスタＱ４、Ｑ１のベースに接続
される。トランジスタＱ１のコレクタは、抵抗Ｒ１の一
方の端子、コンデンサＣ４の一方の端子、及び、プッシ
ュプル段を構成する２つのトランジスタの一つであるＱ
２のベースに接続され、抵抗Ｒ１の他方の端子とコンデ
ンサＣ４の他方の端子とは、電源Ｖｃｃに接続される。
また、トランジスタＱ１のエミッタは、抵抗Ｒ２を介し
てＧＮＤに接続される。一方、トランジスタＱ４のコレ
クタは電源Ｖｃｃに、エミッタは、抵抗Ｒ５の一方の端
子とコンデンサＣ１の一方の端子に接続され、抵抗Ｒ５
の他方の端子はＧＮＤに、コンデンサＣ１の他方の端子
は、プッシュプル段を構成するもう一つのトランジスタ
Ｑ３のベースに接続される。また、トランジスタＱ３の
ベースは、コンデンサＣ３を介しＧＮＤへ接続され、更
に、電源回路から抵抗Ｒ４を介してバイアスが与えられ
る。
【００３２】又、トランジスタＱ２のコレクタは電源Ｖ
ｃｃに、トランジスタＱ３のエミッタは抵抗Ｒ３を介し
てＧＮＤに接続される。また、トランジスタＱ２のエミ
ッタとトランジスタＱ３のコレクタとは互いに接続され
ており、このエミッタとコレクタの接続部分が出力端子
Ｏｕｔに接続されている。
ｃｃに、トランジスタＱ３のエミッタは抵抗Ｒ３を介し
てＧＮＤに接続される。また、トランジスタＱ２のエミ
ッタとトランジスタＱ３のコレクタとは互いに接続され
ており、このエミッタとコレクタの接続部分が出力端子
Ｏｕｔに接続されている。
【００３３】このように構成した高周波出力回路におい
て、トランジスタＱ２に入力される信号は、トランジス
タＱ１の入力抵抗をＲπＱ１とすると、トランジスタＱ
１に入力される信号の（Ｒ１//（１／ｊωＣ４））／
（Ｒ２＋ＲπＱ１）倍となるから、これを展開すると、
て、トランジスタＱ２に入力される信号は、トランジス
タＱ１の入力抵抗をＲπＱ１とすると、トランジスタＱ
１に入力される信号の（Ｒ１//（１／ｊωＣ４））／
（Ｒ２＋ＲπＱ１）倍となるから、これを展開すると、
【００３４】
【数８】
【００３５】となり、入力信号の周波数が高くなる（高
調波の場合）とω＝２πｆより、分母（Ｒ２＋ｒπＱ
１）・（１+ｊωＲ１・Ｃ４)の値は増加し、利得は０に
収束する。従って、トランジスタＱ２への入力信号は周
波数特性を持ち、周波数が高くなるほどコンデンサＣ４
のインピーダンス１／ｊωＣ４が支配的になり、高調波
に対する利得は０に収束する為、トランジスタＱ２へ伝
達される高調波成分は削減される。この結果、コンデン
サＣ４を電源ＶｃｃとトランジスタＱ２のベース間に挿
入することにより、トランジスタＱ２へ伝達される高調
波成分を削減することが出来る。一方、トランジスタＱ
３のベースに入力される信号は、トランジスタＱ４で構
成されるエミッタフォロア、コンデンサＣ３を追加した
ことにより、Ｑ４に入力される信号の｛ｈＦＥ・Ｒ３//
（１/ｊωＣ３）}／｛（１／ｊωＣ１)＋ｈＦＥ・Ｒ３/
/（１／ｊωＣ３）}倍となるため、これを展開すると、
調波の場合）とω＝２πｆより、分母（Ｒ２＋ｒπＱ
１）・（１+ｊωＲ１・Ｃ４)の値は増加し、利得は０に
収束する。従って、トランジスタＱ２への入力信号は周
波数特性を持ち、周波数が高くなるほどコンデンサＣ４
のインピーダンス１／ｊωＣ４が支配的になり、高調波
に対する利得は０に収束する為、トランジスタＱ２へ伝
達される高調波成分は削減される。この結果、コンデン
サＣ４を電源ＶｃｃとトランジスタＱ２のベース間に挿
入することにより、トランジスタＱ２へ伝達される高調
波成分を削減することが出来る。一方、トランジスタＱ
３のベースに入力される信号は、トランジスタＱ４で構
成されるエミッタフォロア、コンデンサＣ３を追加した
ことにより、Ｑ４に入力される信号の｛ｈＦＥ・Ｒ３//
（１/ｊωＣ３）}／｛（１／ｊωＣ１)＋ｈＦＥ・Ｒ３/
/（１／ｊωＣ３）}倍となるため、これを展開すると、
【００３６】
【数９】
【００３７】となる。今、入力信号は周波数が高い（高
調波の場合）と考えると、１＜＜ｊω・ｈＦＥ・Ｒ３
（Ｃ１＋Ｃ３）となり、
調波の場合）と考えると、１＜＜ｊω・ｈＦＥ・Ｒ３
（Ｃ１＋Ｃ３）となり、
【００３８】
【数１０】
【００３９】となる。トランジスタＱ４での高調波成分
の利得は、トランジスタＱ４に入力される高調波成分の
１／（１＋Ｃ３/Ｃ１）倍である。従って、コンデンサ
Ｃ３をＧＮＤとトランジスタＱ３のベースライン間に挿
入し、コンデンサＣ３、Ｃ１の定数を高周波成分の利得
が小さくなるように調整することにより、トランジスタ
Ｑ３へ伝達される高調波を削減することが可能である。
以上の結果、プッシュプル段を構成するトランジスタＱ
２、Ｑ３に入力される信号の高調波成分を削減すると、
強入力に対するリニアリティの改善、及び低歪化が可能
となる。また、回路全体の出力周波数特性についても、
図２に示すように従来例と比べ、使用範囲において利得
変動の少ない平坦な特性となる。 （第２の具体例）本発明の第２の具体例を図３に示す。
の利得は、トランジスタＱ４に入力される高調波成分の
１／（１＋Ｃ３/Ｃ１）倍である。従って、コンデンサ
Ｃ３をＧＮＤとトランジスタＱ３のベースライン間に挿
入し、コンデンサＣ３、Ｃ１の定数を高周波成分の利得
が小さくなるように調整することにより、トランジスタ
Ｑ３へ伝達される高調波を削減することが可能である。
以上の結果、プッシュプル段を構成するトランジスタＱ
２、Ｑ３に入力される信号の高調波成分を削減すると、
強入力に対するリニアリティの改善、及び低歪化が可能
となる。また、回路全体の出力周波数特性についても、
図２に示すように従来例と比べ、使用範囲において利得
変動の少ない平坦な特性となる。 （第２の具体例）本発明の第２の具体例を図３に示す。
【００４０】図３の回路の基本構成は、図１の回路とほ
ぼ同じであるが、トランジスタＱ２へのベースラインと
電源Ｖｃｃ間を短絡していたコンデンサＣ４を取り去っ
た構成となっている。この場合、プッシュプル段のトラ
ンジスタＱ３を流れる電流ＩＣＱ３は、トランジスタＱ
３にバイアスを供給する電源電圧をＶｂｉａｓ、トラン
ジスタＱ３のベースエミッタ間電圧をＶＢＥＱ３とする
と、以下のように表せる。
ぼ同じであるが、トランジスタＱ２へのベースラインと
電源Ｖｃｃ間を短絡していたコンデンサＣ４を取り去っ
た構成となっている。この場合、プッシュプル段のトラ
ンジスタＱ３を流れる電流ＩＣＱ３は、トランジスタＱ
３にバイアスを供給する電源電圧をＶｂｉａｓ、トラン
ジスタＱ３のベースエミッタ間電圧をＶＢＥＱ３とする
と、以下のように表せる。
【００４１】
【数１１】
【００４２】式中の、Ｒ３は定数であり、ＶＢＥＱ３は
定数ではない従属変数である。ＶＢＥＱ３は、
定数ではない従属変数である。ＶＢＥＱ３は、
【００４３】
【数１２】
【００４４】で表され、電流ＩＣＱ３の変化に対して、
電圧変化が少ない為一定と考える。
電圧変化が少ない為一定と考える。
【００４５】また、Ｖｂｉａｓの電圧振幅を考慮して
も、トランジスタＱ３を流れる電流ＩＣＱ３の最大値
は、ＶＢＥＱ３と抵抗Ｒ３で決まってしまう。同一電
流、抵抗Ｒ３、同一バイアスでの強入力信号に対するリ
ニアリティを改善するには、ＩＣＱ３における高調波信
号の電流成分の割合を減少させれば良い。そこで、トラ
ンジスタＱ３のベースラインをコンデンサＣ３を用いて
短絡することにより、Ｑ３のベースに入力される信号の
高調波信号を除去して、高調波信号の電流成分を減少さ
せる。
も、トランジスタＱ３を流れる電流ＩＣＱ３の最大値
は、ＶＢＥＱ３と抵抗Ｒ３で決まってしまう。同一電
流、抵抗Ｒ３、同一バイアスでの強入力信号に対するリ
ニアリティを改善するには、ＩＣＱ３における高調波信
号の電流成分の割合を減少させれば良い。そこで、トラ
ンジスタＱ３のベースラインをコンデンサＣ３を用いて
短絡することにより、Ｑ３のベースに入力される信号の
高調波信号を除去して、高調波信号の電流成分を減少さ
せる。
【００４６】また、プッシュプル段を構成するもう一つ
のトランジスタＱ２を流れる電流ＩｃＱ２については、
トランジスタＱ２のベースに入力される信号の中心電圧
をＶｉｎＱ２、トランジスタＱ２のベースエミッタ間電
圧をＶＢＥＱ２、出力端子Ｏｕｔに接続される負荷抵抗
をＺｏとすると、以下のように表せる。
のトランジスタＱ２を流れる電流ＩｃＱ２については、
トランジスタＱ２のベースに入力される信号の中心電圧
をＶｉｎＱ２、トランジスタＱ２のベースエミッタ間電
圧をＶＢＥＱ２、出力端子Ｏｕｔに接続される負荷抵抗
をＺｏとすると、以下のように表せる。
【００４７】
【数１３】
【００４８】但し、先に挙げたトランジスタＱ３の場合
との相違点は、ＶＢＥＱ２がＶｂｉａｓ＋ＶＣＢＱ３
（Ｑ３のコレクタ−ベース間電圧）まで広がることであ
る。
との相違点は、ＶＢＥＱ２がＶｂｉａｓ＋ＶＣＢＱ３
（Ｑ３のコレクタ−ベース間電圧）まで広がることであ
る。
【００４９】一般に、ＩＣＱ２とＶＢＥＱ２の関係は以
下のように表せる。
下のように表せる。
【００５０】
【数１４】
【００５１】従って、トランジスタＱ２を流れる電流Ｉ
ＣＱ２はＶＢＥＱ２の変化に対し指数関数の関係で増加
するので、トランジスタＱ２は、高調波信号の電流成分
を含めても強入力信号に対するリニアリティを確保する
ことが出来る。
ＣＱ２はＶＢＥＱ２の変化に対し指数関数の関係で増加
するので、トランジスタＱ２は、高調波信号の電流成分
を含めても強入力信号に対するリニアリティを確保する
ことが出来る。
【００５２】この結果、トランジスタＱ２における高調
波信号の削減はされないが、トランジスタＱ２、Ｑ３に
おける強入力信号に対するリニアリティを確保すること
が出来る。
波信号の削減はされないが、トランジスタＱ２、Ｑ３に
おける強入力信号に対するリニアリティを確保すること
が出来る。
【００５３】また、トランジスタＱ３の駆動方法は、図
１と同様である為、回路全体の出力周波数特性は、図４
に示すように、従来例より平坦な特性となり、改善が見
込まれる。
１と同様である為、回路全体の出力周波数特性は、図４
に示すように、従来例より平坦な特性となり、改善が見
込まれる。
【００５４】この具体例は、チップサイズを考慮した際
には、図１に示す回路に比べてコンデンサが一つ少なく
出来るため、チップサイズの観点から見た場合、極めて
有益である。
には、図１に示す回路に比べてコンデンサが一つ少なく
出来るため、チップサイズの観点から見た場合、極めて
有益である。
【発明の効果】本発明に係わる高周波用出力回路は、上
述のように構成したので、強入力信号に対しリニアリテ
ィを上げることができ、同時に低歪化を図ることが出来
た。
述のように構成したので、強入力信号に対しリニアリテ
ィを上げることができ、同時に低歪化を図ることが出来
た。
【図１】本発明に係わる高周波用出力回路の第１の具体
例の回路図である。
例の回路図である。
【図２】図１の周波数特性を示す図である。
【図３】本発明に係わる高周波用出力回路の第２の具体
例の回路図である。
例の回路図である。
【図４】図３の周波数特性を示す図である。
【図５】従来例の回路図である。
【図６】図５の周波数特性を示す図である。
【図７】他の従来例の回路図である。
【図８】図７の周波数特性を示す図である。
Ｑ１〜Ｑ４ トランジスタ
Ｒ１〜Ｒ５ 抵抗
Ｃ１〜Ｃ４ コンデンサ
Ｖｃｃ 電源
Ｇｎｄ グランド
フロントページの続き
(56)参考文献 特開 昭63−26105（ＪＰ，Ａ)
実開 昭52−133144（ＪＰ，Ｕ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H03F 1/00 - 3/72
Claims (2)
- 【請求項１】 第１の電源と第２の電源との間に、プッ
シュプル増幅器を構成する第１のトランジスタと第２の
トランジスタとを直列に接続した高周波出力回路におい
て、 ベースに増幅すべき信号が入力され、コレクタが第１の
抵抗器を介して前記第１の電源に接続されると共に、前
記プッシュプル増幅器の第１の電源側のトランジスタの
ベースに接続され、エミッタが、第２の抵抗器を介して
前記第２の電源に接続されるように構成した第３のトラ
ンジスタと、 ベースに増幅すべき信号が入力され、コレクタが前記第
１の電源に接続され、エミッタが第３の抵抗器を介して
前記第２の電源に接続されると共に、第１のコンデンサ
を介して前記プッシュプル増幅器の第２の電源側のトラ
ンジスタのベースに接続されるように構成した第４のト
ランジスタと、 一方の端子が前記プッシュプル増幅器の第２の電源側の
トランジスタのベースに接続され、他方の端子が前記第
２の電源に接続された第２のコンデンサとで構成され、
前記第１乃至第４のトランジスタが同一導電型のトラン
ジスタであることを特徴とする高周波用出力回路。 - 【請求項２】 一方の端子が前記第３のトランジスタの
コレクタに接続され、他方の端子が前記第１の電源又は
第２の電源に接続された第３のコンデンサを設けたこと
を特徴とする請求項１記載の高周波用出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000169544A JP3484397B2 (ja) | 2000-06-06 | 2000-06-06 | 高周波用出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000169544A JP3484397B2 (ja) | 2000-06-06 | 2000-06-06 | 高周波用出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001345649A JP2001345649A (ja) | 2001-12-14 |
| JP3484397B2 true JP3484397B2 (ja) | 2004-01-06 |
Family
ID=18672385
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000169544A Expired - Fee Related JP3484397B2 (ja) | 2000-06-06 | 2000-06-06 | 高周波用出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3484397B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104380598B (zh) | 2012-05-25 | 2017-04-12 | 株式会社村田制作所 | 功率放大电路 |
-
2000
- 2000-06-06 JP JP2000169544A patent/JP3484397B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001345649A (ja) | 2001-12-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005512376A (ja) | 電流ミラー回路を使用するバイアス補償を有する増幅器 | |
| JP2004502372A (ja) | ネガティブインピーダンスキャンセレーションを伴う高周波増幅回路 | |
| JPS6212691B2 (ja) | ||
| JP3484397B2 (ja) | 高周波用出力回路 | |
| JP2573666B2 (ja) | 非平衡・平衡変換回路 | |
| JP3833530B2 (ja) | 差動増幅器 | |
| JP3922906B2 (ja) | 広帯域差動増幅回路 | |
| JP2509462Y2 (ja) | 増幅器 | |
| US4330755A (en) | Power-amplifying circuit | |
| JP2765257B2 (ja) | 増幅回路 | |
| JP2661358B2 (ja) | レベルシフト回路 | |
| JP2680748B2 (ja) | 結合容量回路 | |
| JPH04369907A (ja) | 高周波増幅回路 | |
| JP2593082Y2 (ja) | 利得補正増幅回路 | |
| JPH0720968Y2 (ja) | 増幅回路 | |
| JPH0212743Y2 (ja) | ||
| JPS5811059Y2 (ja) | トランジスタ増巾器 | |
| JPS6259926B2 (ja) | ||
| JPS6347062Y2 (ja) | ||
| JP3591162B2 (ja) | アクティブフィルタ | |
| JP3309878B2 (ja) | アンプ | |
| JPS6119540Y2 (ja) | ||
| JPS6234166B2 (ja) | ||
| JP3439409B2 (ja) | カレントミラー回路 | |
| JPS62115901A (ja) | アンプ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101017 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101017 Year of fee payment: 7 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101017 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131017 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |