JP3484397B2 - 高周波用出力回路 - Google Patents
高周波用出力回路Info
- Publication number
- JP3484397B2 JP3484397B2 JP2000169544A JP2000169544A JP3484397B2 JP 3484397 B2 JP3484397 B2 JP 3484397B2 JP 2000169544 A JP2000169544 A JP 2000169544A JP 2000169544 A JP2000169544 A JP 2000169544A JP 3484397 B2 JP3484397 B2 JP 3484397B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- power supply
- base
- push
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
に係わり、特に、強入力信号に対しリニアリティを上げ
るとともに低歪化を図った高周波用出力回路に関する。
力増幅器においては、強入力信号に対してリニアリティ
を上げるとともに、低歪化が求められている。図5に示
す従来例1は、トランジスタQ1のベースにコンデンサ
C2を介して入力端子Vin1が接続される。トランジ
スタQ1のコレクタは、抵抗R1の一方の端子とプッシ
ュプル段を構成する2つのトランジスタの一つであるト
ランジスタQ2のベースに接続され、抵抗R1の他方の
端子は、電源Vccに接続される。また、トランジスタ
Q1のエミッタは、抵抗R2の一方の端子とコンデンサ
C1の一方の端子に接続され、抵抗R2の他方の端子は
GNDに、コンデンサC1の他方の端子は、プッシュプ
ル段を構成するもう一つのトランジスタQ3のベースに
接続される。又、トランジスタQ3のベースには、電源
回路から抵抗R4を介してバイアスが与えられる。トラ
ンジスタQ2のコレクタは、Vccに、トランジスタQ
3のエミッタは、抵抗R3を介してGNDに接続され
る。トランジスタQ2のエミッタとトランジスタQ3の
コレクタは、互いに接続されており、このエミッタとコ
レクタの接続ノードが出力端子Outに接続されるよう
に構成している。図5の従来例1の出力周波数特性は、
図6に示す通り、周波数の増加に伴い、利得も増加する
傾向となっている。また、出力端子Outからトランジ
スタQ1で発生する高調波が出力されてしまう。図5の
トランジスタQ3のベースに接続されているコンデンサ
C1は、ハイパスフィルタを構成しており、高調波成分
をトランジスタQ3に伝達するようになっている。
おいてトランジスタQ3のベースからGNDへコンデン
サC3を用いて短絡した図7に示す回路がある。この回
路において、トランジスタQ3のベースに入力される信
号は、{hFE・R3//(1/jωC3)}/{(1/
jωC1)+hFE・R3//(1/jωC3)}倍とな
る為、入力信号の周波数が高く、1<<jω・hFE・
R3(C1+C3)であれば、コンデンサC1、C3の定
数を最適化することにより、高調波の削減は可能であ
る。しかし、トランジスタQ2のベースに入力される信
号は、Q1において、R1/{R2//{1/jωC1+
{(1/jωC3)//(hFE・R3)}}}倍され
る。これを展開すると、
図8に示すように、高域周波数付近でピークを持ってし
まう。この為、高調波の成分の利得は増加し、強入力信
号のリニアリティや、歪特性の悪化を招く原因となって
しまう。
の発生原因を以下に述べる。
XP(Vbe/VT)(なお、Isは、(逆方向)飽和
電流、VT=kT/q(qは、キャリアの電荷、kは、
ボルツマン定数、Tは、絶対温度である))で表される
為、VBeに信号A・Sin(ωt)を入力すると、
必要な信号は、A・Sin(ωt)のみであるが、高調
波が出力されると、高調波が加算された信号がプッシュ
プル回路に伝達される。したがって、プッシュプル電流
Ipは、トランジスタQ1で発生した高調波を含めた電
流となる。
原因について、以下に述べる。今、出力増幅器の特性を
入力ei、出力eoとすると、 eo=k1・ei+k2・ei2+k3・ei3+・・
・・ (但し、k1、k2、k3・・・・・は、増幅器の直線
性を表す係数)と表せる。
a、β=BCosbが増幅器に入力された場合、ei=
α+βとすると、k3・ei3の項は、以下のように展
開される。即ち、
があった。
した従来技術の欠点を改良し、特に、高周波用の高効率
のプッシュプル回路を用いた出力増幅器において、強入
力信号に対しリニアリティを上げるとともに低歪化を図
った新規な高周波用出力回路を提供するものである。
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。
の第1態様は、第1の電源と第2の電源との間に、プッ
シュプル増幅器を構成する第1のトランジスタと第2の
トランジスタとを直列に接続した高周波出力回路におい
て、ベースに増幅すべき信号が入力され、コレクタが第
1の抵抗器を介して前記第1の電源に接続されると共
に、前記プッシュプル増幅器の第1の電源側のトランジ
スタのベースに接続され、エミッタが、第2の抵抗器を
介して前記第2の電源に接続されるように構成した第3
のトランジスタと、ベースに増幅すべき信号が入力さ
れ、コレクタが前記第1の電源に接続され、エミッタが
第3の抵抗器を介して前記第2の電源に接続されると共
に、第1のコンデンサを介して前記プッシュプル増幅器
の第2の電源側のトランジスタのベースに接続されるよ
うに構成した第4のトランジスタと、一方の端子が前記
プッシュプル増幅器の第2の電源側のトランジスタのベ
ースに接続され、他方の端子が前記第2の電源に接続さ
れた第2のコンデンサとで構成され、前記第1乃至第4
のトランジスタが同一導電型のトランジスタであること
を特徴とするものであり、叉、第2態様は、一方の端子
が前記第3のトランジスタのコレクタに接続され、他方
の端子が前記第1の電源又は第2の電源に接続された第
3のコンデンサを設けたことを特徴とするものである。
は、第1の電源と第2の電源との間に、プッシュプル増
幅器を構成する第1のトランジスタと第2のトランジス
タとを直列に接続した高周波出力回路において、ベース
に増幅すべき信号が入力され、コレクタが第1の抵抗器
を介して前記第1の電源に接続されると共に、前記プッ
シュプル増幅器の第1の電源側のトランジスタのベース
に接続され、エミッタが、第2の抵抗器を介して前記第
2の電源に接続されるように構成した第3のトランジス
タと、ベースに増幅すべき信号が入力され、コレクタが
前記第1の電源に接続され、エミッタが第3の抵抗器を
介して前記第2の電源に接続されると共に、第1のコン
デンサを介して前記プッシュプル増幅器の第2の電源側
のトランジスタのベースに接続されるように構成した第
4のトランジスタと、一方の端子が前記プッシュプル増
幅器の第2の電源側のトランジスタのベースに接続さ
れ、他方の端子が前記第2の電源に接続された第2のコ
ンデンサとで構成したことを特徴とするものである。
具体例を図面を参照しながら詳細に説明する。
高周波用出力回路の第1の具体例を示す図であって、図
1には、第1の電源Vccと第2の電源GNDとの間
に、プッシュプル増幅器を構成する第1のトランジスタ
Q2と第2のトランジスタQ3とを直列に接続した高周
波出力回路において、ベースに増幅すべき信号が入力さ
れ、コレクタが第1の抵抗器R1を介して前記第1の電
源Vccに接続されると共に、前記プッシュプル増幅器
の第1の電源側のトランジスタQ2のベースに接続さ
れ、エミッタが、第2の抵抗器R2を介して前記第2の
電源GNDに接続されるように構成した第3のトランジ
スタQ1と、ベースに増幅すべき信号が入力され、コレ
クタが前記第1の電源Vccに接続され、エミッタが第
3の抵抗器R5を介して前記第2の電源GNDに接続さ
れると共に、第1のコンデンサC1を介して前記プッシ
ュプル増幅器の第2の電源側のトランジスタQ3のベー
スに接続されるように構成した第4のトランジスタQ4
と、一方の端子が前記プッシュプル増幅器の第2の電源
側のトランジスタQ3のベースに接続され、他方の端子
が前記第2の電源GNDに接続された第2のコンデンサ
C3とで構成したことを特徴とする高周波用出力回路が
示されている。
Q1のコレクタに接続され、他方の端子が前記第1の電
源Vcc又は第2の電源GNDに接続された第3のコン
デンサC4を設けたことを特徴とする高周波用出力回路
が示されている。
る。
サC2を介してトランジスタQ4、Q1のベースに接続
される。トランジスタQ1のコレクタは、抵抗R1の一
方の端子、コンデンサC4の一方の端子、及び、プッシ
ュプル段を構成する2つのトランジスタの一つであるQ
2のベースに接続され、抵抗R1の他方の端子とコンデ
ンサC4の他方の端子とは、電源Vccに接続される。
また、トランジスタQ1のエミッタは、抵抗R2を介し
てGNDに接続される。一方、トランジスタQ4のコレ
クタは電源Vccに、エミッタは、抵抗R5の一方の端
子とコンデンサC1の一方の端子に接続され、抵抗R5
の他方の端子はGNDに、コンデンサC1の他方の端子
は、プッシュプル段を構成するもう一つのトランジスタ
Q3のベースに接続される。また、トランジスタQ3の
ベースは、コンデンサC3を介しGNDへ接続され、更
に、電源回路から抵抗R4を介してバイアスが与えられ
る。
ccに、トランジスタQ3のエミッタは抵抗R3を介し
てGNDに接続される。また、トランジスタQ2のエミ
ッタとトランジスタQ3のコレクタとは互いに接続され
ており、このエミッタとコレクタの接続部分が出力端子
Outに接続されている。
て、トランジスタQ2に入力される信号は、トランジス
タQ1の入力抵抗をRπQ1とすると、トランジスタQ
1に入力される信号の(R1//(1/jωC4))/
(R2+RπQ1)倍となるから、これを展開すると、
調波の場合)とω=2πfより、分母(R2+rπQ
1)・(1+jωR1・C4)の値は増加し、利得は0に
収束する。従って、トランジスタQ2への入力信号は周
波数特性を持ち、周波数が高くなるほどコンデンサC4
のインピーダンス1/jωC4が支配的になり、高調波
に対する利得は0に収束する為、トランジスタQ2へ伝
達される高調波成分は削減される。この結果、コンデン
サC4を電源VccとトランジスタQ2のベース間に挿
入することにより、トランジスタQ2へ伝達される高調
波成分を削減することが出来る。一方、トランジスタQ
3のベースに入力される信号は、トランジスタQ4で構
成されるエミッタフォロア、コンデンサC3を追加した
ことにより、Q4に入力される信号の{hFE・R3//
(1/jωC3)}/{(1/jωC1)+hFE・R3/
/(1/jωC3)}倍となるため、これを展開すると、
調波の場合)と考えると、1<<jω・hFE・R3
(C1+C3)となり、
の利得は、トランジスタQ4に入力される高調波成分の
1/(1+C3/C1)倍である。従って、コンデンサ
C3をGNDとトランジスタQ3のベースライン間に挿
入し、コンデンサC3、C1の定数を高周波成分の利得
が小さくなるように調整することにより、トランジスタ
Q3へ伝達される高調波を削減することが可能である。
以上の結果、プッシュプル段を構成するトランジスタQ
2、Q3に入力される信号の高調波成分を削減すると、
強入力に対するリニアリティの改善、及び低歪化が可能
となる。また、回路全体の出力周波数特性についても、
図2に示すように従来例と比べ、使用範囲において利得
変動の少ない平坦な特性となる。 (第2の具体例)本発明の第2の具体例を図3に示す。
ぼ同じであるが、トランジスタQ2へのベースラインと
電源Vcc間を短絡していたコンデンサC4を取り去っ
た構成となっている。この場合、プッシュプル段のトラ
ンジスタQ3を流れる電流ICQ3は、トランジスタQ
3にバイアスを供給する電源電圧をVbias、トラン
ジスタQ3のベースエミッタ間電圧をVBEQ3とする
と、以下のように表せる。
定数ではない従属変数である。VBEQ3は、
電圧変化が少ない為一定と考える。
も、トランジスタQ3を流れる電流ICQ3の最大値
は、VBEQ3と抵抗R3で決まってしまう。同一電
流、抵抗R3、同一バイアスでの強入力信号に対するリ
ニアリティを改善するには、ICQ3における高調波信
号の電流成分の割合を減少させれば良い。そこで、トラ
ンジスタQ3のベースラインをコンデンサC3を用いて
短絡することにより、Q3のベースに入力される信号の
高調波信号を除去して、高調波信号の電流成分を減少さ
せる。
のトランジスタQ2を流れる電流IcQ2については、
トランジスタQ2のベースに入力される信号の中心電圧
をVinQ2、トランジスタQ2のベースエミッタ間電
圧をVBEQ2、出力端子Outに接続される負荷抵抗
をZoとすると、以下のように表せる。
との相違点は、VBEQ2がVbias+VCBQ3
(Q3のコレクタ−ベース間電圧)まで広がることであ
る。
下のように表せる。
CQ2はVBEQ2の変化に対し指数関数の関係で増加
するので、トランジスタQ2は、高調波信号の電流成分
を含めても強入力信号に対するリニアリティを確保する
ことが出来る。
波信号の削減はされないが、トランジスタQ2、Q3に
おける強入力信号に対するリニアリティを確保すること
が出来る。
1と同様である為、回路全体の出力周波数特性は、図4
に示すように、従来例より平坦な特性となり、改善が見
込まれる。
には、図1に示す回路に比べてコンデンサが一つ少なく
出来るため、チップサイズの観点から見た場合、極めて
有益である。
述のように構成したので、強入力信号に対しリニアリテ
ィを上げることができ、同時に低歪化を図ることが出来
た。
例の回路図である。
例の回路図である。
Claims (2)
- 【請求項1】 第1の電源と第2の電源との間に、プッ
シュプル増幅器を構成する第1のトランジスタと第2の
トランジスタとを直列に接続した高周波出力回路におい
て、 ベースに増幅すべき信号が入力され、コレクタが第1の
抵抗器を介して前記第1の電源に接続されると共に、前
記プッシュプル増幅器の第1の電源側のトランジスタの
ベースに接続され、エミッタが、第2の抵抗器を介して
前記第2の電源に接続されるように構成した第3のトラ
ンジスタと、 ベースに増幅すべき信号が入力され、コレクタが前記第
1の電源に接続され、エミッタが第3の抵抗器を介して
前記第2の電源に接続されると共に、第1のコンデンサ
を介して前記プッシュプル増幅器の第2の電源側のトラ
ンジスタのベースに接続されるように構成した第4のト
ランジスタと、 一方の端子が前記プッシュプル増幅器の第2の電源側の
トランジスタのベースに接続され、他方の端子が前記第
2の電源に接続された第2のコンデンサとで構成され、
前記第1乃至第4のトランジスタが同一導電型のトラン
ジスタであることを特徴とする高周波用出力回路。 - 【請求項2】 一方の端子が前記第3のトランジスタの
コレクタに接続され、他方の端子が前記第1の電源又は
第2の電源に接続された第3のコンデンサを設けたこと
を特徴とする請求項1記載の高周波用出力回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000169544A JP3484397B2 (ja) | 2000-06-06 | 2000-06-06 | 高周波用出力回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000169544A JP3484397B2 (ja) | 2000-06-06 | 2000-06-06 | 高周波用出力回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001345649A JP2001345649A (ja) | 2001-12-14 |
JP3484397B2 true JP3484397B2 (ja) | 2004-01-06 |
Family
ID=18672385
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000169544A Expired - Fee Related JP3484397B2 (ja) | 2000-06-06 | 2000-06-06 | 高周波用出力回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3484397B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5828420B2 (ja) | 2012-05-25 | 2015-12-09 | 株式会社村田製作所 | 電力増幅回路 |
-
2000
- 2000-06-06 JP JP2000169544A patent/JP3484397B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001345649A (ja) | 2001-12-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2005512376A (ja) | 電流ミラー回路を使用するバイアス補償を有する増幅器 | |
JP3944541B2 (ja) | 増幅回路装置 | |
JP2004502372A (ja) | ネガティブインピーダンスキャンセレーションを伴う高周波増幅回路 | |
JPS6212691B2 (ja) | ||
JP3484397B2 (ja) | 高周波用出力回路 | |
JP2573666B2 (ja) | 非平衡・平衡変換回路 | |
JP3833530B2 (ja) | 差動増幅器 | |
JP3922906B2 (ja) | 広帯域差動増幅回路 | |
JP2509462Y2 (ja) | 増幅器 | |
US4330755A (en) | Power-amplifying circuit | |
JP2765257B2 (ja) | 増幅回路 | |
JP2661358B2 (ja) | レベルシフト回路 | |
JP2680748B2 (ja) | 結合容量回路 | |
JPH04369907A (ja) | 高周波増幅回路 | |
JP2593082Y2 (ja) | 利得補正増幅回路 | |
JPH0720968Y2 (ja) | 増幅回路 | |
JPH0212743Y2 (ja) | ||
JPS5811059Y2 (ja) | トランジスタ増巾器 | |
JPS6259926B2 (ja) | ||
JPS6347062Y2 (ja) | ||
JP3591162B2 (ja) | アクティブフィルタ | |
JP3309878B2 (ja) | アンプ | |
JPS6119540Y2 (ja) | ||
JPH0349460Y2 (ja) | ||
JPS6234166B2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081017 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091017 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101017 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101017 Year of fee payment: 7 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101017 Year of fee payment: 7 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111017 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121017 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131017 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |