JPS6234166B2 - - Google Patents
Info
- Publication number
- JPS6234166B2 JPS6234166B2 JP54012897A JP1289779A JPS6234166B2 JP S6234166 B2 JPS6234166 B2 JP S6234166B2 JP 54012897 A JP54012897 A JP 54012897A JP 1289779 A JP1289779 A JP 1289779A JP S6234166 B2 JPS6234166 B2 JP S6234166B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- amplifier
- input terminal
- inductance
- inverting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 claims description 2
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 2
- 239000003990 capacitor Substances 0.000 description 14
- 230000008878 coupling Effects 0.000 description 9
- 238000010168 coupling process Methods 0.000 description 9
- 238000005859 coupling reaction Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 5
- 230000005669 field effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
- H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/46—One-port networks
- H03H11/48—One-port networks simulating reactances
- H03H11/485—Simulating inductances using operational amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Power Engineering (AREA)
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
この発明は、カツプリングコンデンサを介さず
信号源と直結可能な直結増幅器に関する。
信号源と直結可能な直結増幅器に関する。
従来の、バイポーラトランジスタ（以下トラン
ジスタと称す）を初段増幅回路に用いた非反転増
幅器の最も一般的な回路構成を第１図に示す。こ
の図に示す非反転増幅器Ａは、初段増幅回路１が
トランジスタ２および３を用いた差動増幅回路か
ら構成されており、この初段増幅回路１の出力を
反転増幅器４により再度増幅した後、出力端子５
から出力するようになつている。そして、この非
反転増幅器Ａの入力回路は、入力端子６とトラン
ジスタ２のベース間にカツプリングコンデンサ７
が介挿され、また、トランジスタ２のベースと接
地間には直流バイアスを与える抵抗８（値R1）が
介挿されて構成されている。
ジスタと称す）を初段増幅回路に用いた非反転増
幅器の最も一般的な回路構成を第１図に示す。こ
の図に示す非反転増幅器Ａは、初段増幅回路１が
トランジスタ２および３を用いた差動増幅回路か
ら構成されており、この初段増幅回路１の出力を
反転増幅器４により再度増幅した後、出力端子５
から出力するようになつている。そして、この非
反転増幅器Ａの入力回路は、入力端子６とトラン
ジスタ２のベース間にカツプリングコンデンサ７
が介挿され、また、トランジスタ２のベースと接
地間には直流バイアスを与える抵抗８（値R1）が
介挿されて構成されている。
しかして、上記非反転増幅器Ａの入力回路にお
いて、抵抗８は直流バイアスを与えるために不可
欠であり、また非反転増幅器Ａの入力インピーダ
ンスは、ほぼこの抵抗８の値R1により決定され
るため、この抵抗８の値Riは、ある程度以上小
さくすることができなかつた。したがつて、トラ
ンジスタ２のベースにはＶB＝Ri・ＩB（但し、
ＩBは無信号時のベース電流）なる直流電位が必
ず存在し、このため、トランジスタ２のベースと
信号源（例えばピツクアツプカートリツジ）とを
結合するためにカツプリングコンデンサ７が必要
であつた。しかしながら、信号源からの信号の内
充分低域（例えば数Hz）の信号まで非反転増幅器
Ａに伝達しようとすると、カツプリングコンデン
サ７として相当大容量のコンデンサが必要とな
り、このため、コンデンサの漏れ電流によるノイ
ズの発生、音質の悪化を招いていた。
いて、抵抗８は直流バイアスを与えるために不可
欠であり、また非反転増幅器Ａの入力インピーダ
ンスは、ほぼこの抵抗８の値R1により決定され
るため、この抵抗８の値Riは、ある程度以上小
さくすることができなかつた。したがつて、トラ
ンジスタ２のベースにはＶB＝Ri・ＩB（但し、
ＩBは無信号時のベース電流）なる直流電位が必
ず存在し、このため、トランジスタ２のベースと
信号源（例えばピツクアツプカートリツジ）とを
結合するためにカツプリングコンデンサ７が必要
であつた。しかしながら、信号源からの信号の内
充分低域（例えば数Hz）の信号まで非反転増幅器
Ａに伝達しようとすると、カツプリングコンデン
サ７として相当大容量のコンデンサが必要とな
り、このため、コンデンサの漏れ電流によるノイ
ズの発生、音質の悪化を招いていた。
また、上記カツプリングコンデンサ７を除去す
るため、初段増幅回路をFET（電界効果トラン
ジスタ）により構成した第２図に示す非反転増幅
器も近年しばしば用いられている。この第２図に
示す非反転増幅器Ｂは初段増幅回路１１がFET
１２，１３を用いた差動増幅回路から構成されて
おり、この初段増幅回路１１の出力が反転増幅器
１４を介して出力端子１５から出力されるように
なつている。そして、その入力回路は、入力端子
１６がFET１２のゲートに直結され、また、
FET１２のゲートと接地間には直流バイアスを
与える抵抗１７が介挿されて構成されている。
るため、初段増幅回路をFET（電界効果トラン
ジスタ）により構成した第２図に示す非反転増幅
器も近年しばしば用いられている。この第２図に
示す非反転増幅器Ｂは初段増幅回路１１がFET
１２，１３を用いた差動増幅回路から構成されて
おり、この初段増幅回路１１の出力が反転増幅器
１４を介して出力端子１５から出力されるように
なつている。そして、その入力回路は、入力端子
１６がFET１２のゲートに直結され、また、
FET１２のゲートと接地間には直流バイアスを
与える抵抗１７が介挿されて構成されている。
上記非反転増幅器Ｂは、抵抗１７にほとんど電
流が流れず、したがつて、FET１２のゲートバ
イアス電圧は０となり信号源と直結可能である
が、トランジスタによつて構成されるものに比較
して、gmがとりにくくＳ／Ｎの低下をきたす、
回路が複雑になりコスト高になる等の欠点を有し
ていた。
流が流れず、したがつて、FET１２のゲートバ
イアス電圧は０となり信号源と直結可能である
が、トランジスタによつて構成されるものに比較
して、gmがとりにくくＳ／Ｎの低下をきたす、
回路が複雑になりコスト高になる等の欠点を有し
ていた。
この発明は上記事情に鑑み、初段増幅素子とし
てバイポーラトランジスタを用いることができ、
かつ信号源と直結可能な直結増幅器を提供するも
のである。そして、この発明は、初段増幅回路の
増幅素子としてバイポーラトランジスタを用いた
非反転増幅器からなる直結増幅器において、前記
バイポーラトランジスタのベースに直接接続され
る入力端子と前記増幅器の出力端子との間に負性
インダクタンス回路を直接的に介挿し、以つて前
記入力端子と接地点との間に正の等価インダクタ
ンスが直接的に介挿されるようにしたことを特徴
としている。
てバイポーラトランジスタを用いることができ、
かつ信号源と直結可能な直結増幅器を提供するも
のである。そして、この発明は、初段増幅回路の
増幅素子としてバイポーラトランジスタを用いた
非反転増幅器からなる直結増幅器において、前記
バイポーラトランジスタのベースに直接接続され
る入力端子と前記増幅器の出力端子との間に負性
インダクタンス回路を直接的に介挿し、以つて前
記入力端子と接地点との間に正の等価インダクタ
ンスが直接的に介挿されるようにしたことを特徴
としている。
以下、図面を参照しこの発明の詳細を説明す
る。第３図はこの発明の原理を示す回路図であ
り、この図において入力端子２１は、非反転増幅
器２２の非反転入力端に接続され、この非反転増
幅器２２の非反転入力端と出力端間には負性イン
ダクタンス回路２３が介挿され、非反転増幅器２
２の反転入力端は抵抗２４（値R1）を介して接地
され、非反転増幅器２３の反転入力端および出力
端間には抵抗２５（値R2）が介挿され、また非反
転増幅器２２の出力端は出力端子２６に接続され
ている。そして、上記インダクタンス回路２３
は、その両端子間のインダクタンスが負の値―Ｌ
となるような回路である。
る。第３図はこの発明の原理を示す回路図であ
り、この図において入力端子２１は、非反転増幅
器２２の非反転入力端に接続され、この非反転増
幅器２２の非反転入力端と出力端間には負性イン
ダクタンス回路２３が介挿され、非反転増幅器２
２の反転入力端は抵抗２４（値R1）を介して接地
され、非反転増幅器２３の反転入力端および出力
端間には抵抗２５（値R2）が介挿され、また非反
転増幅器２２の出力端は出力端子２６に接続され
ている。そして、上記インダクタンス回路２３
は、その両端子間のインダクタンスが負の値―Ｌ
となるような回路である。
しかして、入力端子２１に電圧Ｖiの交流入力
信号が印加された場合における出力端子２６に得
られる電圧をv0，入力電流をi1，抵抗２４に流れ
る電流をi2（但し、電流i1，i2の向きは第３図に
示すものとする）とすると、これらの電圧，電流
の間には、 ｖi―ｖp＝i1（―sL） ……(1) ｖp＝（R1＋R2）i2 ……(2) ｖi＝R1i2 ……(3) なる関係が成立つている。したがつて、第３図に
示す回路の利得Av，インピーダンスZiは上記
(1)，(2)，(3)式から各々、 Av＝Ｖｐ／Ｖｉ＝１＋Ｒ２／Ｒ１ ……(4) Zi＝ｖｉ／ｉ１＝sLＲ１／Ｒ２＝sLa……(5) 但し、La＝ＬＲ１／Ｒ２ として求められる。すなわち、上記(5)式からわか
るように、第３図に示す回路は入力端子２１およ
び接地間に等価的にインダクタンスLaが介挿さ
れた回路であり、またこの等価インダクタンス
Laを介して非反転増幅器２２の直流バイアスが
与えられるようになつている。そして、インダク
タンスを介して直流バイアスが与えられているの
で非反転増幅器２２の直流バイアス電圧＝０であ
り、したがつて、信号源をカツプリングコンデン
サを介挿しないで、直接入力端子２１に接続する
ことが可能である。また、等価インダクタンス
Laを充分大きくとれば、信号源からの信号の内
充分低域（周波数）の信号まで非反転増幅器２２
に伝達することも可能である。
信号が印加された場合における出力端子２６に得
られる電圧をv0，入力電流をi1，抵抗２４に流れ
る電流をi2（但し、電流i1，i2の向きは第３図に
示すものとする）とすると、これらの電圧，電流
の間には、 ｖi―ｖp＝i1（―sL） ……(1) ｖp＝（R1＋R2）i2 ……(2) ｖi＝R1i2 ……(3) なる関係が成立つている。したがつて、第３図に
示す回路の利得Av，インピーダンスZiは上記
(1)，(2)，(3)式から各々、 Av＝Ｖｐ／Ｖｉ＝１＋Ｒ２／Ｒ１ ……(4) Zi＝ｖｉ／ｉ１＝sLＲ１／Ｒ２＝sLa……(5) 但し、La＝ＬＲ１／Ｒ２ として求められる。すなわち、上記(5)式からわか
るように、第３図に示す回路は入力端子２１およ
び接地間に等価的にインダクタンスLaが介挿さ
れた回路であり、またこの等価インダクタンス
Laを介して非反転増幅器２２の直流バイアスが
与えられるようになつている。そして、インダク
タンスを介して直流バイアスが与えられているの
で非反転増幅器２２の直流バイアス電圧＝０であ
り、したがつて、信号源をカツプリングコンデン
サを介挿しないで、直接入力端子２１に接続する
ことが可能である。また、等価インダクタンス
Laを充分大きくとれば、信号源からの信号の内
充分低域（周波数）の信号まで非反転増幅器２２
に伝達することも可能である。
次に、前記負性インダクタンス回路２３につい
て説明する。第４図は公知の負性インピーダンス
変換回路を示す回路図であり、また第５図は第４
図に示す負性インピーダンス変換回路を利用して
負性インダクタンスを得るようにした、負性イン
ダクタンス回路の一例を示す回路図である。
て説明する。第４図は公知の負性インピーダンス
変換回路を示す回路図であり、また第５図は第４
図に示す負性インピーダンス変換回路を利用して
負性インダクタンスを得るようにした、負性イン
ダクタンス回路の一例を示す回路図である。
第４図に示す負性インピーダンス変換回路は、
一方の入力端子３１が反転，非反転の両入力端を
有する増幅器３２の一方の入力端に接続され、こ
の増幅器３２の一方の入力端および出力端間には
インピーダンス素子３３（インピーダンス値Z1）
が介挿され、増幅器３２の他方の入力端はインピ
ーダンス素子３４（インピーダンス値Z3）を介し
て他方の入力端子３５に接続され、また増幅器３
２の他方の入力端および出力端間にはインピーダ
ンス素子３６（インピーダンス値Z2）が介挿され
て構成されている。なお、増幅器３２の２入力端
は一般には任意性がある。そして、前記他方の入
力端子３５を接地し、前記一方の入力端子３１に
電圧v1の交流入力信号を印加した場合における入
力電流をi11，増幅器３２の出力電圧をv2，インピ
ーダンス素子３４に流れる電流をi21とすれば
（但し、電流i11，i21の向きは第４図に示すものと
する）、 i11＝ｖ１−ｖ２／Ｚ１ ……(6) i21＝ｖ２−ｖ１／Ｚ２ ……(7) i21＝ｖ１／Ｚ３ ……(8) なる関係が成立つ。この(6)式および(7)式から i11＝−Ｚ２／Ｚ１i21 ……(9) なる式が得られ、この(9)式に前記(8)式を代入すれ
ば、 i11＝−Ｚ２／Ｚ１Ｚ３v1 ……(10) なる式が得られる。しかして、一方の入力端子３
１から増幅器３２側をみたインピーダンスをZi1
とすれば上記(10)式から、 Zi1＝ｖ１／ｉ１１＝−Ｚ１Ｚ３／Ｚ２ ……(11) なる関係が求められる。
一方の入力端子３１が反転，非反転の両入力端を
有する増幅器３２の一方の入力端に接続され、こ
の増幅器３２の一方の入力端および出力端間には
インピーダンス素子３３（インピーダンス値Z1）
が介挿され、増幅器３２の他方の入力端はインピ
ーダンス素子３４（インピーダンス値Z3）を介し
て他方の入力端子３５に接続され、また増幅器３
２の他方の入力端および出力端間にはインピーダ
ンス素子３６（インピーダンス値Z2）が介挿され
て構成されている。なお、増幅器３２の２入力端
は一般には任意性がある。そして、前記他方の入
力端子３５を接地し、前記一方の入力端子３１に
電圧v1の交流入力信号を印加した場合における入
力電流をi11，増幅器３２の出力電圧をv2，インピ
ーダンス素子３４に流れる電流をi21とすれば
（但し、電流i11，i21の向きは第４図に示すものと
する）、 i11＝ｖ１−ｖ２／Ｚ１ ……(6) i21＝ｖ２−ｖ１／Ｚ２ ……(7) i21＝ｖ１／Ｚ３ ……(8) なる関係が成立つ。この(6)式および(7)式から i11＝−Ｚ２／Ｚ１i21 ……(9) なる式が得られ、この(9)式に前記(8)式を代入すれ
ば、 i11＝−Ｚ２／Ｚ１Ｚ３v1 ……(10) なる式が得られる。しかして、一方の入力端子３
１から増幅器３２側をみたインピーダンスをZi1
とすれば上記(10)式から、 Zi1＝ｖ１／ｉ１１＝−Ｚ１Ｚ３／Ｚ２ ……(11) なる関係が求められる。
第５図は、上記第４図に示す回路におけるイン
ピーダンス素子３３，３４，３６として各々、 インピーダンス素子３３→抵抗４１（値
R3） インピーダンス素子３４→抵抗４２（値
R4） インピーダンス素子３６→コンデンサ４３
（値C1） を用いて構成した回路であり、したがつて、その
入力インピーダンスZi2は前記(11)式から、 として求められる。すなわち、第５図に示す回路
は、両入力端子３１，３５間のインピーダンスが
負性インダクタンス―Lbとなる回路であり、し
たがつて、この回路を第３図に示す回路の負性イ
ンダクタンス回路２３として適用することができ
る。
ピーダンス素子３３，３４，３６として各々、 インピーダンス素子３３→抵抗４１（値
R3） インピーダンス素子３４→抵抗４２（値
R4） インピーダンス素子３６→コンデンサ４３
（値C1） を用いて構成した回路であり、したがつて、その
入力インピーダンスZi2は前記(11)式から、 として求められる。すなわち、第５図に示す回路
は、両入力端子３１，３５間のインピーダンスが
負性インダクタンス―Lbとなる回路であり、し
たがつて、この回路を第３図に示す回路の負性イ
ンダクタンス回路２３として適用することができ
る。
第６図は、第３図に示す回路を具体化したこの
発明の一実施例を示す回路図であり、この図に示
す回路は、第３図に示す非反転増幅器２２とし
て、トランジスタ（バイポーラトランジスタ）５
１，５２を有する差動増幅回路５３（初段増幅回
路）と反転増幅器５４とから構成される非反転増
幅器５５を用い、また、負性インダクタンス回路
２３として、第５図に示す回路と同一構成の負性
インダクタンス回路７０を用いて構成されてい
る。すなわち、この図において入力端子５６はト
ランジスタ５１のベースに接続されると共に抵抗
５７を介して接地され、トランジスタ５１のエミ
ツタはトランジスタ５２のエミツタに接続される
と共に抵抗５８を介して負電源端子５９に接続さ
れ、またトランジスタ５１のコレクタは抵抗６０
を介して正電源端子６１に接続されると共に反転
増幅器５４の入力端に接続されている。トランジ
スタ５２のコレクタは正電源端子６１に接続さ
れ、そのベースは抵抗６２（値R5）を介して接地
されると共に抵抗６３（値R6）を介して出力端子
６４に接続され、前記反転増幅器５４の出力端は
出力端子６４に接続され、またこの出力端子６４
は負性インダクタンス回路７０の抵抗６５（値
R7）を介して増幅器６６の一方の入力端に接続さ
れている。この増幅器６６の一方の入力端および
出力端間には、コンデンサ６７（値C2）が介挿さ
れ、増幅器６６の他方の入力端および出力端間に
は抵抗６８（値R8）が介挿され、また増幅器６６
の他方の入力端は前記入力端子５６に接続されて
いる。
発明の一実施例を示す回路図であり、この図に示
す回路は、第３図に示す非反転増幅器２２とし
て、トランジスタ（バイポーラトランジスタ）５
１，５２を有する差動増幅回路５３（初段増幅回
路）と反転増幅器５４とから構成される非反転増
幅器５５を用い、また、負性インダクタンス回路
２３として、第５図に示す回路と同一構成の負性
インダクタンス回路７０を用いて構成されてい
る。すなわち、この図において入力端子５６はト
ランジスタ５１のベースに接続されると共に抵抗
５７を介して接地され、トランジスタ５１のエミ
ツタはトランジスタ５２のエミツタに接続される
と共に抵抗５８を介して負電源端子５９に接続さ
れ、またトランジスタ５１のコレクタは抵抗６０
を介して正電源端子６１に接続されると共に反転
増幅器５４の入力端に接続されている。トランジ
スタ５２のコレクタは正電源端子６１に接続さ
れ、そのベースは抵抗６２（値R5）を介して接地
されると共に抵抗６３（値R6）を介して出力端子
６４に接続され、前記反転増幅器５４の出力端は
出力端子６４に接続され、またこの出力端子６４
は負性インダクタンス回路７０の抵抗６５（値
R7）を介して増幅器６６の一方の入力端に接続さ
れている。この増幅器６６の一方の入力端および
出力端間には、コンデンサ６７（値C2）が介挿さ
れ、増幅器６６の他方の入力端および出力端間に
は抵抗６８（値R8）が介挿され、また増幅器６６
の他方の入力端は前記入力端子５６に接続されて
いる。
しかして、負性インダクタンス回路７０のイン
ダクタンスを―Lcとすれば、第６図に示す回路
の入力インピーダンスZi3は前記(5)式を参照する
ことにより、 Zi3＝sLcＲ５／Ｒ６ ……(13) として求められる（但し、抵抗５７は通常のオー
デイオ周波数帯域での入力インピーダンスを決め
るもので、ここでは特に考慮していない。）。ま
た、負性インダクタンス回路７０のインダクタン
ス―Lcは前記(12)式を参照することにより、 Lc＝C2R7R8 ……(14) として求められる。しかして、この（14）式を前
記（13）式に代入することにより第６図に示す回
路の入力インピーダンスZi3は、 Zi3＝sC2R7R8Ｒ５／Ｒ６＝sL1 ……(15) 但し、L1＝C2R7R8Ｒ５／Ｒ６ ……(16) として求めることができる。すなわち、第６図に
示す回路はその入力端子６５および接地間に等価
的に上記（16）式に示す等価インダクタンスL1
を有することになり、この等価インダクタンス
L1を介してトランジスタ５１に直流バイアス電
圧を供給することが可能である。そしてこの場合
インダクタンスを介して直流バイアスが与えられ
るので、直流バイアス電圧＝０となり、したがつ
て、信号源（例えばムービングコイル形カートリ
ツジ）をカツプリングコンデンサを介さず、直接
入力端子５６に接続することが可能となる。ま
た、上記（16）式に示す等価インダクタンスL1
は、抵抗値R5，R6，R7，R8，コンデンサ値C1を
適宜に選ぶことにより広範囲にわたつてインダク
タンス値を選定することができ、更に、このイン
ダクタンス値を充分大きく選定しておくことによ
り、信号源からの信号の内充分低域（周波数）の
信号までトランジスタ５１のベースに伝達するこ
とが可能となる。
ダクタンスを―Lcとすれば、第６図に示す回路
の入力インピーダンスZi3は前記(5)式を参照する
ことにより、 Zi3＝sLcＲ５／Ｒ６ ……(13) として求められる（但し、抵抗５７は通常のオー
デイオ周波数帯域での入力インピーダンスを決め
るもので、ここでは特に考慮していない。）。ま
た、負性インダクタンス回路７０のインダクタン
ス―Lcは前記(12)式を参照することにより、 Lc＝C2R7R8 ……(14) として求められる。しかして、この（14）式を前
記（13）式に代入することにより第６図に示す回
路の入力インピーダンスZi3は、 Zi3＝sC2R7R8Ｒ５／Ｒ６＝sL1 ……(15) 但し、L1＝C2R7R8Ｒ５／Ｒ６ ……(16) として求めることができる。すなわち、第６図に
示す回路はその入力端子６５および接地間に等価
的に上記（16）式に示す等価インダクタンスL1
を有することになり、この等価インダクタンス
L1を介してトランジスタ５１に直流バイアス電
圧を供給することが可能である。そしてこの場合
インダクタンスを介して直流バイアスが与えられ
るので、直流バイアス電圧＝０となり、したがつ
て、信号源（例えばムービングコイル形カートリ
ツジ）をカツプリングコンデンサを介さず、直接
入力端子５６に接続することが可能となる。ま
た、上記（16）式に示す等価インダクタンスL1
は、抵抗値R5，R6，R7，R8，コンデンサ値C1を
適宜に選ぶことにより広範囲にわたつてインダク
タンス値を選定することができ、更に、このイン
ダクタンス値を充分大きく選定しておくことによ
り、信号源からの信号の内充分低域（周波数）の
信号までトランジスタ５１のベースに伝達するこ
とが可能となる。
以上説明したように、この発明によれば非反転
増幅器の入力端子と出力端子間に負性インダクタ
ンス回路を介挿し、以つて前記入力端子および接
地間に等価的にインダクタンスが介挿されるよう
にしたので、前記インダクタンスを介して前記非
反転増幅器の入力端に直流バイアスに供給するこ
とができ、信号源と非反転増幅器をカツプリング
コンデンサを介さず直結することが可能となる。
そして、この結果、コンデンサを介して結合する
場合に比較し歪の低減、音質の向上を計ることが
できる。また、この発明によれば初段増幅回路に
バイポーラトランジスタを用いることができるの
で、初段増幅回路において高gmがとれるだけで
なく、Ｓ／Ｎの向上を計ることもでき、更に
FETによつて初段増幅回路を構成する場合に比
較し、構成を簡単，安価にし得る効果もある。
増幅器の入力端子と出力端子間に負性インダクタ
ンス回路を介挿し、以つて前記入力端子および接
地間に等価的にインダクタンスが介挿されるよう
にしたので、前記インダクタンスを介して前記非
反転増幅器の入力端に直流バイアスに供給するこ
とができ、信号源と非反転増幅器をカツプリング
コンデンサを介さず直結することが可能となる。
そして、この結果、コンデンサを介して結合する
場合に比較し歪の低減、音質の向上を計ることが
できる。また、この発明によれば初段増幅回路に
バイポーラトランジスタを用いることができるの
で、初段増幅回路において高gmがとれるだけで
なく、Ｓ／Ｎの向上を計ることもでき、更に
FETによつて初段増幅回路を構成する場合に比
較し、構成を簡単，安価にし得る効果もある。
第１図および第２図は、それぞれ従来の非反転
増幅器の構成例を示す回路図、第３図はこの発明
の原理を示す回路図、第４図は、従来の負性イン
ピーダンス変換回路を示す回路図、第５図は、第
４図に示す負性インピーダンス変換回路を利用し
て負性インダクタンス回路を構成した回路図、第
６図は、この発明の一実施例を示す回路図であ
る。 ２１……入力端子、２２……非反転増幅器、２
３……負性インダクタンス回路、２６……出力端
子、５１……バイポーラトランジスタ（トランジ
スタ）、５２……バイポーラトランジスタ（トラ
ンジスタ）、５３……初段増幅回路（差動増幅回
路）、５５……非反転増幅器、５６……入力端
子、６４……出力端子、７０……負性インダクタ
ンス回路。
増幅器の構成例を示す回路図、第３図はこの発明
の原理を示す回路図、第４図は、従来の負性イン
ピーダンス変換回路を示す回路図、第５図は、第
４図に示す負性インピーダンス変換回路を利用し
て負性インダクタンス回路を構成した回路図、第
６図は、この発明の一実施例を示す回路図であ
る。 ２１……入力端子、２２……非反転増幅器、２
３……負性インダクタンス回路、２６……出力端
子、５１……バイポーラトランジスタ（トランジ
スタ）、５２……バイポーラトランジスタ（トラ
ンジスタ）、５３……初段増幅回路（差動増幅回
路）、５５……非反転増幅器、５６……入力端
子、６４……出力端子、７０……負性インダクタ
ンス回路。
Claims (1)
- １ 初段増幅回路の増幅素子としてバイポーラト
ランジスタを用いた非反転増幅器からなる直結増
幅器において、前記バイポーラトランジスタのベ
ースに直接接続される入力端子と前記増幅器の出
力端子との間に負性インダクタンス回路を直接的
に介挿し、以つて前記入力端子と接地点との間に
正の等価インダクタンスが直接的に介挿されるよ
うにしたことを特徴とする直結増幅器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1289779A JPS55105411A (en) | 1979-02-07 | 1979-02-07 | Direct-coupled amplifier |
| US06/117,271 US4318054A (en) | 1979-02-07 | 1980-01-31 | Input circuit of audio amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1289779A JPS55105411A (en) | 1979-02-07 | 1979-02-07 | Direct-coupled amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55105411A JPS55105411A (en) | 1980-08-13 |
| JPS6234166B2 true JPS6234166B2 (ja) | 1987-07-24 |
Family
ID=11818169
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1289779A Granted JPS55105411A (en) | 1979-02-07 | 1979-02-07 | Direct-coupled amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55105411A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4841254A (en) * | 1987-05-29 | 1989-06-20 | International Business Machines Corp. | CMOS precision gain amplifier |
| JP5643592B2 (ja) * | 2010-10-07 | 2014-12-17 | 株式会社東芝 | 保護継電器 |
-
1979
- 1979-02-07 JP JP1289779A patent/JPS55105411A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55105411A (en) | 1980-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2858584B2 (ja) | 増幅回路 | |
| EP0107250B1 (en) | Operational amplifier | |
| JP4295109B2 (ja) | 電力増幅器モジュール | |
| JPS6133708Y2 (ja) | ||
| US5745587A (en) | Hearing aid amplifier circuitry | |
| JPS6234166B2 (ja) | ||
| JPS5949723B2 (ja) | 増幅装置 | |
| US4318054A (en) | Input circuit of audio amplifier | |
| JP3170824B2 (ja) | オーディオ電力増幅器 | |
| JPS6031287B2 (ja) | 電力増幅器 | |
| JP3057397B2 (ja) | 変位比例型変換器 | |
| JPH01268302A (ja) | 増幅回路 | |
| JP3052712B2 (ja) | 増幅部 | |
| JPS59813Y2 (ja) | 増幅回路 | |
| JP2002057534A (ja) | 増幅回路 | |
| JPH0113453Y2 (ja) | ||
| JP3484397B2 (ja) | 高周波用出力回路 | |
| JP3076160B2 (ja) | 増幅回路 | |
| JPS5915126Y2 (ja) | 平衡差動入力形の増幅器 | |
| JP2876701B2 (ja) | 演算増幅回路 | |
| JPS6325765Y2 (ja) | ||
| JPH06232654A (ja) | 演算増幅回路 | |
| JPH10294623A (ja) | 増幅回路 | |
| JPH05335850A (ja) | Ｂｔｌアンプ | |
| JPS6259926B2 (ja) |