JP3052712B2 - 増幅部 - Google Patents
増幅部Info
- Publication number
- JP3052712B2 JP3052712B2 JP5331212A JP33121293A JP3052712B2 JP 3052712 B2 JP3052712 B2 JP 3052712B2 JP 5331212 A JP5331212 A JP 5331212A JP 33121293 A JP33121293 A JP 33121293A JP 3052712 B2 JP3052712 B2 JP 3052712B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- amplifier
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、伝送路にアナログ信号
を増幅して出力する為のラインドライバ回路（低インピ
ーダンス駆動用増幅器）を構成する場合等に用いる増幅
部に関する。
を増幅して出力する為のラインドライバ回路（低インピ
ーダンス駆動用増幅器）を構成する場合等に用いる増幅
部に関する。
【０００２】ラインドライバ回路を使用するシステムの
１例につき説明する。図９は１例のラインドライバ回路
を用いる加入者線伝送システムのブロック図である。
１例につき説明する。図９は１例のラインドライバ回路
を用いる加入者線伝送システムのブロック図である。
【０００３】図９に示す加入者線伝送システムは、２線
式メタリックケーブルの加入者線２４の両端の、局側に
はディジタル回線終端部２１を接続し、加入者宅側に
は、ディジタル回線終端部２０を接続し双方向のディジ
タル伝送が出来るようにするものである。
式メタリックケーブルの加入者線２４の両端の、局側に
はディジタル回線終端部２１を接続し、加入者宅側に
は、ディジタル回線終端部２０を接続し双方向のディジ
タル伝送が出来るようにするものである。
【０００４】ディジタル回線終端部２０，２１には、線
路終端部２２と回線終端部２３を有し、線路終端部２２
には、送信信号を増幅出力するラインドライバ回路３
０，ハイブリッド３１及び波形等化，タイミング抽出，
エコーキャンセラ等を有する受信部３２を有している。
路終端部２２と回線終端部２３を有し、線路終端部２２
には、送信信号を増幅出力するラインドライバ回路３
０，ハイブリッド３１及び波形等化，タイミング抽出，
エコーキャンセラ等を有する受信部３２を有している。
【０００５】ラインドライバ回路３０は、このようなと
ころに使用され、この場合は加入者毎に２個づづ必要と
なる為に、ＬＳＩ化出来、歪みが小さく、消費電力が小
さいものであることが望まれている。
ころに使用され、この場合は加入者毎に２個づづ必要と
なる為に、ＬＳＩ化出来、歪みが小さく、消費電力が小
さいものであることが望まれている。
【０００６】
【従来の技術】図１０は従来例のラインドライバ回路の
ブロック図である。図１０のラインドライバ回路では、
入力するアナログ信号を、電圧ＶＲを振幅の中心とし
て、Ａ級増幅する負帰還型の増幅器１３と、入力するア
ナログ信号を、電圧ＶＲを振幅の中心とし、増幅器１３
と逆位相でＡ級増幅する負帰還型の増幅器１４とを用
い、増幅器１３，１４の出力を、トランスＴの両端に接
続してトランスＴより、増幅した歪みの小さい信号を出
力するものである。
ブロック図である。図１０のラインドライバ回路では、
入力するアナログ信号を、電圧ＶＲを振幅の中心とし
て、Ａ級増幅する負帰還型の増幅器１３と、入力するア
ナログ信号を、電圧ＶＲを振幅の中心とし、増幅器１３
と逆位相でＡ級増幅する負帰還型の増幅器１４とを用
い、増幅器１３，１４の出力を、トランスＴの両端に接
続してトランスＴより、増幅した歪みの小さい信号を出
力するものである。
【０００７】
【発明が解決しようとする課題】しかしながら、増幅器
１３，１４はＡ級で動作する為に消費電力が大きい問題
点がある。
１３，１４はＡ級で動作する為に消費電力が大きい問題
点がある。
【０００８】本発明は、歪み及び消費電力共に小さいラ
インドライバ回路を得る為の増幅部の提供を目的として
いる。
インドライバ回路を得る為の増幅部の提供を目的として
いる。
【０００９】
【課題を解決するための手段】低消費電力の増幅器を得
る為には、図６（Ａ）に示すＢ級プッシュプル特性の増
幅器を用いる方法が考えられるが、ＬＳＩのトランジス
タを用いて実現する場合は、用いるトランジスタの特性
にばらつきがある為にオフセット電圧が生ずると消費電
力が増加するので、図６（Ａ）に示す不感帯の如く、あ
る程度広くしなければならない。
る為には、図６（Ａ）に示すＢ級プッシュプル特性の増
幅器を用いる方法が考えられるが、ＬＳＩのトランジス
タを用いて実現する場合は、用いるトランジスタの特性
にばらつきがある為にオフセット電圧が生ずると消費電
力が増加するので、図６（Ａ）に示す不感帯の如く、あ
る程度広くしなければならない。
【００１０】不感帯があると、歪みを少なくする為に負
帰還をかけても、不感帯部分は利得が０となり、信号の
一部が欠げてしまうクロスオーバ歪みが生ずる。クロス
オーバ歪みを少なくする為には、図６（Ｂ）に示す如
く、不感帯部分はＡＢ級の動作をするようにするとよ
い。
帰還をかけても、不感帯部分は利得が０となり、信号の
一部が欠げてしまうクロスオーバ歪みが生ずる。クロス
オーバ歪みを少なくする為には、図６（Ｂ）に示す如
く、不感帯部分はＡＢ級の動作をするようにするとよ
い。
【００１１】しかしＡＢ級とＢ級の間に折れ線部分が出
来歪みを生ずるので、負帰還をかけると、図６（Ｂ）の
点線で示す如き特性が得られ、低歪み、低消費電力の増
幅部が得られる。
来歪みを生ずるので、負帰還をかけると、図６（Ｂ）の
点線で示す如き特性が得られ、低歪み、低消費電力の増
幅部が得られる。
【００１２】この図６（Ｂ）に示すＡＢ級＋Ｂ級のプッ
シュプル特性を得、負帰還をかけ、図６（Ｂ）の点線で
示す特性が得られる増幅部を実現する為に、図１の本発
明の実施例の増幅部のブロック図に示す如く、電源電圧
とアース間に、一導電型の第１のトランジスタＴｒ１と
反対導電型の第２のトランジスタＴｒ２とを直列に接続
し、該接続点を出力とする回路と、第１の定電流源３
と、ゲートに第１の参照電圧５を接続した一導電型の第
３のトランジスタＴｒ３を直列に接続した回路と、ゲー
トに第２の参照電圧６を接続した反対導電型の第４のト
ランジスタＴｒ４と、第２の定電流源４とを直列に接続
した回路とを挿入し、入力するアナログ信号を、第１，
第２の増幅器１，２に入力するようにし、該第１の増幅
器１の出力を、該第１のトランジスタＴｒ１のゲートに
接続すると共に、該第１の定電流源３と該第３のトラン
ジスタＴｒ３との接続点に接続し、該第２の増幅器２の
出力を、該第２のトランジスタＴｒ２のゲートに接続す
ると共に、該第４のトランジスタＴｒ４と該第２の定電
流源４との接続点に接続し、且つ該第１のトランジスタ
Ｔｒ１と該第２のトランジスタＴｒ２との接続点より抵
抗Ｒ１を介して該第１，第２の増幅器１，２の、振幅の
中心電圧Ｖ１のバイアスが印加されている入力に負帰還
をかけた構成とする。
シュプル特性を得、負帰還をかけ、図６（Ｂ）の点線で
示す特性が得られる増幅部を実現する為に、図１の本発
明の実施例の増幅部のブロック図に示す如く、電源電圧
とアース間に、一導電型の第１のトランジスタＴｒ１と
反対導電型の第２のトランジスタＴｒ２とを直列に接続
し、該接続点を出力とする回路と、第１の定電流源３
と、ゲートに第１の参照電圧５を接続した一導電型の第
３のトランジスタＴｒ３を直列に接続した回路と、ゲー
トに第２の参照電圧６を接続した反対導電型の第４のト
ランジスタＴｒ４と、第２の定電流源４とを直列に接続
した回路とを挿入し、入力するアナログ信号を、第１，
第２の増幅器１，２に入力するようにし、該第１の増幅
器１の出力を、該第１のトランジスタＴｒ１のゲートに
接続すると共に、該第１の定電流源３と該第３のトラン
ジスタＴｒ３との接続点に接続し、該第２の増幅器２の
出力を、該第２のトランジスタＴｒ２のゲートに接続す
ると共に、該第４のトランジスタＴｒ４と該第２の定電
流源４との接続点に接続し、且つ該第１のトランジスタ
Ｔｒ１と該第２のトランジスタＴｒ２との接続点より抵
抗Ｒ１を介して該第１，第２の増幅器１，２の、振幅の
中心電圧Ｖ１のバイアスが印加されている入力に負帰還
をかけた構成とする。
【００１３】
【作用】電源電圧を５Ｖ，振幅の中心電圧Ｖ１を２．４
Ｖとし、一導電型のトランジスタＴｒ１，Ｔｒ３をＰチ
ャネルＭＯＳＦＥＴとし、反対導電型のトランジスタＴ
ｒ２，Ｔｒ４をＮチャネルＭＯＳＦＥＴとして以下説明
する。
Ｖとし、一導電型のトランジスタＴｒ１，Ｔｒ３をＰチ
ャネルＭＯＳＦＥＴとし、反対導電型のトランジスタＴ
ｒ２，Ｔｒ４をＮチャネルＭＯＳＦＥＴとして以下説明
する。
【００１４】入力電圧が中心電圧Ｖ１より高くなり、第
１の増幅器１の電源よりの吸い込み電流が大きくなり、
出力電圧が不感帯の端の図６（Ａ）のイ点に相当する電
圧になった時の吸い込み電流Ｉ0 に、定電流源３の電流
Ｉｒｅｆを等しくなるようにし、又参照電圧５を、第１
の増幅器１の出力電圧が不感帯の端の図６（Ａ）のイ点
に相当する電圧になった時以上はトランジスタＴｒ３に
は電流が流れない電圧とする。
１の増幅器１の電源よりの吸い込み電流が大きくなり、
出力電圧が不感帯の端の図６（Ａ）のイ点に相当する電
圧になった時の吸い込み電流Ｉ0 に、定電流源３の電流
Ｉｒｅｆを等しくなるようにし、又参照電圧５を、第１
の増幅器１の出力電圧が不感帯の端の図６（Ａ）のイ点
に相当する電圧になった時以上はトランジスタＴｒ３に
は電流が流れない電圧とする。
【００１５】入力電圧が中心電圧Ｖ１より低い方に大き
くなり、第２の増幅器２の電源よりの吐き出し電流が大
きくなり出力電圧が不感帯の端の図６（Ａ）のロ点に相
当する電圧になった時の吐き出し電流Ｉ0 ’に、定電流
源４の電流Ｉｒｅｆを等しくなるようにし、又参照電圧
６を、第２の増幅器２の出力電圧が不感帯の端の図６
（Ａ）のロ点に相当する電圧になった時以上はトランジ
スタＴｒ４には電流が流れない電圧とする（こうすると
参照電圧５の電圧はトランジスタＴｒ４のドレインとゲ
ート間の電圧に等しくなる）。
くなり、第２の増幅器２の電源よりの吐き出し電流が大
きくなり出力電圧が不感帯の端の図６（Ａ）のロ点に相
当する電圧になった時の吐き出し電流Ｉ0 ’に、定電流
源４の電流Ｉｒｅｆを等しくなるようにし、又参照電圧
６を、第２の増幅器２の出力電圧が不感帯の端の図６
（Ａ）のロ点に相当する電圧になった時以上はトランジ
スタＴｒ４には電流が流れない電圧とする（こうすると
参照電圧５の電圧はトランジスタＴｒ４のドレインとゲ
ート間の電圧に等しくなる）。
【００１６】このようにすると、増幅器１への入力電圧
が正方向に大きくなり、出力電圧が図６（Ａ）のイ点に
相当する電圧になる迄は、トランジスタＴｒ３にはＩｒ
ｅｆ−Ｉ0 の電流が流れ、増幅器１の出力インピーダン
スは低く利得は小さいが、イ点に相当する電圧以上にな
ると、トランジスタＴｒ３には電流が流れなくなり、増
幅器１の出力インピーダンスは非常に高くなり利得は大
きくなる。
が正方向に大きくなり、出力電圧が図６（Ａ）のイ点に
相当する電圧になる迄は、トランジスタＴｒ３にはＩｒ
ｅｆ−Ｉ0 の電流が流れ、増幅器１の出力インピーダン
スは低く利得は小さいが、イ点に相当する電圧以上にな
ると、トランジスタＴｒ３には電流が流れなくなり、増
幅器１の出力インピーダンスは非常に高くなり利得は大
きくなる。
【００１７】増幅器２側では、入力電圧が負方向に大き
くなり、出力電圧が図６（Ａ）のロ点に相当する電圧に
なる迄は、トランジスタＴｒ４にはＩｒｅｆ−Ｉ0 ’の
電流が流れ、増幅器２の出力インピーダンスは低く利得
は小さいが、ロ点に相当する電圧以上になると、トラン
ジスタＴｒ４には電流が流れなくなり、増幅器２の出力
インピーダンスは非常に高くなり利得は大きくなる。
くなり、出力電圧が図６（Ａ）のロ点に相当する電圧に
なる迄は、トランジスタＴｒ４にはＩｒｅｆ−Ｉ0 ’の
電流が流れ、増幅器２の出力インピーダンスは低く利得
は小さいが、ロ点に相当する電圧以上になると、トラン
ジスタＴｒ４には電流が流れなくなり、増幅器２の出力
インピーダンスは非常に高くなり利得は大きくなる。
【００１８】トランジスタＴｒ１は、ゲートへの入力電
圧が高くなるに従いインピーダンスが小さくなり、トラ
ンジスタＴｒ２は、ゲートへの入力電圧が上記と逆方向
に高くなるに従いインピーダンスが小さくなる。
圧が高くなるに従いインピーダンスが小さくなり、トラ
ンジスタＴｒ２は、ゲートへの入力電圧が上記と逆方向
に高くなるに従いインピーダンスが小さくなる。
【００１９】ここで、増幅部の等価回路を説明するが、
増幅器１側と増幅器２側とは同じようになるので、増幅
器１側につき図２を用いて説明する。即ち、吸い込み電
流Ｉ0 ＜定電流源３の電流Ｉｒｅｆの間は、トランジス
タＴｒ３のインピーダンスＲｓは小さく、増幅器１の出
力インピーダンスＲ0 より遙かに小さいので、等価回路
は図２（Ａ）に示す如くなり、増幅度は（１）式に示す
如く、ｇｍ１×Ｒｓ×ｇｍ３×ＲＬとなり（但しｇｍ
１，ｇｍ３は増幅器１，トランジスタＴｒ１の相互コン
ダクタンス、ＲＬは出力負荷を示す）利得は小さくＡＢ
級の動作をするようになる。
増幅器１側と増幅器２側とは同じようになるので、増幅
器１側につき図２を用いて説明する。即ち、吸い込み電
流Ｉ0 ＜定電流源３の電流Ｉｒｅｆの間は、トランジス
タＴｒ３のインピーダンスＲｓは小さく、増幅器１の出
力インピーダンスＲ0 より遙かに小さいので、等価回路
は図２（Ａ）に示す如くなり、増幅度は（１）式に示す
如く、ｇｍ１×Ｒｓ×ｇｍ３×ＲＬとなり（但しｇｍ
１，ｇｍ３は増幅器１，トランジスタＴｒ１の相互コン
ダクタンス、ＲＬは出力負荷を示す）利得は小さくＡＢ
級の動作をするようになる。
【００２０】Ｉ0 ＞Ｉｒｅｆとなると、トランジスタＴ
ｒ３のインピーダンスＲｓは非常に高く無限大に近くな
るので、等価回路は図２（Ｂ）に示す如くなり、増幅度
は（２）式に示す如く、ｇｍ１×Ｒ0 ×ｇｍ３×ＲＬと
なり利得は大きくＢ級の動作をするようになる。
ｒ３のインピーダンスＲｓは非常に高く無限大に近くな
るので、等価回路は図２（Ｂ）に示す如くなり、増幅度
は（２）式に示す如く、ｇｍ１×Ｒ0 ×ｇｍ３×ＲＬと
なり利得は大きくＢ級の動作をするようになる。
【００２１】次に、図１のトランジスタＴｒ１とＴｒ２
の接続点を切断し、図３（Ａ）に示す如き回路（定電流
源３，４、トランジスタＴｒ３，Ｔｒ４関係の図示は省
略してある）とし、入力に直流電圧を入力し、図３
（Ａ）のＶｐｏとＶｎｏ点の電圧を求めると、図３の
イ，ロに示す静特性となる。
の接続点を切断し、図３（Ａ）に示す如き回路（定電流
源３，４、トランジスタＴｒ３，Ｔｒ４関係の図示は省
略してある）とし、入力に直流電圧を入力し、図３
（Ａ）のＶｐｏとＶｎｏ点の電圧を求めると、図３の
イ，ロに示す静特性となる。
【００２２】次に図４（Ａ）に示す如く、トランジスタ
Ｔｒ１とＴｒ２の接続点を接続し、入力に直流電圧を入
力し、Ｖｏの点の電圧を求めると、図４に示す静特性と
なる。
Ｔｒ１とＴｒ２の接続点を接続し、入力に直流電圧を入
力し、Ｖｏの点の電圧を求めると、図４に示す静特性と
なる。
【００２３】即ち、不感帯の約２．４１Ｖ〜２．３９Ｖ
の間はＡＢ級で、２．４１Ｖ以下と２．３９Ｖ以上はＢ
級を示すプッシュプル特性となる。次に図５（Ａ）に示
す如く、トランジスタＴｒ１とＴｒ２の接続点より、抵
抗Ｒ１（５ＫΩ）を介して、増幅器１，２の、振幅の中
心電圧の２．４Ｖのバイアスがかけられている入力に負
帰還をかけると、上記接続点の電圧は図５に示す如く略
直線の静特性となり、図６（Ｂ）の点線で示す、所望の
特性を得ることが出来る。
の間はＡＢ級で、２．４１Ｖ以下と２．３９Ｖ以上はＢ
級を示すプッシュプル特性となる。次に図５（Ａ）に示
す如く、トランジスタＴｒ１とＴｒ２の接続点より、抵
抗Ｒ１（５ＫΩ）を介して、増幅器１，２の、振幅の中
心電圧の２．４Ｖのバイアスがかけられている入力に負
帰還をかけると、上記接続点の電圧は図５に示す如く略
直線の静特性となり、図６（Ｂ）の点線で示す、所望の
特性を得ることが出来る。
【００２４】
【実施例】図１は本発明の実施例の増幅部のブロック
図、図７は本発明の実施例のラインドライバ回路のブロ
ック図、図８は本発明の実施例のラインドライバ回路の
回路図である。
図、図７は本発明の実施例のラインドライバ回路のブロ
ック図、図８は本発明の実施例のラインドライバ回路の
回路図である。
【００２５】図１で、トランジスタＴｒ１，Ｔｒ３はＰ
チャネルＭＯＳＦＥＴ、トランジスタＴｒ２，Ｔｒ４は
ＮチャネルＭＯＳＦＥＴとし、増幅器１，２はオペアン
プにて構成し、電源電圧は５Ｖ，振幅の中心電圧は２．
４Ｖとすると、静特性は先に説明せる如く、図４に示す
ＡＢ級＋Ｂ級のプッシュプル特性に負帰還をかけた、図
５に示す、中心電圧は２．４Ｖを中心にして略直線に延
びた静特性となる。
チャネルＭＯＳＦＥＴ、トランジスタＴｒ２，Ｔｒ４は
ＮチャネルＭＯＳＦＥＴとし、増幅器１，２はオペアン
プにて構成し、電源電圧は５Ｖ，振幅の中心電圧は２．
４Ｖとすると、静特性は先に説明せる如く、図４に示す
ＡＢ級＋Ｂ級のプッシュプル特性に負帰還をかけた、図
５に示す、中心電圧は２．４Ｖを中心にして略直線に延
びた静特性となる。
【００２６】従って、入力に交流信号を入力すると、低
消費電力で歪みが少ない出力が得られる。図７は全差動
型のラインドライバ回路で、ＰＯＳＴＡＭＰ１１ー１，
１２ー１、トランジスタＴｒ１ー１，Ｔｒ２ー１，抵抗
Ｒ１ー１、及びＰＯＳＴＡＭＰ１１ー２，１２ー２、ト
ランジスタＴｒ１ー２，Ｔｒ２ー２，抵抗Ｒ１ー２に
て、夫々図５に示す増幅部を構成している。
消費電力で歪みが少ない出力が得られる。図７は全差動
型のラインドライバ回路で、ＰＯＳＴＡＭＰ１１ー１，
１２ー１、トランジスタＴｒ１ー１，Ｔｒ２ー１，抵抗
Ｒ１ー１、及びＰＯＳＴＡＭＰ１１ー２，１２ー２、ト
ランジスタＴｒ１ー２，Ｔｒ２ー２，抵抗Ｒ１ー２に
て、夫々図５に示す増幅部を構成している。
【００２７】又入力のＩＭ，ＩＰには、夫々逆位相の信
号を入力し、プリアンプ７にて、夫々位相を反転した信
号を出力し、一方の信号をＰＯＳＴＡＭＰ１１ー１，１
２ー１側に入力し、他方の信号をＰＯＳＴＡＭＰ１１ー
２，１２ー２側に入力し、トランジスタＴｒ１ー１，Ｔ
ｒ２ー１の接続点の出力のＯＰ点及びトランジスタＴｒ
１ー２，Ｔｒ２ー２の接続点の出力のＯＭ点より夫々増
幅した出力を得、ＯＰ，ＯＭ点間の電圧をトランスを介
して例えば加入者線に出力する。
号を入力し、プリアンプ７にて、夫々位相を反転した信
号を出力し、一方の信号をＰＯＳＴＡＭＰ１１ー１，１
２ー１側に入力し、他方の信号をＰＯＳＴＡＭＰ１１ー
２，１２ー２側に入力し、トランジスタＴｒ１ー１，Ｔ
ｒ２ー１の接続点の出力のＯＰ点及びトランジスタＴｒ
１ー２，Ｔｒ２ー２の接続点の出力のＯＭ点より夫々増
幅した出力を得、ＯＰ，ＯＭ点間の電圧をトランスを介
して例えば加入者線に出力する。
【００２８】更に、ラインドライバ回路内の中心電圧
２．４Ｖを安定にする為に、ＯＰ，ＯＭ点間の中心電圧
の２．４Ｖを、１０ＫΩの抵抗Ｒ２，Ｒ３を用いて求
め、この電圧を、参照電圧の２．４Ｖを有する比較器８
に入力し、出力をプリアンプ７及び、コンデンサＣ５，
抵抗Ｒ７、コンデンサＣ６，抵抗Ｒ８を経て、プリアン
プ７の２つの出力に負帰還をかけている。
２．４Ｖを安定にする為に、ＯＰ，ＯＭ点間の中心電圧
の２．４Ｖを、１０ＫΩの抵抗Ｒ２，Ｒ３を用いて求
め、この電圧を、参照電圧の２．４Ｖを有する比較器８
に入力し、出力をプリアンプ７及び、コンデンサＣ５，
抵抗Ｒ７、コンデンサＣ６，抵抗Ｒ８を経て、プリアン
プ７の２つの出力に負帰還をかけている。
【００２９】又所望の利得が１．７倍の４．６ｄＢであ
る為に、抵抗Ｒ４，Ｒ５を１７ＫΩ，抵抗Ｒ９，Ｒ１０
を１０ＫΩとして負帰還をかけている。即ち本発明の増
幅部を用いることで、低消費電力で歪みの少ないライン
ドライバ回路を構成することが出来る。
る為に、抵抗Ｒ４，Ｒ５を１７ＫΩ，抵抗Ｒ９，Ｒ１０
を１０ＫΩとして負帰還をかけている。即ち本発明の増
幅部を用いることで、低消費電力で歪みの少ないライン
ドライバ回路を構成することが出来る。
【００３０】図８は図７のブロック図に対する回路図
で、同一機能のものは同じ記号で示してあり、図５のＶ
ｒｅｆに相当するものがバイアス回路のＶｂとなってい
る。上記は、一導電型トランジスタ，反対導電型トラン
ジスタとして、ＰチャネルＭＯＳＦＥＴ，ＮチャネルＭ
ＯＳＦＥＴを用いて説明したが、ＰＮＰトランジスタ，
ＮＰＮトランジスタを用いてもよい。
で、同一機能のものは同じ記号で示してあり、図５のＶ
ｒｅｆに相当するものがバイアス回路のＶｂとなってい
る。上記は、一導電型トランジスタ，反対導電型トラン
ジスタとして、ＰチャネルＭＯＳＦＥＴ，ＮチャネルＭ
ＯＳＦＥＴを用いて説明したが、ＰＮＰトランジスタ，
ＮＰＮトランジスタを用いてもよい。
【００３１】
【発明の効果】以上詳細に説明せる如く本発明によれ
ば、低消費電力で歪みの少ないラインドライバ回路を構
成することが出来る効果がある。
ば、低消費電力で歪みの少ないラインドライバ回路を構
成することが出来る効果がある。
【図１】は本発明の実施例の増幅部のブロック図、
【図２】は図１の増幅部の等価回路及び利得を示す図、
【図３】は１例の増幅部の単体の静特性を示す図、
【図４】は１例の増幅部の負帰還をかけない場合の静特
性を示す図、
性を示す図、
【図５】は１例の増幅部の静特性を示す図、
【図６】は１例のＢ級プッシュプル，Ｂ級＋ＡＢ級プッ
シュプルの特性図、
シュプルの特性図、
【図７】は本発明の実施例のラインドライバ回路のブロ
ック図、
ック図、
【図８】は本発明の実施例のラインドライバ回路の回路
図、
図、
【図９】は１例のラインドライバ回路を用いる加入者線
伝送システムのブロック図、
伝送システムのブロック図、
【図１０】は従来例のラインドライバ回路のブロック図
である。
である。
１，２，１３，１４は増幅器、 ３，４は定電流源、 ５，６は参照電圧、 ７はプリアンプ、 ８は比較器、 １１ー１，１１ー２，１２ー１，１２ー２はＰＯＳＴＡ
ＭＰ、 ２０，２１はディジタル回線終端部、 ２２は線路終端部、 ２３は回線終端部、 ２４は加入者線、 ３０はラインドライバ回路、 ３１はハイブリッド、 ３２は受信部、 Ｒ１，Ｒ１ー１，Ｒ１ー２，Ｒ２〜Ｒ１０，Ｒ１２〜Ｒ
１４は抵抗、 Ｃ１〜Ｃ７はコンデンサ、 Ｔはトランスを示す。
ＭＰ、 ２０，２１はディジタル回線終端部、 ２２は線路終端部、 ２３は回線終端部、 ２４は加入者線、 ３０はラインドライバ回路、 ３１はハイブリッド、 ３２は受信部、 Ｒ１，Ｒ１ー１，Ｒ１ー２，Ｒ２〜Ｒ１０，Ｒ１２〜Ｒ
１４は抵抗、 Ｃ１〜Ｃ７はコンデンサ、 Ｔはトランスを示す。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−198810（ＪＰ，Ａ) 特開 昭54−122070（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03F 3/30 H03F 1/34
Claims (1)
- 【請求項１】 電源電圧とアース間に、一導電型の第１
のトランジスタ（Ｔｒ１）と反対導電型の第２のトラン
ジスタ（Ｔｒ２）とを直列に接続し、該接続点を出力と
する回路と、第１の定電流源（３）と、ゲートに第１の
参照電圧（５）を接続した一導電型の第３のトランジス
タ（Ｔｒ３）を直列に接続した回路と、ゲートに第２の
参照電圧（６）を接続した反対導電型の第４のトランジ
スタ（Ｔｒ４）と、第２の定電流源（４）とを直列に接
続した回路とを挿入し、入力するアナログ信号を、第
１，第２の増幅器（１，２）に入力するようにし、該第
１の増幅器（１）の出力を、該第１のトランジスタ（Ｔ
ｒ１）のゲートに接続すると共に、該第１の定電流源
（３）と該第３のトランジスタ（Ｔｒ３）との接続点に
接続し、該第２の増幅器（２）の出力を、該第２のトラ
ンジスタ（Ｔｒ２）のゲートに接続すると共に、該第４
のトランジスタ（Ｔｒ４）と該第２の定電流源（４）と
の接続点に接続し、且つ該第１のトランジスタ（Ｔｒ
１）と該第２のトランジスタ（Ｔｒ２）との接続点より
抵抗（Ｒ１）を介して該第１，第２の増幅器（１，２）
の、振幅の中心電圧（Ｖ１）のバイアスが印加されてい
る入力に負帰還をかけたことを特徴とする増幅部。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5331212A JP3052712B2 (ja) | 1993-12-27 | 1993-12-27 | 増幅部 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5331212A JP3052712B2 (ja) | 1993-12-27 | 1993-12-27 | 増幅部 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07193439A JPH07193439A (ja) | 1995-07-28 |
| JP3052712B2 true JP3052712B2 (ja) | 2000-06-19 |
Family
ID=18241154
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5331212A Expired - Lifetime JP3052712B2 (ja) | 1993-12-27 | 1993-12-27 | 増幅部 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3052712B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4235433B2 (ja) * | 2002-10-31 | 2009-03-11 | ザインエレクトロニクス株式会社 | 受信回路及びそれを備えた差動回路 |
| CN112350552B (zh) * | 2020-10-29 | 2022-03-04 | 西安微电子技术研究所 | 一种输出峰值电流不受电源电压变化影响的mosfet驱动器 |
-
1993
- 1993-12-27 JP JP5331212A patent/JP3052712B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07193439A (ja) | 1995-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6268770B1 (en) | Wide bandwidth, current sharing, MOSFET audio power amplifier with multiple feedback loops | |
| US4241313A (en) | Audio power amplifier | |
| US6160450A (en) | Self-biased, phantom-powered and feedback-stabilized amplifier for electret microphone | |
| US6646508B1 (en) | Wide bandwidth, current sharing, MOSFET audio power amplifier with multiple feedback loops | |
| US5815040A (en) | Wide bandwidth, current sharing, MOSFET audio power amplifier with multiple feedback loops | |
| US4901031A (en) | Common-base, source-driven differential amplifier | |
| US4021747A (en) | Signal amplifier circuit using a pair of complementary junction field effect transistors | |
| US5351012A (en) | Low input resistance current-mode feedback operational amplifier input stage | |
| KR960000774B1 (ko) | 브릿지 증폭기 | |
| US5410273A (en) | Low distortion operational amplifier | |
| EP0473166B1 (en) | Amplifying circuit | |
| US4000474A (en) | Signal amplifier circuit using a field effect transistor having current unsaturated triode vacuum tube characteristics | |
| JP4295109B2 (ja) | 電力増幅器モジュール | |
| GB2297447A (en) | Amplifier | |
| JP3052712B2 (ja) | 増幅部 | |
| US4583052A (en) | Amplifier having complete isolation of power sources | |
| US5903189A (en) | High gain low distortion bridge amplifier with feedback | |
| JP3338847B2 (ja) | Ｄ級電力増幅器 | |
| US4618832A (en) | Differential amplifier with improved power supply rejection ratio | |
| JP3410146B2 (ja) | 電力増幅器 | |
| US6434243B1 (en) | Power amplifier | |
| US4206419A (en) | Power amplifier | |
| US4167708A (en) | Transistor amplifier | |
| JP3170824B2 (ja) | オーディオ電力増幅器 | |
| US4015214A (en) | Push-pull amplifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000307 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080407 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090407 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090407 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090407 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090407 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100407 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 11 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110407 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120407 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130407 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130407 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140407 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term |