JP2546057B2 - 振幅検波回路 - Google Patents
振幅検波回路Info
- Publication number
- JP2546057B2 JP2546057B2 JP2299321A JP29932190A JP2546057B2 JP 2546057 B2 JP2546057 B2 JP 2546057B2 JP 2299321 A JP2299321 A JP 2299321A JP 29932190 A JP29932190 A JP 29932190A JP 2546057 B2 JP2546057 B2 JP 2546057B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit
- transistor
- transistors
- feedback resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、振幅検波回路に関する。
従来の振幅検波回路は、第３図に示すように、トラン
ジスタQ1,Q4より構成される差動回路，定電流源I1及び
差動回路の出力を平滑する平滑回路３とから構成される
ものがある。この差動回路の入力バイアス電圧源はVBで
あり、入力信号1,2は互いに位相が180゜異なる信号であ
り、差動回路の出力は、トランジスタQ1,Q4の共通エミ
ッタより取出され、平滑回路３を介して出力端子４に出
力される。
ジスタQ1,Q4より構成される差動回路，定電流源I1及び
差動回路の出力を平滑する平滑回路３とから構成される
ものがある。この差動回路の入力バイアス電圧源はVBで
あり、入力信号1,2は互いに位相が180゜異なる信号であ
り、差動回路の出力は、トランジスタQ1,Q4の共通エミ
ッタより取出され、平滑回路３を介して出力端子４に出
力される。
次に動作について説明する。
入力端子５の入力信号をV1N1,入力端子６の入力信号
をV1N2とし、トランジスタQ1のコレクタ電流をIC1,トラ
ンジスタQ4のコレクタ電流をIC2とし、トランジスタQ1,
Q4の共通エミッタの電圧をVEとし、vTはトランジスタの
サーマル電圧ISはトランジスタの逆方向電流値とすると
次式が得られる。
をV1N2とし、トランジスタQ1のコレクタ電流をIC1,トラ
ンジスタQ4のコレクタ電流をIC2とし、トランジスタQ1,
Q4の共通エミッタの電圧をVEとし、vTはトランジスタの
サーマル電圧ISはトランジスタの逆方向電流値とすると
次式が得られる。
また、次式（３），（４）が成立するので、式
（５），（６）が得られる。ここでV1Nは信号1,2の変化
分とする。
（５），（６）が得られる。ここでV1Nは信号1,2の変化
分とする。
V1N1＝V1N＋VB ……（３） V1N2＝−V1N＋VB ……（４） 式（５），（６）をそのまま加えると、次式が得られ
る。
る。
差動回路の相互コンダクタンスをgm,定電流源３の電
流を2IOとすると、次式が得られる（ここでIO≫V1Ngmと
する）。
流を2IOとすると、次式が得られる（ここでIO≫V1Ngmと
する）。
IC1≒IO＋2V1Ngm ……（８） IC2≒IO＋2V1Ngm ……（９） 従って式（７）は、次式のようになる。
ここでIO≫gmV1Nと仮定しているため、次式が得られ
る。
る。
さらにgmをvT,IOで表わすと次式となる。
従ってVEは、次式となる。
次に、入力信号V1Nを正弦と仮定し、信号振幅をVaと
すると、V1N＝Vasinwtとなり、（14）式は、次式とな
る。
すると、V1N＝Vasinwtとなり、（14）式は、次式とな
る。
VEは、式（15）となるので、平滑回路３の後の振幅検
波出力VEaは、次式となる。
波出力VEaは、次式となる。
従って、従来の振幅検波出力は信号振幅Vaの２乗に比
例し、かつトランジスタのサーマル電圧vTに反比例し、
かつDC成分がVB−vTlnIO/ISで示される直流電流とな
る。しかし、振幅検波出力は、信号振幅Vaが小さいとき
は、極めて小さい値となるので、実用的とは言えず、実
際の振幅検波回路は、第４図の回路が一般的である。
例し、かつトランジスタのサーマル電圧vTに反比例し、
かつDC成分がVB−vTlnIO/ISで示される直流電流とな
る。しかし、振幅検波出力は、信号振幅Vaが小さいとき
は、極めて小さい値となるので、実用的とは言えず、実
際の振幅検波回路は、第４図の回路が一般的である。
第４図において、振幅検波出力は、トランジスタQ1,Q
4の共通エミッタより取出され、抵抗R10コンデンサC10
からなる平滑回路３で平滑され、オペアンプA1の入力端
子７に入力され、オペアンプの他方の入力端子８には、
式（16）にて、 の出力を与えるエミッタフォロア回路11の出力が接続さ
れる。今、オペアンプA1の入力端子7,8間の電位差をΔ
V,抵抗R11,R12はR30,抵抗R13,14はR31,バイアス電圧源V
Bの電圧をVBOとすれば、出力端子４の出力電圧VEaは次
式のようになる。
4の共通エミッタより取出され、抵抗R10コンデンサC10
からなる平滑回路３で平滑され、オペアンプA1の入力端
子７に入力され、オペアンプの他方の入力端子８には、
式（16）にて、 の出力を与えるエミッタフォロア回路11の出力が接続さ
れる。今、オペアンプA1の入力端子7,8間の電位差をΔ
V,抵抗R11,R12はR30,抵抗R13,14はR31,バイアス電圧源V
Bの電圧をVBOとすれば、出力端子４の出力電圧VEaは次
式のようになる。
従って、次式が得られる。
〔発明が解決しようとする課題〕 この従来の振幅検波回路では、第４図に示されるよう
に、入力信号源1,2に対し、直流バイアス電圧源VBが必
要不可欠であり、トランジスタQ1,Q4,Q7のベース，エミ
ッタ間電圧VBEにVBEオフセットが生じた場合、このVBE
オフセットが電圧オフセットとして出力端子7,8から入
力され、オペアンプA1で増幅され、出力端子４にオフセ
ット電圧となって出力される。これを打消すためには、
バイアス電圧源VB2にてオフセット調整を行う必要があ
り、そのため調整工数が増える。さらには、第４図の振
幅検波回路をIC化した場合、かなりの素子数の増加にな
るという問題点があった。
に、入力信号源1,2に対し、直流バイアス電圧源VBが必
要不可欠であり、トランジスタQ1,Q4,Q7のベース，エミ
ッタ間電圧VBEにVBEオフセットが生じた場合、このVBE
オフセットが電圧オフセットとして出力端子7,8から入
力され、オペアンプA1で増幅され、出力端子４にオフセ
ット電圧となって出力される。これを打消すためには、
バイアス電圧源VB2にてオフセット調整を行う必要があ
り、そのため調整工数が増える。さらには、第４図の振
幅検波回路をIC化した場合、かなりの素子数の増加にな
るという問題点があった。
本発明の目的は、このような問題を解決し、オフセッ
ト調整を不要とすると共に、回路素子数を減少させた振
幅検波回路を提供することにある。
ト調整を不要とすると共に、回路素子数を減少させた振
幅検波回路を提供することにある。
本発明の振幅検波回路の構成は、第一，第二，第三，
第四のトランジスタのエミッタが共通接続されて第一の
定電流源に接続され、前記第一，第二のトランジスタの
ベースが共通接続されて直接バイアス電圧源に接続さ
れ、前記第一，第二のトランジスタのコレクタおよび前
記第三，第四のトランジスタのコレクタはそれぞれ共通
接続された差動回路と、位相が互いに逆相となった第
一，第二の入力信号源における第一の入力信号源が第一
の帰還抵抗の一端に接続され、この第一の帰還抵抗の他
端が前記第三のトランジスタのベース及び第二の帰還抵
抗の他端に接続され、前記第二の入力信号源が第三の帰
還抵抗の一端に接続され、この第三の帰還抵抗の他端が
前記第四のトランジスタのベース及び第四の帰還抵抗の
他端に接続された入力回路と、前記第一，第二のトラン
ジスタのコレクタから入力端に接続されたカレントミラ
ー回路と、このカレントミラー回路の出力が入力端およ
び一端が接地された平滑コンデンサの他端に接続され出
力端が前記第二，第四の帰還抵抗の一端に共通に接続さ
れたエミッタフォロアとを備えることを特徴とする。
第四のトランジスタのエミッタが共通接続されて第一の
定電流源に接続され、前記第一，第二のトランジスタの
ベースが共通接続されて直接バイアス電圧源に接続さ
れ、前記第一，第二のトランジスタのコレクタおよび前
記第三，第四のトランジスタのコレクタはそれぞれ共通
接続された差動回路と、位相が互いに逆相となった第
一，第二の入力信号源における第一の入力信号源が第一
の帰還抵抗の一端に接続され、この第一の帰還抵抗の他
端が前記第三のトランジスタのベース及び第二の帰還抵
抗の他端に接続され、前記第二の入力信号源が第三の帰
還抵抗の一端に接続され、この第三の帰還抵抗の他端が
前記第四のトランジスタのベース及び第四の帰還抵抗の
他端に接続された入力回路と、前記第一，第二のトラン
ジスタのコレクタから入力端に接続されたカレントミラ
ー回路と、このカレントミラー回路の出力が入力端およ
び一端が接地された平滑コンデンサの他端に接続され出
力端が前記第二，第四の帰還抵抗の一端に共通に接続さ
れたエミッタフォロアとを備えることを特徴とする。
次に、本発明について、図面を参照して説明する。
第１図は、本発明の一実施例の振幅検波回路の回路図
である。トランジスタQ1〜Q4、定電流源I1から構成され
る差動回路10、トランジスタQ5,Q6、抵抗R5,R6から構成
されるカレントミラー回路12、トランジスタQ7、定電流
源I3から構成されるエミッタフォロア11、出力を入力に
帰還させる帰還抵抗R1〜R4、平滑用コンデンサC3から構
成されている。
である。トランジスタQ1〜Q4、定電流源I1から構成され
る差動回路10、トランジスタQ5,Q6、抵抗R5,R6から構成
されるカレントミラー回路12、トランジスタQ7、定電流
源I3から構成されるエミッタフォロア11、出力を入力に
帰還させる帰還抵抗R1〜R4、平滑用コンデンサC3から構
成されている。
位相が互いに180゜異なっている入力信号1,2が結合用
コンデンサC1,C2を介して、入力端子5,6に入力され、入
力端子５は、帰還抵抗R1の一端に接続され、この抵抗R1
の他端は、トランジスタQ3のベース及び帰還抵抗R2の一
端に接続され、このR2の他端はエミッタフォロア回路11
の出力である出力端子４に接続される。
コンデンサC1,C2を介して、入力端子5,6に入力され、入
力端子５は、帰還抵抗R1の一端に接続され、この抵抗R1
の他端は、トランジスタQ3のベース及び帰還抵抗R2の一
端に接続され、このR2の他端はエミッタフォロア回路11
の出力である出力端子４に接続される。
また、入力端子６は、帰還抵抗R3の一端に接続され、
このR3の他端はトランジスタQ4のベース及び帰還抵抗R4
の一端に接続され、このR4の他端はエミッタフォロア回
路11の出力である出力端子４に接続され、トランジスタ
Q1,Q2の共通ベースはバイアス電圧源VBによってバイア
スされ、トランジスタQ1,Q2のコレクタはカレントミラ
ー回路12の入力であるトランジスタQ5のCBショートに接
続され、カレントミラー回路12の出力であるトランジス
タQ6のコレクタはエミッタフォロア回路11の入力である
トランジスタQ7のベース及び定電流源I3に接続されてい
る。
このR3の他端はトランジスタQ4のベース及び帰還抵抗R4
の一端に接続され、このR4の他端はエミッタフォロア回
路11の出力である出力端子４に接続され、トランジスタ
Q1,Q2の共通ベースはバイアス電圧源VBによってバイア
スされ、トランジスタQ1,Q2のコレクタはカレントミラ
ー回路12の入力であるトランジスタQ5のCBショートに接
続され、カレントミラー回路12の出力であるトランジス
タQ6のコレクタはエミッタフォロア回路11の入力である
トランジスタQ7のベース及び定電流源I3に接続されてい
る。
位相が互いに180゜異なる入力信号源1,2の入力信号を
各々vin′，−vin′とし、結合コンデンサC1,C2のイン
ピーダンスは十分小さく無視できるとすれば、入力端子
５の入力信号vin,出力端子４の出力信号をvO′として、
トランジスタQ3のベースの信号vBは次式となる。
各々vin′，−vin′とし、結合コンデンサC1,C2のイン
ピーダンスは十分小さく無視できるとすれば、入力端子
５の入力信号vin,出力端子４の出力信号をvO′として、
トランジスタQ3のベースの信号vBは次式となる。
さらに、入力端子６の入力信号−vin′とすると、ト
ランジスタQ4のベースの信号vB′は次式となる。
ランジスタQ4のベースの信号vB′は次式となる。
抵抗R1＝R3,R2＝R4と仮定すると次式が得られる。
トランジスタQ1〜Q4の共通エミッタ電位をVEC,トラン
ジスタQ3,Q4に流れるコレクタ電流を各々IC1′,IC2′と
し、さらにベースバイアス電圧源VBの電圧をVB′として
次式が成立する。
ジスタQ3,Q4に流れるコレクタ電流を各々IC1′,IC2′と
し、さらにベースバイアス電圧源VBの電圧をVB′として
次式が成立する。
さらに、IC1′,IC2′は定電流源I1の電流を2IO′，ト
ランジスタQ3,Q4の相互コンダクタンスをgm′１として
次のように記述できる。
ランジスタQ3,Q4の相互コンダクタンスをgm′１として
次のように記述できる。
これら式（26），（27）を式（24），（25）に代入し
て、式（24），（25）を加えると次式が得られる。
て、式（24），（25）を加えると次式が得られる。
ここでIO/2≫gm′１（vB−vB′）と仮定すると、 また、 として代入すると、 この式（31）に、式（22），（23）を代入すると次式
になる。
になる。
ここで は、トランジスタQ1〜Q4のベース，エミッタ間電圧とな
る。ここでトランジスタQ1,Q2には、定電流源I1の半分
の電流が流れるようにフィードバックをかけている。そ
のためVECを加えるとバイアス電圧源VBの電圧VB′とな
り、次式が得られる。
る。ここでトランジスタQ1,Q2には、定電流源I1の半分
の電流が流れるようにフィードバックをかけている。そ
のためVECを加えるとバイアス電圧源VBの電圧VB′とな
り、次式が得られる。
従って、バイアス電圧を含めた出力端子４の出力電圧
VO′は次式となる。
VO′は次式となる。
ここでvin′を正弦波とし、正弦波の振幅をvaとして
平滑後の出力を求めると次式になる。
平滑後の出力を求めると次式になる。
第２図は本発明の第２の実施例の回路図である。この
回路は、第１図の差動回路10と、カレントミラー回路12
とを一体化するように、トランジスタQ3,Q4の負荷にト
ランジスタQ6を接続したものであるが、その基本動作は
第１図と同じなので説明は省略する。
回路は、第１図の差動回路10と、カレントミラー回路12
とを一体化するように、トランジスタQ3,Q4の負荷にト
ランジスタQ6を接続したものであるが、その基本動作は
第１図と同じなので説明は省略する。
以上説明したように本発明は、従来の振幅検波回路に
負帰還をかけ、入力信号直流バイアスをフィードバック
ループで間接的に与えるため、入力信号源には直流バイ
アスを必要とせず、交流信号をそのまま入力することが
でき、さらに無信号時の直流バイアスを任意に設定で
き、従来例で生じるオフセット調整も不要なため、調整
工数も削減できるという効果がある。また、本発明をAG
C検波回路に応用した場合、簡単な回路で、出力オフセ
ットが小さく、しかも電源変動に対しても安定なAGC検
波回路を提供でき、さらに素子数も少ないため、IC化に
も最適な回路となっている。
負帰還をかけ、入力信号直流バイアスをフィードバック
ループで間接的に与えるため、入力信号源には直流バイ
アスを必要とせず、交流信号をそのまま入力することが
でき、さらに無信号時の直流バイアスを任意に設定で
き、従来例で生じるオフセット調整も不要なため、調整
工数も削減できるという効果がある。また、本発明をAG
C検波回路に応用した場合、簡単な回路で、出力オフセ
ットが小さく、しかも電源変動に対しても安定なAGC検
波回路を提供でき、さらに素子数も少ないため、IC化に
も最適な回路となっている。
第１図，第２図は、本発明の第１および第２の実施例の
回路図、第３図は、従来の振幅検波回路の一例の回路
図、第４図は、従来の他の振幅検波回路の回路図であ
る。 1,2……入力信号（源）、３……平滑回路、４……出力
端子、5,6……入力端子、7,8……端子、10……差動回
路、11……エミッタフォロワ、12……カレントミラー回
路、C1〜C3,C10……コンデンサ、I1〜I3……定電流源、
Q1〜Q7……トランジスタ、R1〜R6,R10〜R13……抵抗、V
B,VB2……直流バイアス電源、VCC……電源。
回路図、第３図は、従来の振幅検波回路の一例の回路
図、第４図は、従来の他の振幅検波回路の回路図であ
る。 1,2……入力信号（源）、３……平滑回路、４……出力
端子、5,6……入力端子、7,8……端子、10……差動回
路、11……エミッタフォロワ、12……カレントミラー回
路、C1〜C3,C10……コンデンサ、I1〜I3……定電流源、
Q1〜Q7……トランジスタ、R1〜R6,R10〜R13……抵抗、V
B,VB2……直流バイアス電源、VCC……電源。
Claims (1)
- 【請求項１】第一，第二，第三，第四のトランジスタの
エミッタが共通接続されて第一の定電流源に接続され、
前記第一，第二のトランジスタのベースが共通接続され
て直流バイアス電圧源に接続され、前記第一，第二のト
ランジスタのコレクタおよび前記第三，第四のトランジ
スタのコレクタはそれぞれ共通接続され差動回路と、位
相が互いに逆相となった第一，第二の入力信号源におけ
る第一の入力信号源が第一の帰還抵抗の一端に接続さ
れ、この第一の帰還抵抗の他端が前記第三のトランジス
タのベース及び第二の帰還抵抗の他端に接続され、前記
第二の入力信号源が第三の帰還抵抗の一端に接続され、
この第三の帰還抵抗の他端が前記第四のトランジスタの
ベース及び第四の帰還抵抗の他端に接続された入力回路
と、前記第一，第二のトランジスタのコレクタから入力
端に接続これたカレントミラー回路と、このカレントミ
ラー回路の出力が入力端および一端が接地された平滑コ
デンサの他端に接続され出力端が前記第二，第四の帰還
抵抗の一端に共通に接続されたエミッタフォロアとを備
えることを特徴とする振幅検波回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2299321A JP2546057B2 (ja) | 1990-11-05 | 1990-11-05 | 振幅検波回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2299321A JP2546057B2 (ja) | 1990-11-05 | 1990-11-05 | 振幅検波回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04170807A JPH04170807A (ja) | 1992-06-18 |
| JP2546057B2 true JP2546057B2 (ja) | 1996-10-23 |
Family
ID=17871031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2299321A Expired - Fee Related JP2546057B2 (ja) | 1990-11-05 | 1990-11-05 | 振幅検波回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2546057B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1288606A (zh) * | 1998-01-20 | 2001-03-21 | 新泻精密株式会社 | 检波电路 |
| JP2009296570A (ja) | 2008-05-08 | 2009-12-17 | Seiko Epson Corp | 電子回路及び電子装置 |
| JP2010130143A (ja) | 2008-11-26 | 2010-06-10 | Seiko Epson Corp | 電子回路、電子回路を備えた電子装置 |
-
1990
- 1990-11-05 JP JP2299321A patent/JP2546057B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04170807A (ja) | 1992-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0775289B2 (ja) | 相互コンダクタンス増幅回路 | |
| JPH0563466A (ja) | マイクロホーン用高入力インピーダンス・低ノイズ増幅器 | |
| EP0526423B1 (en) | An integrated instrumentation amplifier with differential input and a single power supply, with integrated frequency-compensating capacitance | |
| JP2546057B2 (ja) | 振幅検波回路 | |
| JPS6133708Y2 (ja) | ||
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| JP2504075B2 (ja) | トランジスタ増幅器 | |
| JPS61140210A (ja) | 信号処理回路 | |
| JPH0317455Y2 (ja) | ||
| JPS6130448B2 (ja) | ||
| JPS6259926B2 (ja) | ||
| JPH0145766B2 (ja) | ||
| JP3076160B2 (ja) | 増幅回路 | |
| JP3733215B2 (ja) | 増幅回路 | |
| JPS6121857Y2 (ja) | ||
| JPH0767053B2 (ja) | 複合増幅器 | |
| JPH0113453Y2 (ja) | ||
| JPS6354809A (ja) | バイアス回路 | |
| JPS63133707A (ja) | 差動増幅回路 | |
| JP2940046B2 (ja) | 振幅検波回路 | |
| JPH077894B2 (ja) | 電圧制御増幅器 | |
| JPH04119005A (ja) | 演算増幅回路 | |
| JP3148469B2 (ja) | フィルタ回路 | |
| JPS6322687B2 (ja) | ||
| JP2759156B2 (ja) | 増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |